小尺寸像素和包括小尺寸像素的显示设备的制作方法

阅读：评论：0

小尺寸像素和包括小尺寸像素的显示设备
1.相关申请的交叉引用
2.本技术基于并要求于2021年4月19日向韩国知识产权局提交的韩国专利申请no.10-2021-0050742的优先权，该申请的公开通过全文引用合并于此。
技术领域
3.本发明构思的各种示例实施例涉及像素，更具体地，涉及具有小尺寸的像素、包括该具有小尺寸的像素的显示设备、和/或操作包括具有小尺寸的像素的显示设备的方法等。

背景技术：

4.随着信息社会的发展，对用于显示图像的显示设备的需求增加，并且已经使用了各种类型的显示设备，例如液晶显示(lcd)设备、等离子显示设备和有机发光显示设备。特别地，近来人们对使用微型发光二极管(μled)的显示设备(在下文中，称为“微型显示设备”)的兴趣有所增加。
5.由于期望和/或需要改进的显示设备特性来实现虚拟现实(vr)、增强现实(ar)和/或混合现实(mr)技术等，硅上的微型发光二极管(led)或硅上的有源矩阵有机发光二极管(amoled)得到了越来越多的发展。特别是，为了针对这些应用实现具有高分辨率的图像，需要减小像素尺寸。

技术实现要素：

6.本发明构思的各种示例实施例涉及像素、包括该像素的显示设备和/或操作该显示设备的方法等，并且更具体地，至少一个示例实施例通过简化相关联的像素电路的结构来提供小尺寸像素。
7.根据本发明构思的至少一个示例实施例的一方面，提供了一种设备，包括：像素阵列，包括多个行，并且多个行中的每一行包括多个像素；行驱动器，被配置为产生多个控制信号，使用多个控制信号驱动像素阵列的多个行，以及产生多个时钟信号；行多路复用器，被配置为接收多个时钟信号，并且选择性地将多个时钟信号中的一个时钟信号发送到像素阵列；以及数据驱动器，被配置为以列为单位将多个数据信号发送到像素阵列，并且多个像素中的每一个像素包括：发光器件；移位寄存器，被配置为从行多路复用器接收选择性地发送的时钟信号；以及基于发光器件的期望亮度水平产生宽度调整的脉宽调制(pwm)信号；以及晶体管，被配置为基于pwm信号将驱动电流传输到发光器件。
8.根据本发明构思的至少一个示例实施例的另一方面，提供了一种设备，包括：像素阵列，包括多个像素，多个像素布置成多行和多列，多个像素中的每一个像素包括发光器件和存储元件；行驱动器，被配置为产生多个控制信号和多个时钟信号，并且使用多个控制信号按行驱动像素阵列，多个时钟信号包括第一时钟信号，行驱动器还被配置为调整第一时钟信号的宽度以控制多个发光器件中的至少一个发光器件的亮度；以及数据驱动器，被配置为按列向像素阵列输出多个数据信号。
9.根据本发明构思的至少一个示例实施例的另一方面，提供了一种像素，包括：发光器件；或非门，被配置为接收用于控制发光器件的时钟信号；电容器，被配置为存储来自或非门的输出；以及开关，被配置为基于时钟信号选择性地切断或非门与电容器的电连接。
附图说明
10.根据以下结合附图的详细描述，将更清楚地理解本发明构思的各种示例实施例，在附图中：
11.图1是示意性地示出根据本发明构思的至少一个示例实施例的显示设备的图；
12.图2是示出根据本发明构思的至少一个示例实施例的像素的图；
13.图3是示意性地示出根据本发明构思的至少一个示例实施例的显示设备的图；
14.图4是示出根据本发明构思的至少一个示例实施例的操作的时序图；
15.图5是示出根据本发明构思的至少一个示例实施例的操作的时序图；
16.图6是示出根据本发明构思的至少一个示例实施例的操作的时序图；
17.图7是示出根据本发明构思的至少一个示例实施例的像素的图；
18.图8是示意性地示出根据本发明构思的至少一个示例实施例的显示设备的图；
19.图9是示出根据本发明构思的至少一个示例实施例的操作的时序图；
20.图10是示出根据本发明构思的至少一个示例实施例的像素的图；
21.图11是示出根据本发明构思的至少一个示例实施例的操作的时序图；
22.图12是示出根据本发明构思的至少一个示例实施例的像素的图；
23.图13是示出根据本发明构思的至少一个示例实施例的像素的图；
24.图14是示出根据本发明构思的至少一个示例实施例的像素的图；
25.图15是示出根据本发明构思的至少一个示例实施例的操作的时序图；以及
26.图16是示意性地示出根据本发明构思的至少一个示例实施例的显示设备的制造过程的图。
具体实施方式
27.在下文中，将参考附图描述本发明构思的各种示例实施例。在参考附图的描述中，相同或相应的组件被赋予相同的附图标记，并且省略其重复描述。
28.图1是示意性地示出根据本发明构思的至少一个示例实施例的显示设备30的图。
29.参考图1，显示设备30可以包括像素阵列110和/或像素驱动器120等，但示例实施例不限于此，例如，显示设备30可以包括更多或更少数量的组成元件等。
30.像素阵列110可以基于用于显示1至2n灰度等的n比特数字图像信号来显示至少一个图像，但示例实施例不限于此。像素阵列110可以包括以各种图案布置的多个像素px，例如特定图案(例如，期望图案等)，例如矩阵型和/或锯齿型等，但不限于此。像素px可以发射一种颜的光(和/或光信号)和/或可以发射例如红、蓝、绿和/或白等中的一种颜的光信号，但不限于此。例如，像素px可以发射与红、蓝、绿和白不同颜的光信号。
31.像素px可以包括至少一个发光器件等。发光器件可以是自发光器件。例如，发光器件可以是发光二极管(led)，但不限于此。发光器件可以是具有微米到纳米单位尺度(和/或
尺寸)的led，但不限于此。发光器件可以发射具有单一峰值波长的光和/或发射具有多个峰值波长的光。
32.像素px还可以包括连接到发光器件的像素电路。像素电路可以包括至少一个薄膜晶体管(tft)和/或至少一个电容器，但示例实施例不限于此。像素电路可以通过基板上的半导体堆叠结构来实现，但不限于此。
33.像素px可以包括用于响应于数据时钟信号d_clk从数据驱动器121接收和/或存储数据(例如，数据信号)的存储元件。存储元件还可以响应于pwm时钟信号p_clk将存储的数据输出为脉宽调制(pwm)信号，但示例实施例不限于此。在一些示例实施例中，存储元件可以包括例如移位寄存器、触发器、1比特存储器、2比特存储器和/或电容器等，但不限于此。此外，像素px可以包括与根据选择性地施加vddh和/或vddl电压的至少一个示例实施例的特性相关的器件，但不限于此。
34.像素驱动器120可以驱动和/或控制像素阵列110等。像素驱动器120可以包括数据驱动器121和/或行驱动器123等，但不限于此。数据驱动器121可以以列为单位驱动像素阵列110。行驱动器123可以以行为单位驱动像素阵列110。
35.数据驱动器121可以从外部(例如，外部源、图形控制器等)接收至少一帧的图像数据，针对每个像素px提取灰度级，和/或将提取的灰度级转换为具有特定(例如，期望)比特数的数字数据，但不限于此。根据至少一个示例实施例，可以通过使用伽马曲线设置的伽马值来校正数字数据，但不限于此。
36.数据驱动器121可以通过多条数据线dl连接到像素阵列110的多个像素px。数据驱动器121可以以列为单位等向每个像素px提供数字数据(例如，多个数据信号)。数据驱动器121可以将数字数据(从最高有效位(msb)开始至最低有效位(lsb))以特定和/或期望的顺序发送到每个像素px，但不限于此。数据驱动器121可以针对每帧向每个像素px提供数字数据的比特值。比特值可以具有低水平或高水平(例如，“0”或“1”值)。
37.一帧可以包括多个子帧。当显示设备30显示n比特图像数据时，一帧可以包括n个子帧，n个子帧中的每一个可以对应于n比特图像数据的每一比特，但示例实施例不限于此。每个子帧的周期可以不同，但不限于此，例如一个或多个子帧的周期可以相同。例如，与数字数据的msb对应的子帧的周期(例如，时间周期)可以被设置为最长，而与lsb对应的子帧的周期可以被设置为最短，但示例实施例不限于此。数字数据的msb至lsb的顺序可以分别对应于第一子帧到第n子帧的顺序，但示例实施例不限于此，例如，可以以各种(其他)方式设置子帧的顺序等。
38.行驱动器123可以产生用于驱动和/或控制像素阵列110等的控制信号和/或时钟信号。控制信号可以包括用于控制像素px的使能信号，但不限于此。例如，控制信号可以是用于顺序驱动像素阵列110的多个行的信号等。
39.控制信号可以包括用于使数据能够被写入像素px的存储元件的写入使能信号w_en、用于选择被输入到像素px的时钟信号的时钟选择信号c_sel、和/或用于使用pwm信号控制流过发光器件的驱动电流的pwm使能信号p_en等。控制信号可以以行为单位激活像素阵列110等。可以使用多条行线rl将控制信号发送到像素阵列110。行驱动器123可以产生用于控制数据驱动器121的控制信号cs和/或将产生的控制信号cs发送到数据驱动器121，但不限于此。例如，用于控制数据驱动器121的控制信号cs可以包括用于选择数据线dl之一的信
号等。
40.行驱动器123还可以包括用于产生时钟信号的时钟发生器124，但不限于此。时钟发生器124可以产生用于从数据驱动器121接收和/或存储数据的数据时钟信号d_clk、和/或用于将存储的数据输出为pwm信号的pwm时钟信号p_clk，但示例实施例不限于此。根据至少一个示例实施例，时钟发生器124可以在一帧期间针对每个子帧切换(toggle)pwm时钟信号p_clk，但示例实施例不限于此。切换周期可以等于对应子帧的周期(例如，期望的时间周期)等。时钟发生器124可以使用行线rl向每个像素px发送时钟信号，但不限于此。
41.像素驱动器120的每个组件可以形成为单独的集成电路(ic)芯片，或者像素驱动器120的两个或更多个组件可以形成为单个ic芯片等。像素驱动器120可以直接安装在其上形成有像素阵列110的基板上，或者可以安装在柔性印刷电路膜上，可以作为载带封装(tcp)附接在基板上，和/或可以直接形成在基板上等。在至少一个示例实施例中，数据驱动器121可以作为ic芯片连接到像素阵列110，并且行驱动器123可以直接形成在基板上，但示例实施例不限于此。
42.图2是示出根据本发明构思的至少一个示例实施例的像素px1的电路图。图2示出了图1的像素px(例如，像素px1)的示例。
43.参考图2，根据至少一个示例实施例，像素px1可以包括写入多路复用器(例如，多路复用器)mux_w、移位寄存器sr_f、像素与(“and”)门a_p、晶体管t1、电流源i1、和/或发光器件led等，但示例实施例不限于此。像素px1可以电连接到行多路复用器mux_r，行多路复用器mux_r可以接收来自行与门a_r等的输出。
44.移位寄存器sr_f可以顺序存储和/或输出包括在通过数据线dl从例如图1的数据驱动器121接收的数据dt中的比特，但示例实施例不限于此。移位寄存器sr_f可以根据(例如，基于)特定和/或期望的顺序来存储数据dt的从msb至lsb的比特值。例如，移位寄存器sr_f可以按照msb至lsb的顺序存储数据dt，但示例实施例不限于此。移位寄存器sr_f可以串行接收数据和/或串行输出数据。然而，本发明构思的示例实施例不限于此，可以并行输入和/或输出数据等。移位寄存器sr_f可以存储至少一比特数据。在至少一个示例实施例中，移位寄存器sr_f可以是n比特存储器，其中n是1或更大的整数。移位寄存器sr_f可以实施为n个触发器f1至fn。n可以是1或更大的整数。例如，移位寄存器sr_f可以包括8个触发器(n＝8)，但示例实施例不限于此。数据dt的msb可以存储在第n触发器fn中，并且数据dt的lsb可以存储在第一触发器f1中。在至少一个示例实施例中，数据dt的msb可以存储在第一触发器f1中，并且数据dt的lsb可以存储在第n触发器fn中等。第n触发器fn可以是输出pwm信号p_sig的触发器，但不限于此。
45.数据dt可以通过和/或使用写入多路复用器mux_w输入到移位寄存器sr_f。写入多路复用器mux_w可以接收数据dt和反馈数据fb，反馈数据fb作为已经存储在移位寄存器sr_f的第n触发器fn中并且作为来自移位寄存器sr_f的反馈提供的数据。写入多路复用器mux_w可以通过行线rl从行驱动器(例如图1的行驱动器123等)接收写入使能信号w_en，但示例实施例不限于此。写入使能信号w_en可以是用于选择数据dt和反馈数据fb之一的信号。因此，数据dt和反馈数据fb可以不重叠，并且数据dt或反馈数据fb之一可以一次输入到移位寄存器sr_f，但示例实施例不限于此。
46.移位寄存器sr_f可以通过位于像素px1外部(例如，在像素px1外部)的行多路复用
器mux_r接收时钟信号。行多路复用器mux_r可以接收pwm时钟信号p_clk和/或数据时钟信号d_clk，并且可以输出从pwm时钟信号p_clk和/或数据时钟信号d_clk中选择的、和/或基于pwm时钟信号p_clk和/或数据时钟信号d_clk等的时钟信号。
47.数据时钟信号d_clk可以是用于将数据dt存储在触发器f1至fn中的时钟信号。pwm时钟信号p_clk可以是用于产生pwm信号p_sig的时钟信号，pwm信号p_sig是移位寄存器sr_f的输出信号。pwm时钟信号p_clk可以在一帧期间针对每个子帧切换，但不限于此。将参考图5详细描述pwm信号p_sig。
48.根据至少一个示例实施例，行与门a_r的输出信号可以输入到行多路复用器mux_r。行与门a_r可以由数据时钟信号d_clk和/或写入使能信号w_en控制。因此，当数据时钟信号d_clk和写入使能信号w_en都具有高电平时，行与门a_r将向行多路复用器mux_r输出高电平信号。写入使能信号w_en和时钟选择信号c_sel可以是由行驱动器123产生的控制信号，但示例实施例不限于此。
49.时钟选择信号c_sel可以是用于选择pwm时钟信号p_clk和数据时钟信号d_clk之一的控制信号。因此，pwm时钟信号p_clk和数据时钟信号d_clk可以不重叠(例如，不同时输出)，并且可以输入到移位寄存器sr_f。
50.来自行多路复用器mux_r的输出可以被发送到移位寄存器sr_f。来自行多路复用器mux_r的输出可以被发送到触发器f1至fn中的每一个，但示例实施例不限于此。因此，触发器f1至fn中的每一个可以响应于从行多路复用器mux_r接收的控制信号来存储数据dt和/或产生pwm信号p_sig。移位寄存器sr_f可以在数据写入周期期间针对每一帧存储数据dt的比特值，并且可以基于在发光周期期间存储的比特值和pwm时钟信号p_clk等来产生pwm信号p_sig。
51.从移位寄存器sr_f输出的pwm信号p_sig可以被输入和/或发送到像素与门a_p。像素与门a_p还可以接收pwm使能信号p_en。因此，当pwm信号p_sig和pwm使能信号p_en两者都具有高电平时，来自像素与门a_p的输出可以具有高电平。
52.来自像素与门a_p的输出可以连接到晶体管t1的栅极。晶体管t1的一端可以连接到电流源i1，晶体管t1的另一端可以连接到发光器件led。电流源i1可以连接到高电平源电压vddh并提供驱动电流，但不限于此。晶体管t1可以根据和/或基于pwm信号p_sig导通或关断，以传输或切断到发光器件led的驱动电流。当晶体管t1导通时，从晶体管t1输出的驱动电流可以传输到发光器件led，使得发光器件led发光，当晶体管t1关断时，从晶体管t1输出的驱动电流被切断，发光器件led不发光等。发光器件led的发光时间可以根据和/或基于晶体管tl的导通时间和/或关断时间(例如，基于晶体管tl的占空比等)来调整。在一帧期间，发光器件led的发光时间和不发光时间由和/或基于晶体管t1的导通时间和关断时间来控制，从而可以表示像素px1的深等。晶体管t1可以是p型晶体管或n型晶体管。如图2所示，晶体管t1可以是p型晶体管。因此，晶体管t1可以通过低电平电压导通，但示例实施例不限于此。
53.在至少一个示例实施例中，通过形成包括选择性地接收数据时钟信号d_clk和pwm时钟信号p_clk之一的移位寄存器sr_f的像素px1，像素电路可以包括由低电平电压操作和/或控制的晶体管。因为以低电平电压操作的晶体管的尺寸小于以高电平电压操作的晶体管的尺寸，所以可以减小像素px1的物理面积。因此，当像素阵列具有相同的布局面积(例
如，相同的物理面积和/或相同的物理尺寸等)时，与包括由高电平电压操作的晶体管的像素电路相比，包括由低电平电压操作的晶体管的像素电路可以提供具有更高分辨率和/或更高像素密度以及更低功耗的显示设备。
54.此外，因为pwm信号p_sig可以在没有单独的计数器和比较器电路的情况下形成，所以也可以减少所使用的设备和/或组件的数量以及用于发送控制信号的信号线的数量。因此，可以简化像素电路的结构，并且可以增加像素电路的制造良品率和/或可以降低制造像素、像素阵列和/或显示面板的成本等。
55.图3是示意性地示出根据本发明构思的至少一个示例实施例的显示设备的电路图。图3示出了包括图2中示出的像素px1的显示设备31，但示例实施例不限于此。
56.参考图3，显示设备31可以包括数据驱动器121、数据多路复用器122、行驱动器123、时钟发生器124、行多路复用器mux_r、行与门a_r和/或多个像素px1等，但示例实施例不限于此，并且例如，显示设备31可以包括更多或更少数量的组成组件。
57.根据至少一个示例实施例，数据驱动器121还可以包括数据多路复用器122等。数据多路复用器122可以以列为单位向像素px1发送数据。即，像素px1可以以列为单位等共享数据线dl。由数据多路复用器122以列为单位发送的数据(例如，第一数据至第n数据d1、d2、...、dn)可以依次包括要存储在每行中的数据，但示例实施例不限于此。例如，第一数据d1可以通过数据线dl串行输出并且可以以n比特为单位顺序存储在第一列c1的每个像素px1中等。当像素px1包括例如8比特移位寄存器时，第一数据d1可以以8比特为单位顺序存储在第一列c1的每个像素中，但示例实施例不限于此，可以将其他数量的比特用于移位寄存器等。当像素px1包括1比特存储器时，第一数据d1可以以1比特为单位顺序存储在第一列c1的每个像素px1中等。
58.行驱动器123可以产生多个控制信号cs。多个控制信号cs可以激活数据驱动器121和/或像素px1等。被发送到数据驱动器121的控制信号cs可以包括用于控制数据驱动器121写入数据的数据写入信号和/或由数据驱动器121用来选择用于发送数据的列的列选择信号等。被发送到像素px1的控制信号cs可以包括写入使能信号w_en、pwm使能信号p_en和/或时钟选择信号c_sel等(如参考图2所述)，但示例实施例不限于此。
59.时钟发生器124可以产生多个时钟信号。时钟信号可以包括数据时钟信号d_clk和/或pwm时钟信号p_clk等。时钟发生器124可以将数据时钟信号d_clk发送到行与门a_r并且将pwm时钟信号p_clk发送到行多路复用器mux_r等。行多路复用器mux_r可以选择性地将从行与门a_r输出的数据时钟信号d_clk或从时钟发生器124输出的pwm时钟信号p_clk之一发送到像素px1。数据时钟信号d_clk可以被顺序发送到行，但示例实施例不限于此。因此，行可以顺序存储数据的比特值等。pwm时钟信号p_clk可以被顺序发送到行。因此，行可以顺序输出pwm信号p_sig。
60.像素阵列的多个像素px1可以以行为单位共享行多路复用器mux_r和行与门a_r。位于像素阵列的行之一中的多个像素px1可以共享行多路复用器mux_r和行与门a_r，但不限于此。因此，像素阵列的一行可以包括一个行多路复用器mux_r和一个行与门a_r等。例如，设置在第一行r1中的像素px可以共享行多路复用器mux_r和行与门a_r等。
61.图4是示出根据本发明构思的至少一个示例实施例的操作的时序图。图4是示出pwm时钟信号p_clk和pwm信号p_sig的时序图，并且示出了一个帧周期内的pwm时钟信号p_
clk和pwm信号p_sig的时序，但示例实施例不限于此。
62.参考图4，根据至少一个示例实施例，单个帧(例如，单个图像帧等)可以包括多个子帧s1至sn(例如，第一子帧至第n子帧)，其中n是大于零的整数。子帧s1至sn可以在第一周期t期间操作，但不限于此。第一周期t可以指在一帧内发光器件led发光的周期等。
63.子帧s1至sn的数量可以与移位寄存器sr_f中包括的触发器的数量n相同，但不限于此。例如，当触发器为8个(n＝8)时，子帧的数量也可以为8个，但实施例不限于此。
64.子帧s1至sn的一个或多个周期的长度可以彼此不同，但示例实施例不限于此。子帧s1至sn中的每一个的周期可以等于通过将第一周期t除以2n获得的周期t/2n，但示例实施例不限于此。第一周期t可以指一帧期间发光器件led通过pwm时钟信号p_clk发光(例如，导通周期)或不发光(例如，关断周期)的周期。根据至少一个示例实施例，“n”可以是1或更大，并且可以是等于或小于触发器的数量(n)的整数，但示例实施例不限于此。此外，对于每个子帧和/或移位寄存器sr_f中包括的触发器，“n”可以以增量为1从1递增到n。例如，当有8个触发器(n＝8)时，第一子帧s1可以具有通过将第一周期t除以21获得的周期t/2，并且第二子帧s2可以具有通过将第一周期t除以22获得的周期t/4等，但示例实施例不限于此。以此方式，根据至少一个示例实施例，第八子帧s8可以具有通过将第一周期t除以28而获得的周期t/256，但示例实施例不限于此。
65.对于每个子帧，pwm时钟信号p_clk可以例如由时钟发生器124和/或行驱动器123等切换，但示例实施例不限于此。pwm时钟信号p_clk可以在每个子帧的结束时切换，但不限于此。在至少一个示例实施例中，pwm时钟信号p_clk可以在每次在子帧开始时切换，但不限于此。切换被定义为时钟信号从低电平转换为高电平然后转换回低电平的操作。pwm时钟信号p_clk的切换周期可以与子帧的周期相同，但不限于此。因此，pwm时钟信号p_clk可以针对通过将第一周期t除以2n而获得的每个值t/2n进行切换。例如，可以在t/2时间之后执行第一次切换，并且可以在从t/2时间经过t/4时间(t/2+t/4)之后执行第二次切换。pwm时钟信号p_clk可以在第一周期t期间被切换总共n次。例如，当触发器的数量为8(n＝8)时，pwm时钟信号p_clk在第一周期t期间可以被切换总共8次，但示例实施例不限于此。
66.根据至少一个示例实施例，pwm信号p_sig可以从移位寄存器sr_f输出，但不限于此。pwm信号p_sig可以是用于基于以子帧为单位的数据dt的比特值和pwm时钟信号p_clk的信号宽度等来控制发光器件的信号。如果数据dt的比特值为1，pwm信号p_sig的输出可以具有等于pwm时钟信号p_clk的信号宽度的高电平。如果数据dt的比特值为0，则pwm信号p_sig的输出可以具有与pwm时钟信号p_clk的信号宽度相等的低电平。
67.pwm信号p_sig的输出电平可以由数据dt确定，并且在其期间输出相同电平的周期可以由在其期间pwm时钟信号p_clk被切换的时间宽度(例如，切换周期)确定，但示例实施例不限于此。可以根据和/或基于pwm信号p_sig来控制发光器件led是否发光以及发光器件led的发光时间(例如，发光周期、发光持续时间、导通周期等)，并且可以对应和/或表示由数据dt指示的灰度级，但示例实施例不限于此。即，数据dt确定发光器件led是否发光，发光器件led的发光时间可以由pwm时钟信号p_clk控制等。
68.图4示出了以“1、0、
……
、0”的顺序从msb至lsb输入数据dt的示例，但示例实施例不限于此。每次pwm时钟信号p_clk被切换时，pwm信号p_sig可以根据和/或基于对应的数据dt而具有高电平或低电平，并且可以保持逻辑电平直到pwm时钟信号p_clk再次被切换等。
例如，“1”可以被输入作为第一子帧s1中的数据dt，相应地，pwm信号p_sig在第一子帧s1中可以具有高电平等。高电平可以保持t/2(这是第一子帧s1的周期)。随后，“0”可以被输入作为第二子帧s2期间的数据dt，并且pwm信号p_sig可以具有低电平并且可以保持t/4(这是第二子帧s2的周期)等。以相同方式，“0”可以被输入作为第n子帧sn中的数据dt输入，因此，pwm信号p_sig可以具有低电平并且可以保持t/2n(这是第n子帧sn的周期)等。
69.图5是示出根据本发明构思的至少一个示例实施例的操作的时序图。图5是示出例如图2的像素px1的操作的时序图，并且是示出作为示例存在8个触发器(n＝8)的情况的图，但示例实施例不限于此。
70.参考图5，根据至少一个示例实施例，单个帧周期fr1可以包括数据写入周期p1和发光周期p2，但示例实施例不限于此。数据写入周期p1可以短于发光周期p2，但不限于此。第一周期t可以指发光周期p2的时间长度，但不限于此。发光周期p2可以包括多个子帧，例如子帧s1至s8等，但不限于此。子帧s1至s8中的一个或多个子帧的周期长度可以彼此不同，但示例实施例不限于此。子帧s1至s8中的每一个子帧的周期可以是通过将第一周期t除以2n而获得的周期t/2n，如上面参考图5所述，但示例实施例不限于此。“n”是大于或等于1且等于或小于触发器的数量n的整数，并且例如，因为在至少一个示例实施例中触发器的数量是8，n可以指大于或等于1且等于或小于8的整数，但不限于此。
71.在数据写入周期p1期间，移位寄存器sr_f中可以存储多个数据比特值，例如d0至d7等。写入使能信号w_en可以具有高电平，并且数据时钟信号d_clk可以以恒定周期切换，但示例实施例不限于此。如图5所示，例如，msb(d7)至lsb(d0)被输入为“10101010”，这是用于描述的示例并且不限于此。响应于写入使能信号w_en和数据时钟信号d_clk，“10101010”的数据可以存储在移位寄存器sr_f中等。也就是说，在数据写入周期p1期间，数据d0至d7的msb d7至lsb的比特值可以被写入移位寄存器sr_f。直到数据d0至d7被更新和/或刷新为止，先前存储在移位寄存器sr_f中的数据d0至d7可以连续使用多个帧。
72.在发光周期p2期间，像素px1可以基于pwm时钟信号p_clk和数据(例如数据d0至d7)等来产生pwm信号p_sig。在发光周期p2期间，写入使能信号w_en可以具有低电平，但不限于此。在发光周期p2期间，数据时钟信号d_clk可以以恒定周期切换，但可以不通过时钟选择信号c_sel被输入移位寄存器sr_f，因此为方便起见其被示出为具有低电平，但示例实施例不限于此。
73.在发光周期p2期间，pwm时钟信号p_clk可以每个子帧被切换，但不限于此。例如，pwm时钟信号p_clk可以在每个子帧的结束时切换，但不限于此。移位寄存器sr_f可以响应于存储和/或预先存储的数据(例如数据d0至d7等)以及pwm时钟信号p_clk，产生pwm信号p_sig。pwm信号p_sig可以在第一子帧s1中的周期t/21期间具有高电平，并且可以在第二子帧s2中的周期t/22期间具有低电平，但示例实施例不限于此。同理，pwm信号p_sig可以在第八子帧s8中的t/28周期期间具有高电平，但示例实施例不限于此。发光器件的深(例如，像素颜值、像素值、灰度值等)可以由pwm信号p_sig表示。
74.图6是示出根据本发明构思的至少一个示例实施例的显示设备的操作的时序图。图6是示出图3的像素阵列的操作的时序图，但示例实施例不限于此。
75.参考图6，根据至少一个示例实施例，第一帧fr1和第二帧fr2可以是连续的，但不限于此。可以在每次帧开始时切换帧同步信号vsync，但不限于此。可以在每次改变行时切
换行改变信号hsync，但不限于此。
76.例如，在第一帧fr1中，在帧同步信号vsync被切换之后，行改变信号hsync可以被切换并且第一行r1可以操作，但示例实施例不限于此。在数据写入周期p1中，数据可以顺序存储在布置在第一行r1的所有列中的像素中。第一行r1的发光周期p2可以在第一行r1的数据写入周期p1之后进行，等等。
77.当行改变信号hsync在第一行r1的发光周期p2期间再次切换时，第二行r2的数据写入周期p1和发光周期p2可以继续进行。这样，数据写入周期p1和发光周期p2可以在第一行r1至第n行rn中顺序进行等。
78.当帧同步信号vsync被切换时，第二帧fr2可以开始，并且在发光周期p2结束后，新的数据可以再次写入第一行r1等。与第一帧fr1一样，数据写入周期p1和发光周期p2可以根据行改变信号hsync等在第一行r1至第n行rn中顺序进行。
79.图7是示出根据本发明构思的至少一个示例实施例的像素p2的电路图。图7示出了图1的像素px的示例，并且省略了对图2的像素px1的重复描述，但示例实施例不限于此。
80.参考图7，根据至少一个示例实施例，像素px2可以包括写入多路复用器mux_w、移位寄存器sr_l、像素与门a_p和/或晶体管t1等，但示例实施例不限于此。
81.移位寄存器sr_l可以通过数据线dl顺序存储和输出包括在从数据驱动器(例如图1的数据驱动器121等)接收的数据dt中的比特，但示例实施例不限于此。移位寄存器sr_l可以包括多个(n个)锁存器，例如l1至ln。n可以是1或更大的整数。例如，移位寄存器sr_l可以包括8个锁存器(n＝8)，但不限于此。数据dt的msb可以存储在第n锁存器ln中，数据dt的lsb可以存储在第一锁存器l1中，但不限于此。在至少一个示例实施例中，数据dt的msb可以存储在第一锁存器l1中，并且数据dt的lsb可以存储在第n锁存器ln中等。
82.移位寄存器sr_l还可以包括反馈锁存器lf等，但不限于此。反馈锁存器lf可以是用于反馈存储在n个锁存器l1至ln中的数据的额外锁存器。因此，反馈锁存器lf可以连接到第n锁存器ln。反馈锁存器lf可以接收并存储存储在第n锁存器ln中的比特值。第n锁存器ln可以是输出pwm信号p_sig的锁存器，但示例实施例不限于此。
83.数据dt可以通过和/或使用写入多路复用器mux_w输入到移位寄存器sr_l。写入多路复用器mux_l可以接收数据dt和存储在反馈锁存器lf中的反馈数据fb等。写入多路复用器mux_w可以接收用于选择数据dt和反馈数据fb之一的反馈选择信号fb_sel。反馈选择信号fb_sel可以由行驱动器123产生，但不限于此。
84.移位寄存器sr_l可以通过位于像素px2外部(例如，外部)的多个行多路复用器mux_r1至mux_rn接收多个时钟信号，但示例实施例不限于此。行多路复用器mux_r1至mux_rn的每个组件可以与图3的行多路复用器mux_r相同，但示例实施例不限于此。
85.行多路复用器mux_r1至mux_rn可以分别对应于n个锁存器l1至ln。行多路复用器mux_r1至mux_rn可以分别连接到对应的n个锁存器l1至ln。因此，n个锁存器l1至ln可以分别通过与其连接的行多路复用器mux_r1至mux_rn接收n个时钟信号。行多路复用器mux_r1至mux_rn可以接收pwm时钟信号p_clk1至p_clkn和数据时钟信号d_clk1至d_clkn，并且可以将其中一个选择的时钟信号发送到移位寄存器sr_l，但示例实施例不限于此。将参考图10详细描述pwm时钟信号p_clk1至p_clkn和数据时钟信号d_clk1至d_clkn。移位寄存器sr_l可以响应于从行多路复用器mux_r1至mux_rn接收的时钟信号存储数据dt的比特值，并且
可以产生pwm信号p-sig，但示例实施例不限于此。pwm信号p-sig可以从第n锁存器ln等输出。
86.反馈锁存器lf可以通过位于像素px2外部(例如，在其之外)的反馈多路复用器mux_rf接收多个时钟信号。反馈多路复用器mux_rf的组件可以与图3的行多路复用器mux_r的组件相同，但示例实施例不限于此。反馈多路复用器mux_rf可以接收反馈时钟信号p_clkf和反馈数据时钟信号d_clkf，并且可以选择性地将它们之一发送到反馈锁存器lf等。反馈时钟信号p_clkf可以在pwm时钟信号p_clk1至p_clkn被输入到n个锁存器l1至ln之前被输入，但示例实施例不限于此。
87.图8是示意性地示出根据本发明构思的至少一个示例实施例的显示设备的电路图。图8示出了包括作为图3的至少一个示例实施例的图7所示的像素px2的显示设备32，但示例实施例不限于此。
88.参考图8，根据至少一个示例实施例，显示设备32可以包括数据驱动器121、行驱动器123、多路复用器组mg和/或像素px2等，但示例实施例不限于此。
89.多路复用器组mg可以包括多个行多路复用器mux_r1至mux_rn和多个行与门a_r1至a_rn，但不限于此。行与门a_r1至a_rn可以分别对应于行多路复用器mux_r1至mux_rn。多路复用器组mg还可以包括反馈多路复用器mux_rf，反馈多路复用器mux_rf可以接收来自与门的输出。
90.行多路复用器mux_r1至mux_rn可以分别对应于n个锁存器l1至ln。像素阵列可以以行为单位共享多路复用器组mg。设置在像素阵列的行之一中的像素px2可以共享多路复用器组mg。因此，像素阵列的一行可以连接到一个多路复用器组，但不限于此。例如，因为第一行r1可以共享多路复用器组mg，所以第一行r1的像素px2可以共享可以包括在多路复用器组mg中的第一行多路复用器mux_r1至第n行多路复用器mux_rn等。
91.图9是示出根据本发明构思的至少一个示例实施例的操作的时序图。图9是示出图8的像素px2的操作的时序图，并且是示出作为示例存在八个锁存器(n＝8)的情况的图，但示例实施例不限于此。
92.参考图9，根据至少一个示例实施例，单个帧周期fr1可以包括数据写入周期p1和发光周期p2等，但不限于此。发光周期p2可以包括多个子帧，例如子帧s1至s8，但不限于此。
93.子帧(例如子帧s1至s8)中的一个或多个子帧的周期长度可以彼此不同，但不限于此。子帧s1至s8中的每一个子帧的周期可以是通过将第一周期t除以2n而获得的周期t/2n，如上面参考图5所述，但示例实施例不限于此。第一周期t可以指由pwm时钟信号p_clk控制的在一帧期间发光器件led发光或不发光的周期。第一周期t可以指发光周期p2的时间长度。n是大于或等于1且小于或等于锁存器的数量n的整数，并且可以以1为增量从1递增到n。因为在至少一个示例实施例中作为示例描述了存在8个锁存器(n＝8)的情况，n可以指代大于或等于1且小于或等于8的整数，但示例实施例不限于此。
94.在数据写入周期p1期间，数据(例如数据d0至d7)的比特值可以存储在移位寄存器sr_l中。在数据写入周期p1期间，写入使能信号w_en可以具有高电平，但不限于此。
95.数据时钟信号d_clk可以包括例如分别输入到行多路复用器mux_r1至mux_r8的第一数据时钟信号d_clk1至第八数据时钟信号d_clk8，但示例实施例不限于此。第一数据时钟信号d_clk1至第八数据时钟信号d_clk8可以在特定和/或期望的周期期间被顺序切换，
但不限于此。在特定和/或期望的周期d_st期间顺序切换第一数据时钟信号d_clk1至第八数据时钟信号d_clk8可以被定义为“数据时钟信号d_clk的串行切换”。当数据时钟信号d_clk被串行切换时，第一数据时钟信号d_clk1至第八数据时钟信号d_clk8可以在没有重叠等的情况下被顺序切换。数据时钟信号d_clk可以在数据写入周期p1内被连续串行切换，但不限于此。如图9所示，msb d7至lsb d0被输入为“10101010”，这是用于描述的示例，并且不限于此。在数据写入周期p1期间，响应于写入使能信号w_en和数据时钟信号d_clk，数据d0至d7的msb d7至lsb d0的比特值可以存储在移位寄存器sr_l中。
96.在发光周期p2期间，pwm信号p_sig可以基于pwm时钟信号p_clk和数据(例如数据d0至d7)产生。在发光周期p2期间，写入使能信号w_en可以具有低电平，但示例实施例不限于此。数据时钟信号d_clk可以在发光周期p2期间以特定和/或期望的周期被串行切换，但是可以不通过时钟选择信号c_sel被输入到移位寄存器sr_l，因此为方便起见，数据时钟信号d_clk被示为具有低电平，但示例实施例不限于此。
97.pwm时钟信号p_clk可以包括分别输入到多个行多路复用器mux_r1至mux_r8的多个pwm时钟信号，例如第一pwm时钟信号p_clk1至第八pwm时钟信号p_clk8等，但示例实施例不限于此。第一pwm时钟信号p_clk1至第八pwm时钟信号p_clk8可以在特定和/或期望的周期p_st期间被顺序切换，但不限于此。例如，可以在切换第八pwm时钟信号p_clk8之后立即切换第七pwm时钟信号p_clk7，并且可以在切换第七pwm时钟信号p_clk7之后立即切换第六pwm时钟信号p_clk6，但示例实施例不限于此。在特定和/或期望的周期p_st期间顺序切换第一pwm时钟信号p_clk1至第八pwm时钟信号p_clk8可以被定义为“pwm时钟信号p_clk的串行切换”。在发光周期p2期间，pwm时钟信号p_clk可以在不同周期被串行切换，但示例实施例不限于此。pwm时钟信号p_clk可以在每个子帧被串行切换，但不限于此。pwm时钟信号p_clk可以在每个子帧的结束时串行切换，但不限于此。
98.每个子帧(例如，子帧s1至s8)的周期长度可以等于通过将第一周期t除以2n获得的周期t/2n，但示例实施例不限于此。“n”是1或更大，并且可以是等于或小于锁存器的数量n的整数，但不限于此。“n”可以以增量1从1递增到n，但不限于此。因此，第一帧s1可以具有通过将第一周期t除以21获得的周期t/2，并且第八帧s8可以具有通过将第一周期t除以28获得的周期t/256等。
99.由于pwm时钟信号p_clk的串行切换周期与子帧的周期相同，pwm时钟信号p_clk可以在通过将第一周期t除以2n获得的每个周期t/2n串行切换，但示例实施例不限于此。例如，可以在t/2时间之后执行第一次串行切换，并且可以在从t/2时间起经过t/4时间(t/2+t/4)之后执行第二次串行切换。在第一周期t期间，pwm时钟信号p_clk总共可以切换n次。例如，当锁存器的数量为8(n＝8)时，pwm时钟信号p_clk可以在第一周期t期间被串行转换总共8次，但示例实施例不限于此。
100.移位寄存器sr_l可以响应于存储和/或预先存储的数据(例如数据d0至d7)以及pwm时钟信号p_clk，产生pwm信号p_sig。pwm信号p_sig可以在第一子帧s1中的t/21周期期间具有高电平，并且可以在第二子帧s2中的t/22周期期间具有低电平，但示例实施例不限于此。同理，pwm信号可以在第八子帧s8中的t/28周期期间具有高电平，但不限于此。发光器件的深(例如，像素值、像素颜值、灰度值等)可以由pwm信号p_sig表示。
101.在发光周期p2期间，反馈pwm时钟信号p_clkf可以每个子帧被切换，但不限于此。
反馈pwm时钟信号p_clkf可以在每个子帧的结束时被切换，但是可以在第八pwm时钟信号p_clk8被切换之前被切换，但示例实施例不限于此。反馈pwm时钟信号p_clkf可以在每个子帧中被切换，但是可以紧接在pwm时钟信号p_clk被串行切换之前被切换，但示例实施例不限于此。在发光周期p2期间，反馈pwm时钟信号p_clkf可以以不同的周期被切换，但不限于此。反馈pwm时钟信号p_clkf的切换周期可以与pwm时钟信号p_clk的串行切换周期相同，但不限于此。随着反馈pwm时钟信号p_clkf被切换，存储在最上面的锁存器l8中的比特值可以被反馈等。
102.图10是示出根据本发明构思的至少一个示例实施例的像素px3的电路图。图10示出了图2的像素px的示例，但示例实施例不限于此。
103.参考图10，根据至少一个示例实施例，像素px3可以包括存储元件m、电平移位器(level shifter)ls和/或第一晶体管t1等，但示例实施例不限于此。
104.存储元件m可以基于输入数据dt产生至少一个控制信号，用于选择性地使得发光器件led在包括在一个图像帧中的子帧s1至sn中的每一个子帧内发光或不发光，并且将产生的控制信号发送到第一晶体管t1等。存储元件m可以接收从数据驱动器121发送的数据dt和从行驱动器123发送的pwm时钟信号p_clk。pwm时钟信号p_clk可以是宽度被调整以控制发光器件led的亮度的时钟信号，但不限于此。将参考图11详细描述pwm时钟信号p_clk。
105.存储元件m可以存储至少1比特值等。存储元件m可以用一个或多个晶体管来实现。存储元件m可以实施为一个锁存器或一个触发器，但不限于此。存储元件m可以实施为一块随机存取存储器(ram)，例如，一块sram或dram等。另外，存储元件m可以实施为2比特存储器等。
106.来自存储元件m的输出信号可以被输入到电平移位器ls。从电平移位器ls输出的信号可以具有比被输入到电平移位器ls的电压电平更高的电平，但示例实施例不限于此。电平移位器ls可以包括对输入电压进行升压的升压电路，但不限于此。电平移位器ls可以实施为多个晶体管，但不限于此。
107.来自电平移位器ls的输出信号可以输入到第一晶体管t1的栅极。晶体管t1的一端可以连接到电流源i1，并且另一端可以连接到发光器件led，以传输或切断到发光器件led的驱动电流等。
108.根据至少一个示例实施例，由于使用pwm时钟信号p_clk来驱动存储一比特值的存储元件m，所以可以减小像素px3的物理面积等。
109.图11是示出根据本发明构思的至少一个示例实施例的像素的操作的时序图。图11示出了包括图10的像素px3的像素阵列的操作，但示例实施例不限于此。
110.参考图11，根据至少一个示例实施例，帧fr1可以包括多个子帧s1至sn等。子帧s1至sn的数量可以等于要通过存储元件m表示的比特值的数量n，并且子帧s1至sn的周期可以是通过将一个帧fr1进行的时间t除以2n获得的周期t/2n，但示例实施例不限于此。“n”是1或更大并且小于或等于要通过存储元件m表示的比特值的数量的整数，但不限于此。“n”可以以1为增量从1递增到n等。
111.例如，当顺序存储在存储元件m中的比特值的数量是8(n＝8)时，n可以指代大于或等于1且小于或等于8的整数，但示例实施例不限于此。因此，一个帧fr1可以包括第一子帧s1至第八子帧s8，并且第一子帧s1至第八子帧s8可以具有t/2、t/22、...、t/28的周期，但示
例实施例不限于此。
112.根据至少一个示例实施例，pwm时钟信号p_clk可以包括输入到第一行的第一pwm时钟信号p_clk1、输入到第二行的第二pwm时钟信号p_clk2、...、和/或输入到第n行的第n pwm时钟信号p_clkn等。第一pwm时钟信号p_clk至第n pwm时钟信号p_clkn可以被顺序发送到各行。因此，行可以顺序存储数据并使发光器件发光或不发光。
113.pwm时钟信号p_clk可以在所有子帧s1至sn处被切换，但示例实施例不限于此。例如，pwm时钟信号p_clk可以在每次子帧s1至sn开始时被切换，但示例实施例不限于此。因此，pwm时钟信号p_clk可以通过将一个帧fr1进行的时间t除以2n(n是大于或等于1且小于或等于n的整数)而获得的每次t/2n切换，但示例实施例不限于此。由于子帧s1至sn具有不同的周期，pwm时钟信号p_clk可以以不同的时间宽度来切换，但不限于此。
114.在pwm时钟信号p_clk被切换的第一周期p1期间，数据可以被存储在存储元件m中，并且发光器件led可以在其余的子帧周期p2中发光或者不发光，但示例实施例不限于此。在像素阵列的每一行中布置的多个像素px3中，可以在第一周期p1期间顺序存储数据，并且可以在第二周期p2期间导通或关断发光器件，但示例实施例不限于此。
115.对于子帧s1至sn中的每一个子帧，第一周期p1可以是恒定的，并且对于子帧s1至sn中的每一个子帧，第二周期p2可以不同，但示例实施例不限于此。例如，第一子帧s1的第二周期p2可以长于第二子帧s2的第二周期p2'，并且第二子帧s2的第二周期p2'可以长于第n子帧sn的第二周期p2"，但是示例实施例不限于此。
116.多个子帧s1至sn可以包括数据写入周期wr和/或发光周期lt1至ltn等。
117.数据写入周期wr可以指数据被输入到像素阵列的所有行的周期，发光周期lt1至ltn可以指像素阵列的所有行的发光器件导通或者关断的周期。在数据写入周期wr期间，第一行至第n行可以顺序接收多个pwm时钟p_clk1、p_clk2、...、p_clkn。因此，在数据写入周期wr等期间，数据可以顺序存储在布置在第一行至第n行中的像素px3中。
118.多个子帧s1至sn的数据写入周期wr可以相同，并且发光周期lt1至ltn可以彼此不同，但是示例实施例不限于此。子帧s1至sn的发光周期lt1至ltn可以分别对应于子帧s1至sn的周期而变化，但是示例实施例不限于此。例如，第一子帧s1的发光周期lt1可以长于第二子帧s2的发光周期lt2，但不限于此。
119.图12是示出根据本发明构思的至少一个示例实施例的像素px4的电路图。图12示出了图1的像素px的示例，但是示例实施例不限于此。图12示出了图10的像素px3的另一示例实施例，并且省略了对其重复描述，但是示例实施例不限于此。
120.参考图12，根据至少一个示例实施例，像素px4可以包括存储元件m、电流源i1、发光器件led、晶体管t1、第二晶体管t2和/或第三晶体管t3等，但示例实施例不限于此。第二晶体管t2和第三晶体管t3可以代替“电平移位器”，但是示例实施例不限于此。
121.第二晶体管t2和第三晶体管t3可以是n型晶体管或p型晶体管，第二晶体管t2和第三晶体管t3可以是不同类型的晶体管，但不限于此。如图12所示，第二晶体管t2可以是p型晶体管，并且第三晶体管t3可以是n型晶体管，但不限于此。
122.第二晶体管t2可以通过第二晶体管t2的栅极从存储元件m接收输出q。第二晶体管t2的一端可以接收低电平源电压vddl，第二晶体管t2的另一端可以连接到电流源i1，电流源i1基于高电平源电压vddh产生驱动电流等。
123.第三晶体管t3可以通过第三晶体管t3的栅极从存储元件m接收与输出q互补的信号qb等。从第三晶体管t3的一端施加低电平源电压vddl，第三晶体管t3的另一端可以连接到电流源i1，但是示例实施例不限于此。
124.根据至少一个示例实施例，电平移位器ls包括第二晶体管t2和第三晶体管t3，并且当发光器件led关断时，可以向第一晶体管t1施加低电平源电压vddl，并且当发光器件led导通时，第一晶体管t1被施加大小等于发光器件led的正向电压的电压，使得可以以低电平等驱动第一晶体管t1。因此，与传统的发光器件相比，由于使用低电压电平驱动发光器件led，可以减小像素px4的面积等。
125.图13是示出根据本发明构思的至少一个示例实施例的像素px5的电路图。图13示出了图1的像素px的示例，但是示例实施例不限于此。图13示出了图10的像素px3的另一示例实施例，并且省略了对其重复描述，但是示例实施例不限于此。
126.参考图13，根据至少一个示例实施例，像素px5可以包括第一存储元件m1、第二存储元件m2、第一反相器inv1和第二反相器inv2、与门ag和/或第一晶体管t1至第三晶体管t3等，但示例实施例不限于此。
127.第一存储元件m1可以接收第一时钟信号clk1和第一数据dt1，但不限于此。第二存储元件m2可以接收第二时钟信号clk2和第二数据dt2，但不限于此。来自第二存储元件m2的输出可以输入到第一反相器inv1等。
128.与门ag可以接收来自第一存储元件m1的输出和来自第一反相器inv1的输出。来自与门ag的输出可以被发送到第一晶体管t1的栅极、第二反相器inv2和/或第三晶体管t3的栅极，但不限于此。来自第二反相器inv2的输出信号可以被发送到第二晶体管t2的栅极等。
129.第一晶体管t1的一端可以连接到具有高电平的电流源i1，并且第一晶体管t1的另一端可以连接到发光器件led等。第二晶体管t2的一端和第三晶体管t3的一端可以连接到电流源i1，并且可以从第三晶体管t3的另一端施加低电平电压。
130.根据至少一个示例实施例，通过使用第一存储元件m1和第二存储元件m2，时钟信号从低电平转变到高电平的时间可以保持更长。因此，因为用于写入数据的时间增加，所以可以改善设备特性等。
131.图14是示出根据本发明构思的至少一个示例实施例的像素px6的电路图。图14示出了图1的像素px的示例，但是示例实施例不限于此。
132.参考图14，根据至少一个示例实施例，像素px6可以包括反相器inv、或非门nor、开关sw、电容器cap和/或晶体管tr等，但是示例实施例不限于此。
133.反相器inv可以接收时钟信号clk1作为输入。反相器inv的输出可以被发送到或非门nor和开关sw等。
134.或非门nor可以接收数据dt和来自反相器inv的输出，并在电容器cap等中积累电荷。因为当所有输入都是低电平信号(例如，值＝“0”)时，或非门nor输出高电平信号(例如，值＝“1”)，因此当数据dt和来自反相器inv的输出两者都是低电平信号时，可以输出高电平信号等。
135.开关sw可以位于或非门nor和电容器cap之间以切断或连接或非门nor与电容器cap的电连接等。根据一些示例实施例，开关sw由反相器inv的输出等控制，但是示例实施例不限于此。
136.电容器cap可以根据和/或基于来自或非门nor的输出来存储电荷。即使当与或非门nor的电连接被开关sw等切断时，电容器cap也可以使用先前积累的电荷向晶体管tr提供信号。
137.晶体管tr可以是n型晶体管或p型晶体管。在至少一个示例实施例中，晶体管tr可以是p型晶体管，但不限于此。因此，当低电平信号输入到晶体管tr的栅极等时，晶体管tr可以导通。因此，当晶体管tr导通时，发光器件led可以发光，而当晶体管tr关断时，发光器件led不发光。
138.根据至少一个示例实施例，通过形成包括电容器cap的像素px6，可以减小像素px6的面积。
139.图15是示出根据本发明构思的至少一个示例实施例的像素的操作的时序图。图15示出了包括图14的像素px6的像素阵列的操作，然而示例实施例不限于此。
140.参考图15，根据至少一个示例实施例，单个帧可以包括多个子帧s1至sn等，但是示例实施例不限于此。子帧s1至sn的数量可以是2n，n可以大于或等于1，并且可以是小于或等于要表示的比特值的数量n的整数，但不限于此。例如，当要表示的比特值的数量为8(n＝8)时，子帧的数量可以为28等。
141.显示和/或执行子帧s1至sn的周期的持续时间可以相同，但不限于此。显示和/或执行子帧s1至sn中的每一个的周期可以是通过将执行一个帧的周期t除以子帧的数量2n而获得的周期t/2n等。
142.布置在像素阵列的第一列中的第一行的像素可以接收第一时钟信号clk1作为控制信号，并且第一驱动电流iled1可以流过发光器件，但是示例实施例不限于此。布置在像素阵列的第一列中的第二行的像素可以接收第二时钟信号clk2作为控制信号，并且第二驱动电流iled2可以流过发光器件，但不限于此。
143.第一时钟信号clk1可以在子帧s1至sn中的每一个期间被切换，但不限于此。第二时钟信号clk2可以在子帧s1至sn中的每一个期间被切换，但不限于此。第一时钟信号clk1和第二时钟信号clk2可以顺序输入到与其连接的像素，但不限于此。例如，紧接在第一时钟信号clk1被输入到布置在第一列的第一行中的像素之后，第二时钟信号clk2可以被输入到布置在第一列的第二行中的像素等。以这种方式，可以将控制信号输入到布置在第一列的第n行中的像素等。
144.数据dt可以以行为单位输入。在至少一个示例实施例中，输入到子帧s1至sn的数据dt可以顺序包括输入到布置在第一列的第一行中的像素的数据和输入到布置在第一列的第二行中的像素的数据，但示例实施例不限于此。例如，在第一子帧s1中，数据dt可以是用于向布置在第一列的第一行中的像素输入1和向布置在第一列的第二行中的像素输入0的信号等。
145.多个像素px6可以通过将控制信号clk1和clk2与数据dt组合来选择性地切断流过发光器件的驱动电流iled1和/或iled2等。例如，由于在布置在第一列的第一行中的像素的第一子帧s1中，所输入的第一时钟信号clk1和所输入的数据dt的值为“1”，因此在执行和/或显示第一子帧s1时第一驱动电流iled1可以流过发光器件等。随后，因为在第二帧s2期间所输入的第一时钟信号clk1和所输入的数据dt的值为“0”，因此在执行和/或显示第二子帧s2时，可以在发光器件中切断第一驱动电流iled1等。
146.在布置在第一列的第二行的像素中，在第一子帧s1期间所输入的第一时钟信号clk1和所输入的数据dt的值为“0”，并且第二时钟信号clk2在第一时钟信号clk1被切换后被切换，因此，在第一驱动电流iled1流动之后，可以切断第二驱动电流iled2等，但示例实施例不限于此。
147.图16是示意性地示出根据本发明构思的至少一个示例实施例的制造显示设备30的过程的图。
148.参考图16，根据至少一个示例实施例的显示设备30可以包括发光器件阵列10和/或驱动电路板20等，但不限于此。发光器件阵列10可以耦接到驱动电路板20等。
149.发光器件阵列10可以包括多个发光器件。发光器件可以是led，但不限于此。发光器件可以是具有微米到纳米单位尺度的led等。至少一个发光器件阵列10可以通过在半导体晶片上生长多个led来制造，但是示例实施例不限于此。因此，可以通过将发光器件阵列10与驱动电路板20结合来制造显示设备30，而不必单独地将led转印到驱动电路板20等。
150.驱动电路板20上可以布置有分别与发光器件阵列10上的led相对应的像素电路。发光器件阵列10上的led可以电连接到驱动电路板20上的像素电路以形成像素px等。
151.尽管已经参考本发明构思的各种示例实施例具体示出和描述了本发明构思，但是应当理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

技术特征：

1.一种设备，包括：像素阵列，包括多个行，并且所述多个行中的每一个行包括多个像素；行驱动器，被配置为：产生多个控制信号，使用所述多个控制信号驱动所述像素阵列的所述多个行，以及产生多个时钟信号；行多路复用器，被配置为接收所述多个时钟信号，并且选择性地将所述多个时钟信号中的一个时钟信号发送到所述像素阵列；以及数据驱动器，被配置为以列为单位向所述像素阵列发送多个数据信号；所述多个像素中的每一个像素包括：发光器件，移位寄存器，被配置为从所述行多路复用器接收所述选择性地发送的时钟信号，并且基于所述发光器件的期望亮度水平产生宽度调整的脉宽调制pwm信号，以及晶体管，被配置为基于所述pwm信号将驱动电流传输到所述发光器件。2.根据权利要求1所述的设备，其中，所述行驱动器还被配置为：产生数据时钟信号和pwm时钟信号，所述数据时钟信号和所述pwm时钟信号包括在所述多个时钟信号中；以及所述移位寄存器还被配置为：在数据写入周期期间基于所述数据时钟信号存储所述多个数据信号，以及在发光周期期间基于所述pwm时钟信号的宽度调整来输出所述pwm信号。3.根据权利要求1所述的设备，其中，包括在所述多个行中的每一个行中的所述多个像素被配置为共享公共行多路复用器。4.根据权利要求1所述的设备，其中，所述行驱动器被配置为在帧周期期间驱动所述多个行，所述帧周期包括数据写入周期和发光周期；以及所述移位寄存器包括多个触发器，其中，所述多个触发器中的每一个触发器的编号为1至n，其中n为大于1的整数。5.根据权利要求4所述的设备，其中，所述发光周期包括多个子帧周期，所述多个子帧周期中的每一个子帧周期具有不同的持续时间；以及所述行驱动器还被配置为基于所述发光器件的期望发光时间在每个子帧周期切换pwm时钟信号。6.根据权利要求5所述的设备，其中，所述多个子帧周期中的子帧周期的数量与所述移位寄存器中包括的所述触发器的数量相同；所述多个子帧周期中的每个子帧周期的持续时间等于所述发光周期的持续时间除以2
n
；以及n以1为增量从1递增到n。
7.根据权利要求4所述的设备，其中，所述多个像素中的每一个像素还包括：写入多路复用器，被配置为选择所述多个数据信号中的数据信号或存储在所述多个触发器中的期望的触发器中的比特值，并且将所选择的数据信号或比特值输出到所述移位寄存器，其中，所述期望的触发器被配置为存储所述pwm信号。8.根据权利要求1所述的设备，其中，所述多个像素中的每一个像素还被配置为在帧周期期间被驱动，所述帧周期包括数据写入周期和发光周期；以及所述移位寄存器包括多个锁存器，其中，所述多个锁存器中的每一个锁存器的编号为1至n。9.根据权利要求8所述的设备，其中，所述行多路复用器包括与所述多个锁存器相对应的多个多路复用器；以及所述多个多路复用器被配置为选择所述多个时钟信号中的一个时钟信号，并且将所选择的时钟信号发送至与所述多个多路复用器相对应的所述多个锁存器。10.根据权利要求8所述的设备，其中，所述移位寄存器还包括反馈锁存器，所述反馈锁存器被配置为存储在所述多个锁存器中的期望的锁存器中存储的比特值，所述期望的锁存器被配置为输出所述pwm信号；以及所述多个像素中的每一个像素还包括写入多路复用器，所述写入多路复用器被配置为选择所述多个数据信号中的数据信号或者存储在所述反馈锁存器中的所述比特值，并且将所选择的数据信号或比特值输出到所述移位寄存器。11.根据权利要求8所述的设备，其中，所述发光周期包括多个子帧周期，每个子帧周期具有不同的持续时间；以及所述行驱动器还被配置为在所述多个子帧周期的每个子帧周期串行切换pwm时钟信号，并且基于所述pwm时钟信号控制所述发光器件的发光时间。12.根据权利要求11所述的设备，其中，所述行驱动器还被配置为在所述多个子帧周期的每个子帧周期切换反馈pwm时钟信号，并且在串行切换所述pwm时钟信号之前切换所述反馈pwm时钟信号。13.根据权利要求1所述的设备，其中，所述移位寄存器被配置为存储多个比特值。14.一种设备，包括：像素阵列，包括多个像素，所述多个像素布置成多行和多列，所述多个像素中的每一个像素包括发光器件和存储元件；行驱动器，被配置为产生多个控制信号和多个时钟信号，并且使用所述多个控制信号按行驱动所述像素阵列，所述多个时钟信号包括第一时钟信号，所述行驱动器还被配置为调整所述第一时钟信号的宽度以控制多个发光器件中的至少一个发光器件的亮度；以及数据驱动器，被配置为按列向所述像素阵列输出多个数据信号。15.根据权利要求14所述的设备，其中，所述行驱动器还被配置为在帧周期期间驱动所述多个像素中的每一个像素，所述帧周期包括多个子帧周期，所述多个子帧周期中的每一个子帧周期的持续时间等于所述帧周期除以2
n
，其中，n以1
为增量从1递增到n，以及所述行驱动器还被配置为在所述多个子帧周期的每个子帧周期切换所述第一时钟信号。16.根据权利要求14所述的设备，其中，所述存储元件是被配置为存储比特值的锁存器、触发器或静态随机存取存储器sram中的任何一种；以及所述多个像素中的每一个像素包括：电平移位器，被配置为接收由所述存储元件输出的至少一个信号，并且将所接收的至少一个信号转换为对应的电压电平，以及第一晶体管，被配置为基于来自所述电平移位器的输出来控制导通或关断像素的所述发光器件。17.根据权利要求16所述的设备，其中，从所述存储元件输出的所述至少一个信号包括第一信号和第二信号，所述第二信号与所述第一信号互补；以及所述电平移位器包括：n型晶体管，被配置为接收所述第一信号；以及p型晶体管，被配置为接收所述第二信号，以及所述n型晶体管和所述p型晶体管均被配置为分别在第一端接收低电平源电压，并且分别在第二端接收高电平源电压。18.根据权利要求14所述的设备，其中，所述存储元件包括：移位寄存器，被配置为：接收所述多个时钟信号中的所选择的时钟信号，以及产生脉宽调制pwm信号，并且基于所述发光器件的期望亮度调整所述pwm信号的宽度。19.一种像素，包括：发光器件；或非门，被配置为接收用于控制所述发光器件的时钟信号；以及电容器，被配置为存储来自所述或非门的输出；以及开关，被配置为基于所述时钟信号选择性地切断所述或非门与所述电容器的电连接。20.根据权利要求19所述的设备，其中，所述时钟信号以期望的时间间隔重复地切换。

技术总结

一种设备，包括像素阵列；行驱动器，被配置为产生多个控制信号，使用多个控制信号来驱动像素阵列的多个行，以及产生多个时钟信号；行多路复用器，被配置为接收多个时钟信号，并且发送多个时钟信号中的一个时钟信号；数据驱动器，被配置为以列为单位将多个数据信号发送到像素阵列，多个像素中的每一个像素包括：发光器件；移位寄存器，被配置为从行多路复用器接收选择性地发送的时钟信号；以及基于发光器件的期望亮度水平产生宽度调整的脉宽调制(PWM)信号；以及晶体管，被配置为基于PWM信号将驱动电流传输到发光器件。电流传输到发光器件。电流传输到发光器件。