一种存储器芯片测试系统的制作方法

阅读：评论：0

1.本发明属于芯片测试领域，涉及存储器芯片测试技术，具体是一种存储器芯片测试系统。

背景技术：

2.存储芯片，是嵌入式系统芯片的概念在存储行业的具体应用。因此，无论是系统芯片还是存储芯片，都是通过在单一芯片中嵌入软件，实现多功能和高性能，以及对多种协议、多种硬件和不同应用的支持；
3.存储芯片作为精细器件，每个存储芯片的测试都需要严谨对待；而且每个存储芯片由于制作过程存在的细微差异，导致每片存储器芯片的性能有所差异；因此，需要对每片存储器芯片的性能进行评估并实时向测试人员展示测试结果；
4.为此，提出一种存储器芯片测试系统。

技术实现要素：

5.本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种存储器芯片测试系统，该一种存储器芯片测试系统通过设置基本功能测试模块测试存储器芯片的数据总线、地址总线以及存储器设备的功能；通过设置性能测试模块评测每块存储器芯片的写入平均时间、通电40℃数据保存时间、断电30℃数据保存时间、存储周期平均时间以及读取平均时间；通过设置芯片评测模块计算每块芯片的性能；通过设置结果展示模块向测试人员展示每块芯片的基础功能以及性能；解决了存储器芯片性能评测以及展示问题。
6.为实现上述目的，根据本发明的第一方面的实施例提出一种存储器芯片测试系统，包括基本功能测试模块、性能测试模块、芯片评测模块以及结果展示模块；
7.其中，所述基本功能测试模块包括数据总线测试单元、地址总线测试单元以及设备测试单元；
8.所述数据总线测试单元主要用于测试数据总线的功能；所述数据总线测试单元测试方式为随机生成一串0与1的二进制数据串，并通过数据总线输入端传输至输出端；并读取输出端数据，与输入端数据进行比较；若数据完全一致，则发送数据总线正常信号至结果展示单元；否则，发送数据总线异常信号至结果展示单元；
9.所述地址总线测试单元主要用于测试地址总线的功能；所述地址总线测试单元测试方式为将每根地址线轮流设置为0和1；每根地址线轮流设置若干次；若存在设置不成功的情况，发送地址总线异常信号至结果展示单元；否则，发送地址总线正常信号至结果展示单元；
10.其中，所述设备测试单元主要用于测试存储器的读取功能；
11.所述设备测试单元测试存储器包括以下步骤：
12.步骤s1：所述设备测试单元测试随机生成一串0与1的二进制数据串；将数据串长
度标记为l；定义芯片地址变量为p；p的初始值为芯片的初始位置；
13.步骤s2：从芯片的位置p处存储该数据串；后从位置p读取l个二进制数据，并与数据串进行对比；
14.步骤s3：从位置p处增加x个地址；并将p更新为p+x；并重复执行步骤s2-步骤s3；直至p大于芯片的最大地址；
15.步骤s4：若在数据对比过程中，存在数据不一致的情况；所述设备测试单元发送存储器异常信号至结果展示单元；所述存储器异常信号包括出现数据不一致的芯片地址；否则，发送存储器正常信号至结果展示单元；
16.其中，所述性能测试模块主要用于测试存储器芯片的性能；
17.所述性能测试模块包括写入时间测试单元、数据保存时间测试单元、存储周期测试单元以及读取时间测试单元；
18.所述写入时间测试单元用于测试将数据写入存储器所需要的平均时间；所述写入时间测试单元随机生成若干条0与1的二进制数据串；并随机从存储器芯片的地址中随机选择若干写入地址；从每个写入地址写入每条二进制数据串，统计每次写入所花费的时间；并计算出平均的写入时间；将平均写入时间标记为t1；
19.其中，所述数据保存时间测试单元主要用于测试存储器中的数据可以保存的时长；所述数据保存时间测试单元预先在存储器中存储测试数据；并保存在通电40℃和断电30℃条件下，定期读取存储器芯片内保存的数据，若读取的数据与存储的测试数据不一致，则记录存储器芯片保存的时间间隔；将在通电40℃和断电30℃条件下记录的时间间隔分别标记为t2和t3；
20.其中，所述存储周期测试单元主要用于测试存储器芯片的存储周期；所述存储周期测试单元预先生成两个长度相同的随机二进制数据串；并从存储器芯片中选择若干写入地址；对于每个写入地址，写入其中一个二进制数据串；后使用另一个二进制串进行覆盖；统计该写入地址覆盖操作所需要的时间；计算所有写入地址覆盖操作所需要的平均时间；并将该平均时间标记为t4；
21.其中，所述读取时间测试单元主要用于测试存储器芯片的读取操作需要的时间；所述读取时间测试单元随机挑选若干读取地址；并从每个读取地址中读取该地址的数据并统计读取需要的时间；计算所有读取操作的平均时间；将该平均时间标记为t5；
22.所述性能测试模块将写入平均时间t1、通电40℃数据保存时间t2、断电30℃数据保存时间t3、存储周期平均时间t4以及读取平均时间t5发送至芯片评测模块；
23.其中，所述芯片评测模块主要用于评估每个存储器芯片的性能；所述芯片评测模块根据性能计算公式计算存储器芯片的性能；将存储器芯片的性能标记为p，则存储器芯片性能计算公式为p＝x1*t1+x2*t2+x3*t3+x4*t4+x5*t5；其中，x1、x2、x3、x4以及x5为根据实际经验设置的比例系数；所述芯片评测模块将每块存储器芯片的性能p值发送至结果展示模块；
24.其中，所述结果展示模块主要用于向测试人员展示每块存储器芯片的基础功能以及性能数据；
25.所述结果展示模块包括一块电子显示屏；每个存储器芯片在完成基础功能测试以及性能测试后，电子显示屏向测试人员展示每块存储器芯片的基础功能是否正常以及性能
p。
26.与现有技术相比，本发明的有益效果是：
27.本发明通过设置基本功能测试模块测试存储器芯片的数据总线、地址总线以及存储器设备的功能；通过设置性能测试模块评测每块存储器芯片的写入平均时间、通电40℃数据保存时间、断电30℃数据保存时间、存储周期平均时间以及读取平均时间；通过设置芯片评测模块计算每块芯片的性能；通过设置结果展示模块向测试人员展示每块芯片的基础功能以及性能；解决了存储器芯片性能评测以及展示问题。
附图说明
28.图1为本发明的原理图。
具体实施方式
29.下面将结合实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
30.如图1所示，一种存储器芯片测试系统，包括基本功能测试模块、性能测试模块、芯片评测模块以及结果展示模块；
31.其中，所述基本功能测试模块包括数据总线测试单元、地址总线测试单元以及设备测试单元；
32.其中，所述数据总线测试单元主要用于测试数据总线的功能；可以理解的是，数据总线的功能是准确传输电信号；即数据总线输入端输入的数据与输出端输出的数据应该是一致的；因此，所述数据总线测试单元测试方式为随机生成一串0与1的二进制数据串，并通过数据总线输入端传输至输出端；并读取输出端数据，与输入端数据进行比较；若数据完全一致，则发送数据总线正常信号至结果展示单元；否则，发送数据总线异常信号至结果展示单元；
33.其中，所述地址总线测试单元主要用于测试地址总线的功能；可以理解的是，地址总线的测试方式为测试总线中的每根地址线是否可以被设置为0或1；因此，所述地址总线测试单元测试方式为将每根地址线轮流设置为0和1；每根地址线轮流设置若干次；若存在设置不成功的情况，发送地址总线异常信号至结果展示单元；否则，发送地址总线正常信号至结果展示单元；
34.其中，所述设备测试单元主要用于测试存储器的读取功能；
35.在一个优选的实施例中，所述设备测试单元测试存储器包括以下步骤：
36.步骤s1：所述设备测试单元测试随机生成一串0与1的二进制数据串；将数据串长度标记为l；定义芯片地址变量为p；p的初始值为芯片的初始位置；
37.步骤s2：从芯片的位置p处存储该数据串；后从位置p读取l个二进制数据，并与数据串进行对比；
38.步骤s3：从位置p处增加x个地址；并将p更新为p+x；并重复执行步骤s2-步骤s3；直至p大于芯片的最大地址；
39.步骤s4：若在数据对比过程中，存在数据不一致的情况；所述设备测试单元发送存储器异常信号至结果展示单元；所述存储器异常信号包括出现数据不一致的芯片地址；否则，发送存储器正常信号至结果展示单元；
40.其中，所述性能测试模块主要用于测试存储器芯片的性能；
41.在一个优选的实施例中，所述性能测试模块包括写入时间测试单元、数据保存时间测试单元、存储周期测试单元以及读取时间测试单元；
42.其中，所述写入时间测试单元用于测试将数据写入存储器所需要的平均时间；所述写入时间测试单元随机生成若干条0与1的二进制数据串；并随机从存储器芯片的地址中随机选择若干写入地址；从每个写入地址写入每条二进制数据串，统计每次写入所花费的时间；并计算出平均的写入时间；将平均写入时间标记为t1；
43.其中，所述数据保存时间测试单元主要用于测试存储器中的数据可以保存的时长；所述数据保存时间测试单元预先在存储器中存储测试数据；并保存在通电40℃和断电30℃条件下，定期读取存储器芯片内保存的数据，若读取的数据与存储的测试数据不一致，则记录存储器芯片保存的时间间隔；将在通电40℃和断电30℃条件下记录的时间间隔分别标记为t2和t3；
44.其中，所述存储周期测试单元主要用于测试存储器芯片的存储周期；所述存储周期测试单元预先生成两个长度相同的随机二进制数据串；并从存储器芯片中选择若干写入地址；对于每个写入地址，写入其中一个二进制数据串；后使用另一个二进制串进行覆盖；统计该写入地址覆盖操作所需要的时间；计算所有写入地址覆盖操作所需要的平均时间；并将该平均时间标记为t4；
45.其中，所述读取时间测试单元主要用于测试存储器芯片的读取操作需要的时间；所述读取时间测试单元随机挑选若干读取地址；并从每个读取地址中读取该地址的数据并统计读取需要的时间；计算所有读取操作的平均时间；将该平均时间标记为t5；
46.所述性能测试模块将写入平均时间t1、通电40℃数据保存时间t2、断电30℃数据保存时间t3、存储周期平均时间t4以及读取平均时间t5发送至芯片评测模块；
47.其中，所述芯片评测模块主要用于评估每个存储器芯片的性能；所述芯片评测模块根据性能计算公式计算存储器芯片的性能；将存储器芯片的性能标记为p，则存储器芯片性能计算公式为p＝x1*t1+x2*t2+x3*t3+x4*t4+x5*t5；其中，x1、x2、x3、x4以及x5为根据实际经验设置的比例系数；所述芯片评测模块将每块存储器芯片的性能p值发送至结果展示模块；
48.其中，所述结果展示模块主要用于向测试人员展示每块存储器芯片的基础功能以及性能数据；
49.在一个优选的实施例中，所述结果展示模块包括一块电子显示屏；每个存储器芯片在完成基础功能测试以及性能测试后，电子显示屏向测试人员展示每块存储器芯片的基础功能是否正常以及性能p。
50.以上实施例仅用以说明本发明的技术方法而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方法进行修改或等同替换，而不脱离本发明技术方法的精神和范围。

技术特征：

1.一种存储器芯片测试系统，其特征在于，包括基本功能测试模块、性能测试模块、芯片评测模块以及结果展示模块；其中，所述基本功能测试模块包括设备测试单元；所述设备测试单元用于测试存储器的读取功能；所述基本功能测试模块将测试结果发送至结果展示模块；所述性能测试模块用于测试存储器芯片的性能；所述性能测试模块包括写入时间测试单元、数据保存时间测试单元、存储周期测试单元以及读取时间测试单元；所述写入时间测试单元用于测试将数据写入存储器所需要的平均时间；所述数据保存时间测试单元用于测试存储器中的数据可以保存的时长；所述存储周期测试单元用于测试存储器芯片的存储周期；所述读取时间测试单元用于测试存储器芯片的读取操作需要的时间；所述性能测试模块将写入平均时间t1、通电40℃数据保存时间t2、断电30℃数据保存时间t3、存储周期平均时间t4以及读取平均时间t5发送至芯片评测模块；所述芯片评测模块用于评估每个存储器芯片的性能；所述芯片评测模块将每块存储器芯片的性能p值发送至结果展示模块；所述结果展示模块用于向测试人员展示每块存储器芯片的基础功能以及性能数据。2.根据权利要求1所述的一种存储器芯片测试系统，其特征在于，所述设备测试单元测试存储器包括以下步骤：步骤s1：所述设备测试单元测试随机生成一串0与1的二进制数据串；将数据串长度标记为l；定义芯片地址变量为p；p的初始值为芯片的初始位置；步骤s2：从芯片的位置p处存储该数据串；后从位置p读取l个二进制数据，并与数据串进行对比；步骤s3：从位置p处增加x个地址；并将p更新为p+x；并重复执行步骤s2-步骤s3；直至p大于芯片的最大地址；步骤s4：若在数据对比过程中，存在数据不一致的情况；所述设备测试单元发送存储器异常信号至结果展示单元；所述存储器异常信号包括出现数据不一致的芯片地址；否则，发送存储器正常信号至结果展示单元。3.根据权利要求1所述的一种存储器芯片测试系统，其特征在于，所述写入时间测试单元用于测试将数据写入存储器所需要的平均时间；所述写入时间测试单元随机生成若干条0与1的二进制数据串；并随机从存储器芯片的地址中随机选择若干写入地址；从每个写入地址写入每条二进制数据串，统计每次写入所花费的时间；并计算出平均的写入时间；将平均写入时间标记为t1。4.根据权利要求1所述的一种存储器芯片测试系统，其特征在于，所述数据保存时间测试单元主要用于测试存储器中的数据可以保存的时长；所述数据保存时间测试单元预先在存储器中存储测试数据；并保存在通电40℃和断电30℃条件下，定期读取存储器芯片内保存的数据，若读取的数据与存储的测试数据不一致，则记录存储器芯片保存的时间间隔；将在通电40℃和断电30℃条件下记录的时间间隔分别标记为t2和t3。5.根据权利要求1所述的一种存储器芯片测试系统，其特征在于，所述存储周期测试单元主要用于测试存储器芯片的存储周期；所述存储周期测试单元预先生成两个长度相同的随机二进制数据串；并从存储器芯片中选择若干写入地址；对于每个写入地址，写入其中一个二进制数据串；后使用另一个二进制串进行覆盖；统计该写入地址覆盖操作所需要的时
间；计算所有写入地址覆盖操作所需要的平均时间；并将该平均时间标记为t4。6.根据权利要求1所述的一种存储器芯片测试系统，其特征在于，所述读取时间测试单元主要用于测试存储器芯片的读取操作需要的时间；所述读取时间测试单元随机挑选若干读取地址；并从每个读取地址中读取该地址的数据并统计读取需要的时间；计算所有读取操作的平均时间；将该平均时间标记为t5。7.根据权利要求1所述的一种存储器芯片测试系统，其特征在于，所述芯片评测模块根据性能计算公式计算存储器芯片的性能；将存储器芯片的性能标记为p，则存储器芯片性能计算公式为p＝x1*t1+x2*t2+x3*t3+x4*t4+x5*t5；其中，x1、x2、x3、x4以及x5为根据实际经验设置的比例系数；所述芯片评测模块将每块存储器芯片的性能p值发送至结果展示模块。8.根据权利要求1所述的一种存储器芯片测试系统，其特征在于，所述结果展示模块包括一块电子显示屏；每个存储器芯片在完成基础功能测试以及性能测试后，电子显示屏向测试人员展示每块存储器芯片的基础功能是否正常以及性能p。

技术总结

本发明公开了一种存储器芯片测试系统，涉及存储器芯片测试技术领域，包括基本功能测试模块、性能测试模块、芯片评测模块以及结果展示模块；通过设置基本功能测试模块测试存储器芯片的数据总线、地址总线以及存储器设备的功能；通过设置性能测试模块评测每块存储器芯片的写入平均时间、通电40℃数据保存时间、断电30℃数据保存时间、存储周期平均时间以及读取平均时间；通过设置芯片评测模块计算每块芯片的性能；通过设置结果展示模块向测试人员展示每块芯片的基础功能以及性能；解决了存储器芯片性能评测以及展示问题。片性能评测以及展示问题。片性能评测以及展示问题。