只读存储器阵列结构、芯片、电子设备及编码方法与流程

阅读：评论：0

1.本技术涉及芯片技术领域，尤其涉及一种只读存储器阵列结构、芯片、电子设备及编码方法。

背景技术：

2.目前，随着技术的发展，电子设备(如智能手机、平板电脑、个人电脑等)等已经被广泛使用。而存储器作为电子设备的信息存储装置，是电子设备不可缺少的部分，存储器和贮存器技术也成为了推动信息时代发展的关键技术领域之一。而其中，应用最为广泛的存储器中的一种典型的存储器是只读存储器(read only memory，rom)。而现在常见的只读存储器为n型场效应管只读存储器。通常而言，只读存储器的阵列排列结构对存储器的性能有重要影响。如何提供一个只读存储器的阵列排列结构来提高存储器的性能成为了需要解决的问题。

技术实现要素：

3.本技术实施例提供一种只读存储器阵列结构、芯片、电子设备及编码方法，能够有效减少字线负载，提高存储器的性能。
4.第一方面，本技术实施例提供一种只读存储器阵列结构，包括m*n个呈矩阵排列的存储单元、m条字线及n条位线，其中，m以及n为大于或等于1的自然数。每一存储单元包括栅极、源极和漏极；所述m条字线与m行存储单元一一对应；所述n条位线与n列存储单元一一对应，且每条位线与对应列的存储单元的漏极连接；其中，每一存储单元的源极接地；根据每一存储单元存储的数据为“0”还是“1”，每一存储单元的栅极与对应的字线连接或者接地。
5.第二方面，本技术实施例提供一种芯片，所述芯片包括只读存储器阵列结构。所述只读存储器阵列结构包括m*n个呈矩阵排列的存储单元、m条字线及n条位线，其中，m以及n为大于或等于1的自然数。每一存储单元包括栅极、源极和漏极；所述m条字线与m行存储单元一一对应；所述n条位线与n列存储单元一一对应，且每条位线与对应列的存储单元的漏极连接；其中，每一存储单元的源极接地；根据每一存储单元存储的数据为“0”还是“1”，每一存储单元的栅极与对应的字线连接或者接地。
6.第三方面，本技术实施例提供一种电子设备，所述电子设备包括芯片，所述芯片包括只读存储器阵列结构。所述只读存储器阵列结构包括m*n个呈矩阵排列的存储单元、m条字线及n条位线，其中，m以及n为大于或等于1的自然数。每一存储单元包括栅极、源极和漏极；所述m条字线与m行存储单元一一对应；所述n条位线与n列存储单元一一对应，且每条位线与对应列的存储单元的漏极连接；其中，每一存储单元的源极接地；根据每一存储单元存储的数据为“0”还是“1”，每一存储单元的栅极与对应的字线连接或者接地。
7.可以看出，在本技术实施例中，由于字线仅与部分存储单元连接，因此，能够有效减少字线连接的存储单元的数量，在实现根据需要存储数据“0”或“1”的同时，可减少字线的负载，提高只读存储器阵列结构的整体性能。
附图说明
8.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的变形方式。
9.图1为本技术一实施例中的只读存储器阵列结构的结构示意图。
10.图2为本技术一实施例中的存储单元与字线连接时的示意图。
11.图3为本技术一实施例中的存储单元与第二地线连接时的示意图。
12.图4为本技术一实施例中的示意出只读存储器阵列结构的多层结构的平面示意图。
13.图5为本技术一实施例中的示意出只读存储器阵列结构的多层结构的侧面示意图。
14.图6为本技术一实施例中只读存储器阵列结构的示意出存储单元的结构的俯视示意图。
15.图7为本技术一实施例中的芯片的结构框图。
16.图8为本技术一实施例中的电子设备的结构框图。
17.图9为本技术一实施例中的编码方法的流程图。
具体实施方式
18.本技术使用的术语仅用于对本技术的具体实施例进行解释，而非旨在限定本技术。本技术的说明书和权利要求书及所述附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。
19.其中，如没有特别的说明，本技术中的“连接”主要指的是“电连接”。
20.本技术中的电子设备可以包括手机、平板电脑等包括存储器的手持设备，也可包括车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其他处理设备，以及各种形式的包括存储器的用户设备(user equipment，ue)，移动台(mobile station，ms)，终端设备(terminal device)等等。
21.请参阅图1，为本技术一实施例中的只读存储器阵列结构1的结构示意图。如图1所示，所述只读存储器阵列结构1包括m*n个呈矩阵排列的存储单元11、m条字线wl及n条位线bl，其中，m以及n为大于或等于1的自然数。每一存储单元11包括栅极g、源极s和漏极d；所述m条字线wl与m行存储单元11一一对应；所述n条位线与n列存储单元11一一对应，且每条位线与对应列的存储单元11的漏极连接；其中，每一存储单元11的源极s接地；其中，根据每一存储单元11存储的数据为“0”还是“1”，每一存储单元11的栅极g与对应的字线wl连接或者接地。
22.从而，本技术中，由于字线wl仅与部分存储单元11连接，因此，能够有效减少字线wl连接的存储单元11的数量，在实现根据需要存储数据“0”或“1”的同时，减少字线wl的负载，提高只读存储器阵列结构1的整体性能。其中，提高只读存储器阵列结构1的整体性能可包括例如减少功耗在内的性能提高。
23.在一些实施例中，如图1所示，每条字线wl沿行方向延伸经过对应的一行存储单元11；每条位线bl沿列方向延伸经过对应的一列存储单元11。即，在一些实施例中，m条字线wl与m行存储单元11一一对应为：每条字线wl沿行方向延伸经过对应的一行存储单元11，而与对应行的存储单元11的位置对应；而所述n条位线bl与n列存储单元11一一对应为：每条位线沿列方向延伸经过对应的一列存储单元，而与对应列的存储单元11的位置对应。
24.其中，如图1所示，所述只读存储器阵列结构1还包括n条第一地线vss1以及n条第二地线vss2，每条第一地线vss1沿列方向延伸经过对应的一列存储单元11，并与对应列的存储单元11的源极连接而实现将每一存储单元11的源极接地；每条第二地线vss2沿列方向延伸经过对应的一列存储单元11。其中，根据每一存储单元11存储的数据为“0”还是“1”，每一存储单元11的栅极g与对应的字线wl连接或者与对应的第二地线vss2连接而接地。
25.其中，所述m和n可为大于或等于1的任意自然数，m和n可相等或不相等。图1中的只读存储器阵列结构1仅示意出了三行三列的存储单元11，即，m＝n＝3，显然，只读存储器阵列结构1包括的存储单元11的数量可根据存储的总数据的大小来决定。
26.其中，图1所示的字线wl与位线bl、第一地线vss1以及第二地线vss2交叉的位置并非为连接的位置，而是在投影上重合的位置。其中，图1所示的所述第二地线vss2延伸经过每列存储单元11的栅极g，也并非指的是所述第二地线vss2就与每列存储单元11的栅极g连接，如前所述的，根据每一存储单元11存储的数据为“0”还是“1”，每一存储单元11的栅极g与对应的字线wl连接或者与对应的第二地线vss2连接。其中，为了避免线条太多，第一地线vss1在图1中用符号表示。
27.其中，本技术中的“行方向”指的是一行存储单元11的排列方向，本技术中的“列方向”指的是一列存储单元11的排列方向。
28.其中，图1为所述只读存储器阵列结构1的等效示意图，而并非实物示意图。
29.其中，前述的m条字线wl与m行存储单元11一一对应主要指的是所述m条字线wl是分别用于所述m行存储单元11的字线，所述n条位线bl与n列存储单元11一一对应指的是所述n条位线bl是分别用于所述n列存储单元11的位线。显然，所述m条字线wl也可设置于任意的位置，只是当某一行的某些存储单元11的栅极g需要与字线wl连接时，则通过导线、柔性电路板等电连接件与该行存储单元11对应的字线wl连接即可。在其他实施例中，所述n条位线bl也可设置于任意位置，每条位线可进一步通过导线、柔性电路板等电连接件与对应列的存储单元11的漏极d连接。
30.其中，在其他实施例中，所述只读存储器阵列结构也可不包括所述n第一地线vss1以及n条第二地线vss2。每一存储单元11的源极可直接通过导线、柔性电路板等电连接件与地连接，而当某些存储单元11的栅极g需要接地时，则通过导线、柔性电路板等电连接件直接与地连接即可。
31.请一并参阅图2及图3，图2为存储单元11与字线wl连接的示意图，图3为存储单元11与第二地线vss2连接的示意图。如图2及图3所示，当某一存储单元11存储的数据为“0”时，所述存储单元11的栅极g与对应的字线wl连接，当某一存储单元11存储的数据为“1”时，所述存储单元11的栅极g与对应的第二地线vss2连接。
32.即，具体的，当某一存储单元11存储的数据为“0”时，所述存储单元11的结构被设计为栅极g与对应的字线wl连接，当某一存储单元11存储的数据为“1”时，所述存储单元11
的结构被设计为栅极g与对应的第二地线vss2连接。
33.如图2及图3所示，所述存储单元11的漏极d与位线bl连接，源极s与第一地线vss1连接。其中，所述第一地线vss1以及第二地线vss2用于接地，而处于零电势，即处于低电平，其中，所述第一地线vss1以及第二地线vss2可接相同的地或不同的地。所述位线bl一般情况下会在被进行数据读取之前被预充电为高电平，即一般处于高电平。所述字线wl用于施加高电平信号，例如，所述字线wl可以一直施加高电平信号或者在进行数据读取时施加高电平信号。
34.其中，在本实施例中，所述存储单元11为n型场效应管(nmosfet，全称为：n沟道金属氧化物场效应管)。从而，当所述存储单元11的栅极g与对应的字线wl连接时，所述存储单元11的栅极g处于高电平，从而所述存储单元11处于导通状态，所述存储单元11的漏极d和源极s相当于短路，因此，所述存储单元11的与所述位线bl连接的漏极d被拉低至低电平。当所述存储单元11的栅极g与对应的第二地线vss2连接时，所述存储单元11的栅极g处于低电平，从而所述存储单元11处于截止状态，所述存储单元11的漏极d和源极s相当于断路，因此，所述存储单元11的与所述位线bl连接的漏极d维持高电平。
35.其中，所述位线bl作为所述存储单元11的数据输出端。由于高电平对应的数据为“1”，低电平对应的数据为“0”，通过读取所述位线bl的电平而可读取出所述存储单元11存储的数据，即存储的一位数据(bit)是“0”还是“1”。
36.因此，前述的“当某一存储单元11存储的数据为“0”时，所述存储单元11的栅极g与对应的字线wl连接，当某一存储单元11存储的数据为“1”时，所述存储单元11的栅极g与对应的第二地线vss2连接”，实际上可为：当需要某一存储单元11存储的数据为“0”时，所述存储单元11的结构被设计为栅极g与对应的字线wl连接，从而，使得该存储单元11通过位线bl输出低电平，而被读取作为数据“0”；当需要某一存储单元11存储的数据为“1”时，所述存储单元11的结构被设计为栅极g与对应的第二地线vss2连接，从而使得该存储单元11通过位线bl输出高电平，而被读取作为数据“1”。
37.其中，只读存储器阵列结构1是不可写入数据，而只能被读取数据。而对所述只读存储器阵列结构1进行数据读取的过程可为通过行扫描的方式进行。在一些实施例中，具体扫描方式如下所述。
38.请返回参阅图1，所述m条字线wl分布在m行，包括了wl0、wl1....wlm，其中，图1仅示意出了三行字线：wl0、wl1及wl2，其中，所述多条位线bl分布在多列，包括了bl0、bl1....bln，其中，图1仅示意出了三列位线：bl0、bl1及bl2。其中，对多行字线wl依次施加高电平，在任一行字线wl被施加高电平时，由于该行字线wl对应的一行存储单元11中存储的数据为“0”的存储单元11的栅极g与该行字线wl连接，因此，对应列的位线bl将输出低电平，而被读取为“0”，而该行存储单元11中存储的数据为“1”的存储单元11的栅极与第二地线vss2连接而将使得对应列的位线bl输出高电平，而被读取为“1”。由于一行字线wl和一列位线bl的相交位置即为该存储单元11的位置，因此，根据当前施加高电平的字线wl可知道行位置，根据当前输出高电平或低电平的位线bl可知道列位置，因此，可以唯一确定出该存储单元11的身份以及该存储单元11被读取出的数据。由此，可以知道每行每列的存储单元11被读取出的一位数据，从而，再根据每行每列的存储单元11在一个多位数据的位置，而可以组合成对应的多位数据。
39.而相应的，在所述只读存储器阵列结构1的生产制造过程中，则可根据所述只读存储器阵列结构待存储的特定内容对应的多位数据以及每行每列的存储单元在所述多位数据的位置，确定每个存储单元需存储的数据为“1”还是“0”。
40.其中，所述多位数据可为一个或多个字节，每个字节包括8位(bit)数据，或者，所述多位数据也可以为包括任意数量位的数据串，例如，还可为4位数据，9位数据，等等。其中，所述特定内容可为所述只读存储器阵列结构1所位于的电子设备的产品序列号、出厂信息等等只读内容。
41.请一并参阅如前的附图以及图4和图5，图4为本技术一实施例中的示意出只读存储器阵列结构1的多层结构的平面示意图，图5为本技术一实施例中的示意出只读存储器阵列结构1的多层结构的侧面示意图。其中，图4仅示意出了4个存储单元11呈2*2矩阵排列，图5示意出了可观看到一行存储单元，即位于同一行上的2个存储单元11的侧面示意图。
42.其中，在本技术一些实施例中，所述存储单元11的栅极g与对应的字线wl为通过形成的第一导电通孔k1实现连接，所述存储单元11的栅极g与对应的第二地线vss2为通过形成的第二导电通孔k2实现连接。
43.即，当需要某一存储单元11存储的数据为“0”时，通过形成第一导电通孔k1而使得所述存储单元11的栅极g与对应的字线wl连接；当需要某一存储单元11存储的数据为“1”时，通过形成的第二导电通孔k2而使得所述栅极g与对应的第二地线vss2连接。
44.如图4及图5所示，所述只读存储器阵列结构1还包括n条字线连接条12，每条字线连接条12也沿列方向延伸经过对应的一列存储单元11，且所述n条字线连接条12与所述n条第二地线vss2平行且交替设置于同一层，其中，每一存储单元11还包括栅极连接线gl，所述栅极连接线gl与所述存储单元11的栅极g连接，所述n条字线连接条12与所述n条第二地线vss2设置于所述存储单元11的设置有栅极连接线gl的一侧，所述m条字线wl具体为设置于所述n条字线连接条12的背离所述存储单元11的一侧。
45.其中，当某一存储单元11存储的数据为“0”时，通过在对应的字线wl上开设第一导电子通孔k11以及在对应的字线连接条12上与所述栅极连接线gl交叉的位置开设第二导电子通孔k12，所述第一导电子通孔k11与所述第二导电子通孔k12连接而构成所述第一导电通孔k1，而使得所述字线wl通过所述第一导电子通孔k11以及所述第二导电子通孔k12与所述栅极连接线gl连接，进而使得所述存储单元11的栅极g与对应的字线wl连接；当某一存储单元11存储的数据为“1”时，通过在对应的第二地线vss2上的与所述栅极连接线gl交叉的位置开设所述第二导电通孔k2而使得所述第二地线vss2与所述栅极连接线gl连接，进而使得所述存储单元11的栅极g与对应的第二地线vss连接。
46.其中，如图5所示，所述字线连接条12与所述栅极连接线gl设置于不同层，所述第二地线vss2与所述字线连接条12位于同一层，所述第二地线vss2也与所述栅极连接线gl设置在不同层。前述的第二地线vss2上与所述栅极连接线gl交叉的位置指的是第二地线vss2上的在所述存储单元11上的投影与所述栅极连接线gl重合的位置。
47.其中，每条字线wl、每条第二地线vss2以及每条字线连接条12均为包裹有绝缘材料的导电线，所述栅极连接线gl为裸露的导电线，即未包括绝缘材料而裸露出导电材料的导电线。当所述字线wl开设有所述第一导电子通孔k11时，所述字线wl可通过所述第一导电子通孔k11进行电连接，即，所述字线wl的导电材料通过所述第一导电子通孔k11外露而可
与其他导电对象进行电连接，例如与所述第二导电子通孔k12进行电连接。当所述字线连接条12上开设第二导电子通孔k12时，所述字线连接条12可通过所述第二导电子通孔k12进行电连接，即，所述字线连接条12的导电材料通过所述第二导电子通孔k12外露而可与其他导电对象进行电连接，例如与所述第一导电子通孔k11以及所述栅极连接线gl进行电连接。当所述第二地线vss2上开设所述第二导电通孔k2时，所述第二地线vss2可通过所述第二导电通孔k2进行电连接，即，所述第二地线vss2的导电材料通过所述第二导电通孔k2外露而可与其他导电对象进行电连接，例如与所述栅极连接线gl进行电连接。
48.其中，如图5所示，所述第一导电子通孔k11与所述第二导电子通孔k12的位置正对，即，所述第一导电子通孔k11在所述字线连接条12上的投影与所述第二导电子通孔k12完全重合。显然，在另一实施例中，所述第一导电子通孔k11在所述字线连接条12上的投影与所述第二导电子通孔k12部分重合即可。从而，通过所述第一导电子通孔k11和所述第二导电子通孔k12的重合区域的接触，而形成一个导电通道。
49.在其他实施例中，所述第一导电子通孔k11在所述字线连接条12上的投影与所述第二导电子通孔k12完全不重合，即没有任何重合区域，所述第一导电通孔k1还可包括第三导电子通孔(图中未示)，所述第三导电子通孔开设于所述字线连接条12上，且与所述第一导电子通孔k11的位置对应，而与所述第一导电子通孔k11电连接，所述第三导电子通孔与所述第二导电子通孔k12通过所述字线连接条12的导电材料电连接，然后，再通过所述第二导电子通孔k12而可与所述栅极连接线gl电连接。
50.其中，为了更好地展示各个结构，图4中的字线wl用虚线框进行了表示。如前所述的，所述字线wl是设置于所述字线连接条12的背离所述存储单元11的一侧的。如图4所示的2*2矩阵中，第一行第一列的存储单元11(即，图中所示的左上角)中的所述存储单元11的栅极g与对应的第二地线vss2通过第二导电通孔k2进行了连接，该存储单元11存储的数据为“1”；第一行第二列的存储单元11(即，图中所示的右上角)中的所述存储单元11的栅极g与对应的字线wl以及字线连接条12通过第一导电通孔k1进行了连接，该存储单元11存储的数据为“0”；第二行第二列的存储单元11(即，图中所示的左下角)中的所述存储单元11的栅极g与对应的字线wl以及字线连接条12通过第一导电通孔k1进行了连接，该存储单元11存储的数据为“0”；第二行第二列的存储单元11(即，图中所示的右下角)中的所述存储单元11的栅极g与对应的第二地线vss2通过第二导电通孔k2进行了连接，该存储单元11存储的数据为“1”。
51.其中，如图4及图5所示，每一存储单元11还包括基材层111，所述存储单元11的源极s和漏极d间隔形成于所述基材层111上，所述存储单元11的源极g为堆叠于所述源极s和漏极d的上方，且与所述源极s和漏极d均连接。所述源极连接线gl从所述源极s引出而沿着行方向延伸预设距离。
52.其中，图5仅仅是从侧面观看所述只读存储器阵列结构1的一行存储单元11的侧面示意图，并非截面图，仅仅是为了示意出所述只读存储器阵列结构1中的各个结构在空间上的层叠关系。也需要说明的是，图5也仅仅是一个示例，部分结构的层叠关系并不限于此，例如，所述位线bl以及所述第一地线vss1可设置于栅极线gl下方，也可以设置于所述栅极线gl上方。
53.其中，如图4所示，同一列的存储单元11共用同一个基材层111，即，所述基材层111
可为呈多列排布，每一列存储单元11的源极s和漏极d均形成于对应列的基材层111上。
54.在一些实施例中，每条位线bl与对应列的存储单元11的漏极d可通过过孔的方式连接，例如通过前述的导电通孔的方式连接。每条与对应列的存储单元11的源极连接也可为通过过孔的方式连接，例如通过前述的导电通孔的方式连接。如图4所示，每条位线bl与对应列的存储单元11的漏极d通过导电通孔v1连接，每条第一地线vss1与对应列的存储单元11的源极通过导电通孔v2连接。
55.如图4所示，所述栅极连接线gl沿行方向延伸，所述只读存储器阵列结构1还包括沿列方向延伸的栅极断开层13，用于将不同存储单元11的栅极连接线gl进行分隔。
56.其中，所述栅极断开层13为绝缘材料层。所述栅极断开层13的数量为n-1个，每一栅极断开层13位于相邻的两列存储单元11之间。其中，在制造过程中，同一行的存储单元11的栅极连接线gl为一整根线，通过在相邻的两列存储单元11之间设置栅极断开层13，而可将一整行栅极连接线gl分隔成n个独立的栅极连接线gl。其中，更具体的，可先去除栅极连接线gl的对应栅极断开层13位置的导电材料部分，然后在该部分设置所述栅极断开层13。
57.其中，前述的每条字线wl沿行方向延伸经过对应的一行存储单元11、每条位线沿列方向延伸经过对应的一列存储单元、每条第一地线vss1沿列方向延伸经过对应的一列存储单元11以及每条第二地线vss2沿列方向延伸经过对应的一列存储单元11，主要为了方便通过如图4以及图5所示的开设导电通孔的方式实现与存储单元11的电连接。
58.显然，如前所述的，在其他实施例中，所述m条字线wl也可设置于任意的位置，只是当某一行的某些存储单元11的栅极g需要与字线wl连接时，则通过导线、柔性电路板等电连接件与该行存储单元11对应的字线wl连接即可。在其他实施例中，所述n条位线bl也可设置于任意位置，每条位线可进一步通过导线、柔性电路板等电连接件与对应列的存储单元11的漏极d连接。所述只读存储器阵列结构也可不包括所述n第一地线vss1以及n条第二地线vss2。每一存储单元11的源极可直接通过导线、柔性电路板等电连接件与地连接，而当某些存储单元11的栅极g需要接地时，则通过导线、柔性电路板等电连接件直接与地连接即可。即，在其他实施例中，每一存储单元11的栅极g、漏极d以及源极s可不通过开设导电通孔的方式实现与对应的字线wl或地、位线bl以及地连接，而可通过导线、柔性电路板等电连接件实现连接。
59.请一并参阅图6，为本技术一实施例中只读存储器阵列结构1的示意出存储单元11结构的俯视示意图。其中，图6中以3*3矩阵结构为例进行示例。
60.如图6所示，排列在同一列的存储单元11的源极s和漏极d交错设置，即，同一存储单元11的源极s和漏极d分别设置于所述基材层111的在预设方向上的相对两侧，且在该预设方向上的投影不重合，也即，同一存储单元11的源极s和漏极d在所述基材层111的对应所述存储单元11的区域内呈对角线分布。其中所述预设方向为行方向。
61.如图6所示，相邻两个存储单元11的源极s共用，和/或相邻两个存储单元11的漏极d共用。具体的，如图6所示，当某一存储单元11并非为位于第一行或最后一行的存储单元11时，所述存储单元11位于两个存储单元11之间，所述存储单元11的源极s与相邻的一存储单元11的源极s共用，所述存储单元11的漏极d与另一侧相邻的另一存储单元11的漏极d共用。如图6所示，位于第一行的存储单元11的漏极d为独立漏极，而仅源极s与相邻的第二行的存储单元11的源极s共用，而位于最后一行的存储单元11的源极s为独立源极，而仅漏极d与相
邻的第二行的存储单元11的漏极d共用。
62.即，本技术中，相邻两个存储单元11的源极s共用，和/或相邻两个存储单元11的漏极d共用，也指的是：每个存储单元11的源极s一侧有相邻的存储单元11时，则与该相邻的存储单元11的源极s共用，每个存储单元11的漏极d一侧有相邻的存储单元11时，则与该相邻的存储单元11的漏极d共用。
63.从而，本技术中，通过相邻两个存储单元11的源极s共用，和/或相邻两个存储单元11的漏极d共用，能够有效减小所述只读存储器阵列结构1的尺寸。
64.从而，本技术的只读存储器阵列结构1，在实现根据需要存储数据“0”或“1”的同时，能够有效减少字线wl连接的存储单元11的数量，减少字线wl的负载，提高只读存储器阵列结构1的整体性能。且由于相邻两个存储单元11的源极s共用，和/或相邻两个存储单元11的漏极d共用，能够有效减小所述只读存储器阵列结构1的尺寸。
65.请参阅图7，为本技术一实施例中的芯片100的结构框图。所述芯片100包括前述的只读存储器阵列结构1。
66.其中，所述芯片100可为处理器芯片、存储器芯片、显卡芯片等等任何包括只读存储器件的芯片。
67.请参阅图8，为本技术一实施例中的电子设备200的结构框图。所述电子设备200包括所述芯片100。
68.其中，所述电子设备200可为手机、平板电脑、个人电脑、服务器、无线网络设备、车载设备等等包括该具有只读存储器件的芯片100的电子设备200。
69.请参阅图9，为本技术一实施例中的编码方法的流程图。其中，所述编码方法可用于编码生成只读存储器阵列结构的存储数据。所述编码方法包括如下步骤：
70.确定所述只读存储器阵列结构的每个存储单元需存储的数据(s901)。
71.根据每一存储单元存储的数据为“0”还是“1”，控制将每一存储单元的栅极与对应的字线连接或者接地(s903)。
72.其中，所述只读存储器阵列结构包括m*n列的存储单元，m以及n为大于或等于1的自然数，所述步骤s901可包括：根据所述只读存储器阵列结构待存储的特定内容对应的多位数据，再根据每行每列的存储单元在所述多位数据的位置确定每个存储单元需存储的数据为“1”还是“0”。其中，所述多位数据可为一个或多个字节，每个字节包括8位(bit)数据，或者，所述多位数据也可以为包括任意数量位的数据串，例如，还可为4位数据，9位数据。
73.在一些实施例中，所述只读存储器阵列结构还包括m条字线、n条位线、n条第一地线以及n条第二地线。其中，每一存储单元包括栅极、源极和漏极；每条字线沿行方向延伸经过对应的一行存储单元；每条位线沿列方向延伸经过对应的一列存储单元，并与对应列的存储单元的漏极连接；每条第一地线沿列方向延伸经过对应的一列存储单元，并与对应列的存储单元的源极连接；每条第二地线沿列方向延伸经过对应的一列存储单元。其中，所述步骤s903包括：当某一存储单元存储的数据为“0”时，所述存储单元的栅极与对应的字线连接，当某一存储单元存储的数据为“1”时，所述存储单元的栅极与对应的第二地线连接。
74.其中，所述“当某一存储单元存储的数据为“0”时，所述存储单元的栅极与对应的字线连接”可进一步包括：当某一存储单元存储的数据为“0”时，通过形成第一导电通孔而使得所述存储单元的栅极与对应的字线连接。所述“当某一存储单元存储的数据为“1”时，
所述存储单元的栅极与对应的第二地线连接”可进一步包括：当需要某一存储单元存储的数据为“1”时，通过形成的第二导电通孔而使得所述栅极与对应的第二地线连接。
75.其中，所述第一导电通孔和所述第二导电通孔可通过化学方法或者物理方法打孔形成，例如通过激光打孔形成。
76.在一些实施例中，所述只读存储器阵列结构还包括n条字线连接条，每条字线连接条沿列方向延伸经过对应的一列存储单元，且所述n条字线连接条与所述n条第二地线平行且交替设置于同一层，其中，每一存储单元还包括栅极连接线，所述栅极连接线与所述存储单元的栅极连接，所述n条字线连接条与所述n条第二地线设置于所述存储单元的设置有栅极连接线的一侧，所述m条字线设置于所述n条字线连接条的背离所述存储单元的一侧。
77.其中，所述步骤“当某一存储单元存储的数据为“0”时，通过形成第一导电通孔而使得所述存储单元的栅极与对应的字线连接”还可具体包括：当某一存储单元存储的数据为“0”时，通过在对应的字线wl上开设第一导电子通孔以及在对应的字线连接条上与所述栅极连接线交叉的位置开设第二导电子通孔，所述第二导电子通孔与所述第一导电子通孔连接而构成所述第一导电通孔，而使得所述字线通过所述第一导电子通孔以及所述第二导电子通孔与所述栅极连接线连接，进而使得所述存储单元的栅极与对应的字线连接。
78.所述“当需要某一存储单元存储的数据为“1”时，通过形成的第二导电通孔而使得所述栅极与对应的第二地线连接”可具体包括：当某一存储单元存储的数据为“1”时，通过在对应的第二地线上的与所述栅极连接线交叉的位置开设所述第二导电通孔而使得所述第二地线与所述栅极连接线连接，进而使得所述存储单元的栅极与对应的第二地线连接。
79.从而，在所述只读存储器阵列结构1的生产制造过程中，可根据所述只读存储器阵列结构待存储的特定内容对应的多位数据以及每行每列的存储单元在所述多位数据的位置确定每个存储单元需存储的数据为“0”还是“1”，然后通过形成前述的第一导电通孔或第二导电通孔，而可实现存储单元的栅极与对应的字线连接，而实现存储数据“0”，或者将存储单元的栅极与对应的第二地线连接，而实现存储数据“1”。
80.其中，本技术的编码方法具体可用于制造生成前述的只读存储器阵列结构1，所述编码方法的内容与所述只读存储器阵列结构1的内容可相互参照，更具体的内容可参见前述的关于所述只读存储器阵列结构1的描述。
81.本技术实施例还提供一种计算机存储介质，其中，该计算机存储介质存储用于电子数据交换的计算机程序，该计算机程序使得计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤，上述计算机包括电子设备。
82.本技术实施例还提供一种计算机程序产品，上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，上述计算机程序可操作来使计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤。该计算机程序产品可以为一个软件安装包，上述计算机包括电子设备。
83.需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本技术并不受所描述的动作顺序的限制，因为依据本技术，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本技术所必须的。
84.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
85.在本技术所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。
86.上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
87.另外，在本技术各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
88.上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本技术各个实施例上述方法的全部或部分步骤。而前述的存储器包括：u盘、只读存储器(rom，read-only memory)、随机存取存储器(ram，random access memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
89.本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储器中，存储器可以包括：闪存盘、只读存储器(英文：read-only memory，简称：rom)、随机存取器(英文：random access memory，简称：ram)、磁盘或光盘等。
90.以上对本技术实施例进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想；同时，对于本领域的一般技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本技术的限制。

技术特征：

1.一种只读存储器阵列结构，其特征在于，包括：m*n个呈矩阵排列的存储单元，每一存储单元包括栅极、源极和漏极，其中，m以及n为大于或等于1的自然数；m条字线，与m行存储单元一一对应；n条位线，与n列存储单元一一对应，且每条位线与对应列的存储单元的漏极连接；其中，每一存储单元的源极接地；根据每一存储单元存储的数据为“0”还是“1”，每一存储单元的栅极与对应的字线连接或者接地。2.根据权利要求1所述的只读存储器阵列结构，其特征在于，每条字线沿行方向延伸经过对应的一行存储单元；每条位线沿列方向延伸经过对应的一列存储单元；所述只读存储器阵列结构还包括：n条第一地线，每条第一地线沿列方向延伸经过对应的一列存储单元，并与对应列的存储单元的源极连接而实现将每一存储单元的源极接地；n条第二地线，每条第二地线沿列方向延伸经过对应的一列存储单元，其中，根据每一存储单元存储的数据为“0”还是“1”，每一存储单元的栅极与对应的字线连接或者与对应的第二地线连接而接地。3.根据权利要求2所述的只读存储器阵列结构，其特征在于，当某一存储单元存储的数据为“0”时，所述存储单元的栅极与对应的字线连接，当某一存储单元存储的数据为“1”时，所述存储单元的栅极与对应的第二地线连接。4.根据权利要求3所述的只读存储器阵列结构，其特征在于，所述存储单元的栅极与对应的字线为通过形成的第一导电通孔实现连接，所述存储单元的栅极与对应的第二地线为通过形成的第二导电通孔实现连接。5.根据权利要求4所述的只读存储器阵列结构，其特征在于，所述只读存储器阵列结构还包括n条字线连接条，每条字线连接条也沿行方向延伸经过对应的一列存储单元，且所述n条字线连接条与所述n条第二地线平行且交替设置于同一层，其中，每一存储单元还包括栅极连接线，所述栅极连接线与所述存储单元的栅极连接，所述n条字线连接条与所述n条第二地线设置于所述存储单元的设置有栅极连接线的一侧，所述m条字线设置于所述n条字线连接条的背离所述存储单元的一侧；其中，当某一存储单元存储的数据为“0”时，通过在对应的字线上开设第一导电子通孔以及在对应的字线连接条上与所述栅极连接线交叉的位置开设第二导电子通孔，所述第二导电子通孔与所述第一导电子通孔连接而构成所述第一导电通孔，而使得所述字线通过所述第一导电子通孔以及所述第二导电子通孔与所述栅极连接线连接，进而使得所述存储单元的栅极与对应的字线连接；当某一存储单元存储的数据为“1”时，通过在对应的第二地线上的与所述栅极连接线交叉的位置开设所述第二导电通孔而使得所述第二地线与所述栅极连接线连接，进而使得所述存储单元的栅极与对应的第二地线连接。6.根据权利要求5所述的只读存储器阵列结构，其特征在于，每条字线、每条第二地线以及每条字线连接条均为包裹有绝缘材料的导电线，所述栅极连接线为裸露的导电线，当所述字线开设有所述第一导电子通孔时，所述字线可通过所述第一导电子通孔进行电连接，当所述字线连接条上开设第二导电子通孔时，所述字线连接条可通过所述第二导电子
通孔进行电连接，当所述第二地线上开设所述第二导电通孔时，所述第二地线可通过所述第二导电通孔进行电连接。7.根据权利要求5所述的只读存储器阵列结构，所述栅极连接线沿行方向延伸，所述只读存储器阵列结构还包括沿列方向延伸的栅极断开层，用于将不同存储单元的栅极连接线进行分隔。8.根据权利要求1-7任一项所述的只读存储器阵列结构，其特征在于，其特征在于，位于同一列的存储单元中，相邻两个存储单元的源极共用，和/或相邻两个存储单元的漏极共用。9.一种芯片，其特征在于，所述芯片包括如权利要求1-8任一项所述的只读存储器阵列结构。10.一种电子设备，其特征在于，所述电子设备包括如权利要求9所述的芯片。11.一种编码方法，其特征在于，包括：确定每个存储单元需存储的数据；根据每一存储单元存储的数据为“0”还是“1”，控制将每一存储单元的栅极与对应的字线连接或者接地。

技术总结

本申请提供了一种只读存储器阵列结构，包括m*n个呈矩阵排列的存储单元、m条字线及n条位线，其中，m以及n为大于或等于1的自然数。每一存储单元包括栅极、源极和漏极；所述m条字线与m行存储单元一一对应；所述n条位线与n列存储单元一一对应，且每条位线与对应列的存储单元的漏极连接；其中，每一存储单元的源极接地；根据每一存储单元存储的数据为“0”还是“1”，每一存储单元的栅极与对应的字线连接或者接地。本申请还提供一种芯片以及包括所述芯片的电子设备。本申请还提供一种编码方法。本申请可以可有效减小字线的负载，提高存储性能。提高存储性能。提高存储性能。