Buck设计注意事项
拓扑结构
如上图所示，此为同步Buck拓扑电路架构，若将其圈中MOS管改为二极管，此电路架构变为非同步Buc k拓扑。图中箭头即为电流方向。
故选型定的Buck DC/DC，首先需要从规格书确认是否为同步buck，非同步Buck dcdc 需要在电路中新增如图圈中二极管，不然此部分电路工作异常，电感SW波形异常，DCDC 温度同样也会特别高。 如下图所示非同步Buck DC/DC规格书（普通仅仅Buck DCDC大部分都是同步类型，在PMIC上BUCK可能会出现非同步DCDC，下图以RT6914为例，RT6914为TCON板上PMIC）
如上图所示Vi/o所示这一路DCDC并没有体现Sync，故此路需要重点确认是否为同步DCDC，稍不留意可能出错。非同步DCDC电路如下图所示
如图中圈中电路中D2 二极管需要上件
本文下部分将Buck电路的设计经验如下分享：肖秀丹
Buck输入电压与输出电压公式
Vout=Vin*D （D为占空比）
有部分DCDC最大支持100%占空比，那此类DCDC输入与输出压差很少。如SC8102
另外部分DCDC并不支持此类最大100%占空比，如MP2329，需要从规格书给出datasheet 中推导出最大压差
由图中可知道Fs典型值为700K 周期约等于1429ns静电纺丝纳米纤维膜
最小输出电压为Vin*50/1429=3.5%Vin
最大输出电压为Vin*(1429-200)/1429=86%Vin
输入输出最少保持压差为14%Vin
以上计算为理论值，实际情况会考虑偏差及其效率，可能会更低一些。实验室流化床
除以上公式还需要详细参考其规格书，如MPS2491C规格书中有部分额外说明
在输入输出电压临近的时候，可以通过降低开关频率，把占空比提升上去，如上图可以将占空比提升到98%
2.怎么设置EN电压
EN为dcdc使能引脚，通过控制该引脚电平开关，可以达到控制DCDC输出电压时序，但如果正常工作时候ENpin电压设置不对，可能会导致关机掉电波形异常。如下图所示
接可以通过修改分压参数，保证en上升和下降值Vin都能大于Vout
例如VIN 15V,Vout 12V
设置EN分压电阻为100k 10K, EN 1.25V时Vin 13.7V ；EN 1.1V时Vin 12.1V 。确保触发EN保护后，VIN>VOUT 。按如上参数设置，掉电时候，Vout没有出现该掉电锯齿波
很多芯片关键核电压大部分都需要使用远程反馈，弥补因为长走线带来的压降损失，例如DC-DC 输出电压 1.15V，供电给主芯片时，因为走线长，电流大（这部分电流一般都很大），不可避免的电源走线上存在压降，有可能主芯片接收到的电压变成了1.05V。为了解决这个问题，需要把DC-DC 的FB 反馈点从靠近DC-DC 改成靠近主芯片供电端，这样可以有效避免走线压降问题！
但使用上述远程反馈后不可避免引入稳定性问题，layout不太理想情况下，都可能引入问题。如下图DCDC的SW波形异常，造成DCDC芯片，电感温度都会超标。
如上图所示，SW的波形部分频率特别高，最高时候达到1.16MHz（远远大于该DCDC 芯片正常开关频率，该DCDC的正常SW频率为700K），这种情况DCDC工作异常，而将远端反馈改为近端反馈，该SW波形正常，但该网络到主芯片电压偏低，影响主芯片工作特性。
PCB 远程反馈路径上寄生的电感与负载端的电容结合在一起将使高频信号的相移增加，这种反馈回路上的额外相移可以造成转换器的不稳定。为了避免此问题，一个放置在近处的高频反馈元件 CD14加入电路，但仅仅CD14加入电路，主芯片工作在轻载状态下DCDC 工作异常，此前电路在轻载同样工作异常，但主芯片工作在重载情况下DCDC 工作还是异常。后面从相关规格书加入外置斜波补偿RD36，但加入RD36后会使反馈上拉电阻变少，故需要调整RD11。 此外通过查询相关资料有另外一种方法，但这种方法没有试过，但也将其分享下
为了减小负载侧因为寄生电感而导致的振铃信号，可在负载侧添加 RC 抑制电路对其进行平抑。为了确定 RC 抑制电路的值，需要对振铃信号的频率进行测量，由此可以推算出寄生电感的值：()load
ring parasitic C f L **212
π=，我们由此得到的 LPARASITIC 是 30nH 。 由此可以算出 RC 平滑电路的阻容参数 ：
Ω=≈=55m 1030n parasitic
F
H C L R LOAD DAMP μ F F R C L C DAMP LOAD PARASITIC DAMP μμππ6255m 10*nH 302*2=Ω
≈=
实际上，只要在负载侧增加一只和计算所得的电容值和电全自动探针台
阻值具有相当的电容量和ESR 的电解电容或聚合物电容即可
将PCB 布局所导致的振铃信号抑制掉。左图所示的快速阶跃
负载测试结果就是在使用了远程检测和抑制网络以后得到的。
为避免走线干扰，反馈走线条件允许下尽可能走线包地
实用提示汇总
检查输出电容
在很多DC/DC 转换器中，输出电容都在环路稳定性上扮演着很重要的角。当使用MLCC 电容时，你总是应该考虑到直流偏置和交流纹波对电容量的影响。当电容量改变以后，必须对环路稳定性进行复查。
铁硅铝能够影响MLCC 电容量的重要参数有两个：
1. 电容上所承受的直流电压：较高的直流电压使电容量减小。
2. 电容上所承受的交流电压：较低的交流电压使电容量减小。
从中可以看到，电容器GRM21BR60J226ME39L 在3.3Vdc 偏置下的容量只有11.4µF，它在很低交流纹波（~20mV）下的容量又会再下降30%。
足够快的负载阶跃速度
确保负载发生跳变的速度要足够快，以便在足够宽的频带内对环路造成冲击，负载阶跃的上升时间应
该远小于1/fC。负载跳变的幅度对于转换器问题的检查不是很重要，但最好是使用比较小的幅度（例如为最大负载电流的20%~30%），而且要在整个负载范围内通过改变负载基数进行测试，这样就可以在全负载范围内对转换器的表现进行检查。
确保稳定的电源供应
当负载阶跃响应波形上出现振铃信号时，需要通过检查分辨该信号是由于转换器自身或是电源供应的振铃信号引起的。当要进行快速负载阶跃测试时，确保在转换器输入端去藕电容上并联一只电解电容。
选取正确的电感量
选用太大或太小的电感都会引发问题。在低占空比应用中，电感电流纹波应该基于IC 额定电流的一定比例进行取值。在高占空比应用中，应该考虑到IC 内部斜坡补偿信号的斜率来选择电感电流的下降斜率。IC 规格书中根据不同输出电压VOUT 推荐的电感量应该被当作
