熔丝型存储器内容的保护的制作方法

阅读：评论：0

熔丝型存储器内容的保护
1.相关申请的交叉引用
2.本技术要求于2021年3月18日提交的法国专利申请no.21/02717的优先权，该申请在此通过引入的方式全部并入本文以作为参考。
技术领域
3.本公开大体上涉及电子电路，并且在特定实施例中，涉及具有熔丝型非易失性存储器的集成电路以及测试该集成电路。

背景技术：

4.集成电路用于具有各种应用的电子器件的设计中。不管是在生产中还是在产品的寿命期间，集成电路都被针对制造缺陷进行测试。通常，测试需要访问集成电路并且经由集成电路的专用端口使用称为联合测试动作组(jtag)的标准化协议。
5.jtag接口当前用于测试存储器，特别是非易失性存储器。其可以在生产和产品寿命期间被使用，特别是在维护操作期间被使用，以标识源自制造的可能缺陷。然后通常将集成电路返回给制造商。
6.特别地，客户可能希望将产品退回给制造商以重新测试制造缺陷。客户未将这些测试作为日常维护操作的一部分而运行。客户看到问题，怀疑它可能是制造缺陷并且退回产品，以便制造商可以重新运行扫描测试以分析缺陷。
7.测试过程和对包含在集成电路的存储器中的信息的访问能够在这些存储器包含假定对制造商隐藏的信息的应用中引起问题。这可能涉及在由电路的最终用户或由制造商与该用户之间的中间实体执行的定制阶段期间被存储在电路中的认证或密码密钥(更一般地，在电路寿命期间使用的密码，代码或密钥)、软件代码或专有协议。这些元素形成对制造商隐藏的信息(秘密)，其通常不应当被通信到集成电路制造商。
8.在电路的非易失性存储器是可擦除或可重新编程类型(闪存或eprom)的情况下，可以在返回用于缺陷分析之前擦除包含“秘密”的存储器区域。然而，当非易失性存储器是熔丝类型时，其编程是不可逆的，因此在执行电路组件的操作的测试期间留下经由其jtag接口对电路的访问是有问题的。

技术实现要素：

9.需要改进测试具有包含不可逆可编程非易失性存储器的集成电路的装置的方法的安全性和效率。本公开的实施例克服了具有集成电路的已知装置的全部或部分缺点。
10.一个实施例提供了一种方法，其中通过有限状态机对存储器的表示到第一状态的转变数目的第一熔丝字和存储器的表示到第二状态的转变数目的第二熔丝字的值的验证，集成电路的状态在允许由处理器对熔丝型非易失性存储器的第一区域的读取访问的第一状态与禁止由处理器对存储器的读取访问的第二状态之间被调节。
11.一个实施例提供了一种集成电路，该集成电路包括有限状态机，该有限状态机在
第一状态与第二状态之间调节集成电路的状态，以验证存储器的第一熔丝字(表示到第一状态的转变的数目)和存储器的第二熔丝字(表示到第二状态的转变的数目)的值，第一状态允许由处理器对熔丝型非易失性存储器的第一区域的读取访问，第二状态禁止由处理器对存储器的读取访问。
12.根据一个实施例，验证由比较第一和第二字的相应值以及检查第一字的最大有效位的值组成。
13.根据一个实施例，如果第二字的值低于第一字的值、或者如果第一字的最大有效位被熔断(blown)，则电路处于第一状态。
14.根据实施例，在集成电路的每次复位时执行验证。
15.根据实施例，在第一状态中，禁止集成电路的扫描测试。
16.根据实施例，在第二状态中，除了熔丝型非易失性存储器之外，针对集成电路启用扫描测试。
17.根据一个实施例：在集成电路到所述第一状态的每次转变之前递增由存储器的第一字定义的第一计数器；在集成电路到第二状态的每次转变之前递增由存储器的第二字定义的第二计数器。
18.根据一个实施例，第二计数器的递增专门由状态机引起。
19.根据一个实施例，处理器可访问第一计数器的递增。
20.根据一个实施例，当且仅当从复位脱离(emerge)的值对应于存储在熔丝型非易失性存储器的第一区域中的代码时，才执行电路从第一状态到第二状态的转变，所述值在电路处于复位时从电路外部进入寄存器中，所述代码仅可由有限状态机读取。
21.根据一个实施例，当集成电路从复位脱离时处于第一状态时，寄存器中的任何值的引入递增由存储器的第三字定义的第三计数器，只要该第三字的最大有效位不同于1。
22.根据一个实施例，在从复位脱离之后，如果第三计数器的值大于第二计数器的值，第一熔丝字的最高有效熔丝位处于编程状态，或者第三熔丝字的最高有效熔丝位处于编程状态，则电路处于第二状态。
23.根据一个实施例，如果第一计数器的值小于或等于第二计数器的值，并且第三和第一熔丝字的最高有效位处于非编程状态，则电路处于第一状态。
附图说明
24.为了更完整地理解本公开及其优点，现在结合附图参考以下描述，其中：
25.图1是集成电路器件的实施例的示意图；
26.图2是集成电路的实施例的示意图；
27.图3是用于保护熔丝型存储器的内容的实施例方法的流程图；以及
28.图4是用于转变到集成电路的扫描测试可用模式的实施例方法的流程图。
具体实施方式
29.本公开提供了许多可应用的发明概念，这些概念可以在各种各样的特定上下文中实现。具体实施例仅仅是对特定配置的说明，并不限制所要求保护的实施例的范围。除非另有说明，来自不同实施例的特征可以组合以形成另外的实施例。
30.对其中一个实施例所描述的变化或修改也可应用于其它实施例。此外，应当理解，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可以进行各种改变，替换和变更。
31.在各个附图中，相同的特征由相同的附图标记表示。特别地，在各个实施例中共同的结构或功能特征可以具有相同的附图标记，并且可以具有相同的结构，尺寸和材料特性。
32.为了清楚起见，仅示出和详细描述了对理解本文所述的实施例有用的步骤和元件。
33.除非另有说明，当提及连接在一起的两个元件时，这表示除了导体之外没有任何中间元件的直接连接，并且当提及耦合在一起的两个元件时，这表示这两个元件可以被连接或者它们可以经由一个或多个其它元件被耦合。
34.在以下公开中，除非另有说明，当提及绝对位置限定词时，例如术语“前”，“后”，“顶”，“底”，“左”，“右”等，或提及相对位置限定词时，例如术语“上方”，“下方”，“上部”，“下部”等，或提及取向限定词时，例如“水平”，“竖直”等，是指图中所示的取向。
35.除非另有说明，否则表述“约”，“大约”，“基本上”和“以
…
量级”表示在10％以内，优选在5％以内。
36.图1以方框的形式示意性地示出了包括集成电路102的电子设备100的实施例，所述实施例应用于该类型的集成电路102作为示例。
37.电子设备例如是诸如微电路卡，计算机硬件，微处理器电路等的电子板。
38.在由本公开所针对的应用中，集成电路102包括熔丝型不可重写非易失性存储器(fuse nv mem)110。默认地，在制造输出处，存储器110的所有熔丝型位处于相同状态，任意地为0。根据熔丝位的原生状态，此状态对应于限定所述位的存储元件的非导通或“关断”状态。在电子设备100的定制期间，在最终用户获取它之前，通过将(存储器字的)存储器的某些位的状态切换到(通过熔断)相反状态1，例如对应于相应存储元件的导通或“接通”状态，将数据存储在非易失性存储器110上。
39.存储器位的相应非导通和导通状态的“0”或“1”指定是任意的，并且根据应用可以采用另一种惯例，例如，相反：0用于导通，1用于非导通。
40.在存储在存储器110中的数据中，一些在保密性方面不具有特定的灵敏度，而另一些被认为是一旦它们被引入电路中就不能从电路中出来的保密数据。集成电路102还包括处理器(cpu)112，其可以经由包装器(wrapper)106访问存储器110。集成电路102还包括jtag(联合测试动作组)访问端口104，其使得用户能够将jtag型接口(未示出)连接到电路以请求执行系统的测试。这些测试例如是检测可能的短路的电路连续性测试或电路逻辑功能的测试。扫描测试可在原型的设计上，在制造期间，或当装置100返回给制造商以进行缺陷分析时执行。
41.然而，应该不能够经由测试接口访问“秘密”(即，机密数据)。为此，在制造或定制电路的(结束)步骤处，在将来自制造商的秘密信息引入电路之前，电路被“封闭”，这对应于不可能执行扫描测试的状态。
42.然而，一旦电路处于使用中就禁止对其进行任何测试也禁止制造商分析可能源自制造的缺陷。
43.所描述的实施例提供了一种新的机制，用于在测试期间授权对集成电路的访问，
而不会不利地影响数据的安全性。
44.为此，提供了“开封(open)”电路的可能性，即允许jtag访问端口104启动扫描测试，同时保护对“秘密”的访问。
45.因此，特别是从jtag端口104的观点来看，提供了具有“封闭”状态的电路，其中扫描测试被阻塞。此外，包装器(wrapper)106允许处理器112访问存储器110，包括其受保护部分(202，图2)，该受保护部分包含允许扫描测试的“秘密”和“开封”状态。此外，包装器106禁止通过处理器112甚至经由扫描对存储器110的受保护部分202的任何访问。
46.为此，所描述的实施例提供有限状态机(fsm)108的存在，以控制从电路的“封闭”状态到“开封”状态的转变。此外，包含在电路102中的包装器106确保在能够经由jtag接口输入的数据与存储在不可重写非易失性存储器110中的数据之间的兼容性。包装器106包含有限状态机108，并且耦合到访问端口104和非易失性存储器110。在该实施例中，jtag访问端口104不能够耦合到处理器112，并且特别地，处理器112和有限状态机108的相应操作彼此独立。
47.图2以比图1更详细的方框形式示意性地示出了所述实施例应用于其上的集成电路类型的实施例作为示例。
48.根据所述实施例，提供熔丝型非易失性存储器110以包括或分解成多个不同的存储器区域。
49.包含受保护数据的第一区域(受保护)202包含所有数据(程序或实际数据)，当电路处于封闭状态时，对其的访问应当被保留为为在安全模式或环境中的操作。数据由电路的最终用户或由制造商和该用户之间的中间实体存储。该数据可以是认证或密钥，软件代码或专有协议等。在数据中，代码或密码包含在专用存储器字204中。这个或这些代码特别用于调节电路的重新开封。
50.代码204仅可由包装器106读取，更具体地，仅可由状态机108读取。代码204可以由制造商在生产电路102时存储在区域202中，但是优选地在定制阶段期间被选择和存储。代码204对应于一经编程(或锁定)就只能由有限状态机108访问的熔丝型秘密密码。
51.在电路的每次引导时，状态机108确定芯片是否处于“开封”状态还是“封闭”状态。如果芯片处于“封闭”状态，并且如果在芯片从复位脱离之前内容已经进入包装器106的寄存器206，则有限状态机将代码204与该内容进行比较。在芯片复位期间，jtag端口104起作用，并且内容可以被输入然后被存储到寄存器206中。
52.可经由jtag端口104访问的寄存器206通常是经由jtag部分写入并且从状态机108读取的移位寄存器(易失性移位)。写入寄存器通常经由数据输入tdi通过由源自jtag接口的信号tck的排序来执行。在经由端口104输入的数据与包含在代码204中的数据之间的比较的功能109也形成有限状态机的一部分。
53.经由jtag接口将电路的开封调节为输入对应于在定制期间存储的代码204的数据，并且电路的封闭参与保存用户不希望制造商可访问的数据。代码204只可以由有限状态机108读取和处理，而不能由处理器112读取和处理。
54.实际上，在产品的寿命期间(在定制之后)很少需要经由jtag接口进行测试。最经常地，这沿着产品寿命仅发生一次或两次(至多约十次)。利用这种有限的需要来限制电路开封的可能的尝试数目。限制开封的可能的尝试数目避免了经由jtag接口的多个代码尝试
的黑客攻击的风险。
55.为此，在存储器110中提供了包含存储器字208(word1)、210(word2)和212(word3)的第二区域，存储器字208、210(word2)和212(word3)具有链接到电路的开封和封闭的特定功能。更具体地，当芯片处于复位时，每个字208、210、212分别形成对封闭数目、开封数目和经由端口104的数据输入数目的计数器。最初，字208、210和212的所有熔丝类型位处于相同状态，任意为0。字210仅可以由有限状态机(而不是单元112)熔断。
56.字208、210和212的长度在一个字与另一个字之间可以相同或不同。根据该字，该长度调节经由jtag接口的封闭、开封和密码输入尝试的数目。优选地，每个字208、210、212包括至少8位，优选地32位。由于字208到212的位是不可逆可编程位，因此对应的计数器不对能够达到位数的2的幂的数进行计数，而是对能够至多达到位数的数进行计数。
57.为简化起见，下文将参考每一操作熔断熔丝字208、210、212的一个位。然而，应注意的是实际上，出于可靠性原因，将优选在每个编程处对同一字的多个位(例如，四个位)的每一组熔断所述位。这使得能够可靠地考虑由相应计数器提供的计数。在读取模式中，则认为组的单个位处于状态1足以考虑值的变化。因此，以32位字为例，相应的计数器可以取8个值。
58.每次，在封闭电路的引导期间，如果在芯片从复位脱离之前已经将数据存储到寄存器206中，则有限状态机108熔断由字212示出的计数器的位(或位组)。这使用了密码猜测机会之一。一旦字212的所有位都处于状态1，电路102就被箝位在“封闭”状态。例如，在字212由8位(或由4位的组编程的32位)形成的情况下，在经由jtag接口输入密码8次尝试之后，电路被箝位。
59.在接口中的输入数据对应于(例如，相同或由功能109执行的逻辑组合链接)代码204的情况下，这意味着拥有电路的实体具有“开封”电路的正确密码。如果芯片没有被箝位到“封闭”状态，则有限状态机108随后熔断字210的位，从而“重新开封”芯片。这“消耗(use up)”可用的电路-开封机会之一。
60.然后可以对除了熔丝型非易失性存储器110之外的电路进行扫描测试。通过熔断由字208示出的计数器的位(或位组)，“开封”芯片可以在任何时间被“封闭”。此操作可由处理器112或附接到jtag端口104的调试器执行。
61.电路的封闭涉及熔断字208的一位，因此消耗电路封闭的机会之一。如果字208的所有位被熔断，则电路被钳位到封闭状态并且不再能被重新开封。
62.在简化的实施例中，只提供计数器208和210。实际上，计数器212仅防止非常困难的蛮力密码猜测攻击。如果密码204短，则这是有用的。
63.虽然这并不直接与在测试执行期间对存储器110的内容的保护相关联，但是由状态机108而不是由处理器112重新开封的实现所带来的优点是，即使在处理器112本身中存在制造缺陷，用于扫描测试的重新开封也将起作用。现在，处理器112占据了电路102的相当大的表面积，特别是与状态机108的大部分相比，并且其中存在导致电路故障的缺陷的概率是不可忽略的。
64.图3是图示保护熔丝型存储器的内容的方法的实现模式的决策树。
65.更具体地，图3是表示电路102分别在开封状态和封闭状态中所经受的状态的决策树。
66.在电路102的引导结束或复位结束(框301，复位)时，有限状态机108验证电路102的状态(开封或闭合)。状态由第一字212、第二字210和第三字208的相应值确定。
67.优选地，通过确定处于状态1的最高有效位的等级来执行对由字208、210和212表示的相应计数的验证。在图3的示例中，假设所有计数器在相同数目的位上。
68.因此，在所示示例中，有限状态机108通过验证(框303，word1》word2？)第一字208的值是否大于第二字210的值来开始。如果是(框303的输出y)，则这意味着对字208、210和212的最后操作是电路102的封闭，并且电路102的状态因此保持在封闭状态(框309，封闭)。如果不是(框303的输出n)，换言之，如果第一字208的值小于或等于第二字210的值，则有限状态机108验证(框305，word1[msb]＝1？)第一字210的最高有效位(msb)是否在状态1。如果是(框305的输出y)，则达到电路封闭的最大数目，并且电路102处于封闭状态(框309，封闭)。否则(框305的输出n)，有限状态机108可选地验证(框306，word3[msb]＝1？)第三字212的最高有效位(msb)是否处于状态1。如果是(框307的输出y)，这意味着已经达到了引入密码的最大尝试数目，并且然后电路保持在封闭状态309。否则(框307的输出n)，或者步骤305如果步骤307被省略，则电路102的状态是开封状态(框311，开封)，并且测试接口可以经由移位寄存器发送执行电路的扫描测试所需的指令。
[0069]
换句话说，为了使电路102的状态为开封状态311，字208和212的最高有效位应当具有值0，并且第二字210的值应当小于或等于第一字208的值。
[0070]
图3的步骤303、305和307的顺序并不重要。实际上，这些步骤可以由状态机108彼此并行或独立地执行，因为这些步骤中的单个步骤足以为处于封闭状态的电路提供真实结果。
[0071]
图4是示出集成电路转变到测试模式的实现模式的步骤的流程图。
[0072]
更具体地，图4是示出从封闭状态309(图3)到复位301的转变的实现模式的操作的流程图。
[0073]
当电路102处于复位时，如果有限状态机在由图3所示的验证结束时指示电路处于封闭状态(框309，封闭)，则有限状态机108执行验证(框403，psw in jtag并且word1[msb]/＝1并且word3[msb]/＝1)。寄存器206的内容以验证在复位时是否已经经由jtag接口输入了密码，验证以及第一字和第二字的值以检查它们中没有一个字具有其最大有效位处于状态1(即，熔断)。
[0074]
如果没有输入密码(框403的输出n)，则测试请求验证过程停止(框411，运行到301)，并且一旦在框301中复位，电路将保持在封闭状态。
[0075]
如果已经输入了密码(框403的输出y)，则在第三字212存在的实施例中，有限状态机108将字212的处于状态0的最低位的位的状态熔断为状态1。该动作递增(框405，word3＝word3+1)尝试数目的计数器。
[0076]
在步骤403之后，并且当步骤405适用时，由包装器106读取内部数据204。在步骤407，包装器106验证(框405，psw on jtag＝psw in 204)寄存器206中存在的数据与代码204之间的对应性(例如，相等性)。
[0077]
如果寄存器206与代码204的数据不匹配(框407的输出n)，则验证过程停止(框411)，并且优选地通过实现图3的步骤，电路将保持封闭。
[0078]
在寄存器206与代码204的数据匹配(块407的输出y)的情况下，有限状态机108将
处于状态0的最低阶的第二字210的位熔断(块409，word2＝word2+1)到状态1以开封电路。然后，验证过程结束(框411)，并且在下一复位301处发现电路开封。
[0079]
最初(在制造输出处)，熔丝型存储器110的所有位(至少区域202的位以及字208、210和212的位)优选地处于状态0。因此，该电路处于开封状态，由于没有“秘密”被引入区域202，所以该状态不受干扰。
[0080]
相对于存储在区域202中的数据的安全性，从开封模式到封闭模式的转变安全性相关的问题。该转变可以由处理器112触发。
[0081]
优选地，在定制要保持保护的数据之前触发初始转变，并且代码204已经存储在区域202中。例如，由处理器112执行的程序代码引起字208(word1)的最低有效位(lsb)的熔断，这将在下一次重启时将电路置于封闭状态。
[0082]
根据替代实施例，附接到电路的调试器可以将仍处于状态0的最低阶字208的位熔断以封闭芯片。
[0083]
根据替代实施例，到封闭状态的第一切换可以一次熔断字208中的所有位(例如，设置word1＝7)。为了重新开封芯片，随后将需要输入密码若干次(例如，7次)，并且到开封状态的转变将仅在最后(例如，第7)条目上成功(当字210的值达到7时)。这样，从封闭到开封的转变只可以发生一次。
[0084]
根据另一可选实施例，对字208的最大有效位执行的检查(达到的最大封闭数目)可以由对字210的最大有效位执行的检查(达到的最大开封数目)代替。
[0085]
所述实施例的优点在于，只有有限状态机108可以读取代码204。中央处理器104不能。因此，对提取204的攻击的表面积减小。换句话说，重新开封只能由有限状态机108完成，并且不涉及中央处理器。因此，减小了重新开封芯片的欺诈攻击的表面积。
[0086]
所描述的实施例的另一优点在于，由独立于处理器的有限状态机来执行重新开封，从而能够检测可能存在于处理器中的一个或多个缺陷。
[0087]
所述实施例的另一个优点是有限状态机的实现需要能够以稳健方式实现的简单组合逻辑。
[0088]
已经描述了各种实施例和变型。本领域技术人员将理解，这些各种实施例和变型的某些特征可以组合，并且本领域技术人员将想到其它变型。
[0089]
最后，基于以上给出的功能指示，所描述的实施例和变体的实际实现在本领域技术人员的能力范围内。特别地，代码204以及字208、210和212的大小可以从一个实施例到另一个实施例变化。
[0090]
尽管已经详细描述了本说明书，但是应当理解，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可以进行各种改变，替换和变更。在各个附图中，相同的元件用相同的附图标记表示。此外，本公开的范围不旨在限于本文描述的特定实施例，因为本领域的普通技术人员从本公开将容易理解，当前存在的或以后将开发的过程，机器，制造，物质组成，手段，方法或步骤可执行与本文描述的相应实施例基本相同的功能或实现与本文描述的相应实施例基本相同的结果。因此，所附权利要求书旨在将此类过程，机器，制造，物质组成，手段，方法或步骤包括在其范围内。
[0091]
因此，说明书和附图仅被认为是由所附权利要求限定的本公开的说明，并且被认为覆盖了落入本公开的范围内的任何和所有修改，变化，组合或等同物。

技术特征：

1.一种方法，包括：通过有限状态机验证集成电路的熔丝型非易失性存储器中的第一熔丝字的值和第二熔丝字的值，所述第一熔丝字表示到所述集成电路的第一状态的转变的数目，所述第二熔丝字表示到所述集成电路的第二状态的转变的数目；基于对所述第一熔丝字的值和所述第二熔丝字的值的所述验证，允许由处于所述第一状态的处理器对所述熔丝型非易失性存储器的第一区域的读取访问；以及基于对所述第一熔丝字的值和所述第二熔丝字的值的所述验证，禁止由处于所述第二状态的所述集成电路的所述处理器对所述熔丝型非易失性存储器的读取访问。2.根据权利要求1所述的方法，其中所述验证包括将所述第一熔丝字的值与所述第二熔丝字的值进行比较，并且所述验证基于所述第一熔丝字的最大有效位的值。3.根据权利要求2所述的方法，其中所述第一状态对应于所述集成电路的状态，其中：所述第二熔丝字的值小于所述第一熔丝字的值，或者所述第一熔丝字的最大有效位被熔断。4.根据权利要求1所述的方法，其中在所述集成电路的每次复位时执行所述验证，并且其中在所述第一状态中禁止所述集成电路的扫描测试。5.根据权利要求1所述的方法，其中针对除了处于所述第二状态的所述熔丝型非易失性存储器之外的所述集成电路，启用扫描测试。6.根据权利要求1所述的方法，其中仅响应于从复位脱离的值对应于存储在所述熔丝型非易失性存储器的所述第一区域中的代码，才执行从所述第一状态到所述第二状态的转变，所述值从所述集成电路处于复位的所述集成电路的外部进入寄存器中，所述代码仅能够由所述有限状态机读取。7.根据权利要求6所述的方法，其中所述集成电路到所述第一状态的每次转变之前是由所述第一熔丝字限定的第一计数器的递增，并且其中所述集成电路到所述第二状态的每次转变之前是由所述第二熔丝字限定的第二计数器的递增。8.根据权利要求7所述的方法，其中所述第二计数器的递增仅由所述有限状态机引起，并且其中所述第一计数器的递增能够由所述处理器访问。9.根据权利要求7所述的方法，其中当所述集成电路在从复位脱离时处于所述第一状态时，在寄存器中引入值使得由熔丝型非易失性存储器中的第三熔丝字限定的第三计数器递增，所述第三熔丝字的最大有效位不同于1。10.根据权利要求9所述的方法，其中在从所述复位脱离之后，所述集成电路基于以下项而处于所述第二状态：所述第三计数器的值大于所述第二计数器的值；所述第一熔丝字的最高有效熔丝位处于编程状态；或所述第三熔丝字的最高有效熔丝位处于编程状态。11.根据权利要求9所述的方法，其中所述集成电路基于以下项而处于所述第一状态：所述第一计数器的值小于或等于所述第二计数器的值；以及所述第三熔丝字和所述第一熔丝字的最高有效位处于非编程状态。12.一种集成电路，包括：熔丝型非易失性存储器；
处理器；以及有限状态机，其被配置为：验证所述熔丝型非易失性存储器中的第一熔丝字的值和第二熔丝字的值，所述第一熔丝字表示所述集成电路到第一状态的转变数目，所述第二熔丝字表示所述集成电路到第二状态的转变数目，基于验证所述第一熔丝字的值和所述第二熔丝字的值，允许由所述处理器在所述第一状态中对所述熔丝型非易失性存储器的第一区域进行读取访问，以及基于验证所述第一熔丝字的值和所述第二熔丝字的值，在所述集成电路的第二状态中禁止由所述处理器对所述熔丝型非易失性存储器的读取访问。13.根据权利要求12所述的集成电路，其中所述验证包含将所述第一熔丝字的值与所述第二熔丝字的值进行比较，并且所述验证基于所述第一熔丝字的最大有效位的值。14.根据权利要求13所述的集成电路，其中所述第一状态对应于所述集成电路的状态，其中：所述第二熔丝字的值小于所述第一熔丝字的值，或者所述第一熔丝字的最大有效位被熔断。15.根据权利要求12所述的集成电路，其中在所述集成电路的每次复位时执行所述验证，并且其中在所述第一状态中禁止所述集成电路的扫描测试。16.根据权利要求12所述的集成电路，其中针对除了处于所述第二状态的所述熔丝型非易失性存储器之外的所述集成电路，启用扫描测试。17.根据权利要求12所述的集成电路，其中仅响应于从复位脱离的值对应于存储在所述熔丝型非易失性存储器的所述第一区域中的代码，才执行从所述第一状态到所述第二状态的转变，所述值从所述集成电路处于复位的所述集成电路的外部进入寄存器中，所述代码仅能够由所述有限状态机读取。18.根据权利要求17所述的集成电路，其中所述集成电路到所述第一状态的每次转变之前是由所述第一熔丝字限定的第一计数器的递增，并且其中所述集成电路到所述第二状态的每次转变之前是由所述第二熔丝字界定的第二计数器的递增。19.根据权利要求18所述的集成电路，其中所述第二计数器的递增仅由所述有限状态机引起，并且其中所述第一计数器的递增能够由所述处理器访问。20.根据权利要求19所述的集成电路，其中当所述集成电路在从复位脱离时处于所述第一状态时，在寄存器中引入值使得由熔丝型非易失性存储器中的第三熔丝字限定的第三计数器递增，所述第三熔丝字的最大有效位不同于1。21.根据权利要求20所述的集成电路，其中，在从所述复位脱离之后，所述集成电路基于以下项处于所述第二状态：所述第三计数器的值大于所述第二计数器的值；所述第一熔丝字的最高有效熔丝位处于编程状态；或所述第三熔丝字的最高有效熔丝位处于编程状态。22.根据权利要求20所述的集成电路，其中所述集成电路基于以下项处于所述第一状态：所述第一计数器的值小于或等于所述第二计数器的值；
所述第三熔丝字和所述第一熔丝字的最高有效位处于非编程状态。23.一种包括集成电路的装置，所述集成电路包括：熔丝型非易失性存储器；处理器；以及有限状态机，其被配置为：验证所述熔丝型非易失性存储器中的第一熔丝字的值和第二熔丝字的值，所述第一熔丝字表示所述集成电路到第一状态的转变数目，所述第二熔丝字表示所述集成电路到第二状态的转变数目，基于验证所述第一熔丝字的值和所述第二熔丝字的值，允许由所述处理器在所述第一状态中对所述熔丝型非易失性存储器的第一区域进行读取访问，以及基于验证所述第一熔丝字的值和所述第二熔丝字的值，在所述集成电路的第二状态中禁止由所述处理器对所述熔丝型非易失性存储器的读取访问。24.根据权利要求23所述的装置，其中所述验证包括将所述第一熔丝字的值与所述第二熔丝字的值进行比较，并且所述验证基于所述第一熔丝字的最大有效位的值。25.根据权利要求24所述的装置，其中所述第一状态对应于所述集成电路的状态，其中：所述第二熔丝字的值小于所述第一熔丝字的值，或者所述第一熔丝字的最大有效位被熔断。

技术总结

本公开的实施例涉及熔丝型存储器内容的保护。本公开涉及一种方法，其中集成电路在允许处理器对熔丝型非易失性存储器的第一区域的读取访问的第一状态(例如，封闭)和禁止处理器对存储器的读取访问的第二状态(例如，开封)之间的状态由有限状态机调节为对存储器的第一熔丝字的值和存储器的第二熔丝字的值的验证，所述第一熔丝字表示到第一状态的转变的数目，所述第二熔丝字表示到第二状态的转变的数目。目。目。