一种存储芯片的测试方法、系统及存储介质与流程

阅读：评论：0

1.本发明涉及存储技术领域，特别涉及一种存储芯片的测试方法、系统及存储介质。

背景技术：

2.在存储芯片的制造过程中，由于工艺限制会出现残次品。为保证芯片出现的错误在使用时处于可控范围，芯片封装后还需要对芯片进行封装测试，将已制造完成的半导体元件进行结构及电气功能的确认，以保证半导体元件符合客户需求。
3.在芯片良率要求高的情况下，若是寄存器和随机存取存储器(random access memory，ram)的质量达不到标准，会给设备带来随机且不可控的影响。

技术实现要素：

4.本发明的目的在于提供一种存储芯片的测试方法、系统及存储介质，能够低成本且高效率地检测出缺陷芯片。
5.为解决上述技术问题，本发明是通过以下技术方案实现的：
6.本发明提供一种存储芯片的测试方法，至少包括：
7.提供一待测芯片，并在所述待测芯片上配置测试单元；
8.向所述待测芯片写入预设信息并读出，获得待校验存储数据；
9.通过所述测试单元处理所述待校验存储数据，获得触发数据，并累加部分所述触发数据，获取所述待测芯片的累和校验信息；
10.对多个所述累和校验信息进行聚类处理，获取多个所述累和校验信息的聚类中心数据，并根据所述聚类中心数据和所述待测芯片的地址数据，获得对照信息；以及
11.对比所述对照信息和所述累和校验信息，若所述对照信息和所述累和校验信息不一致，将所述待测芯片作为废片处理。
12.在本发明一实施例中，对所述待测芯片写入所述预设信息的步骤包括：
13.对所述待测芯片的寄存器和存储块写入奇数型预设信息并读出；以及
14.复位所述待测芯片，对所述寄存器和所述存储块写入偶数型预设信息并读出。
15.在本发明一实施例中，获取所述触发数据的步骤包括：
16.当写入所述奇数型预设信息时，将所述待校验存储数据置反；以及
17.将置反后的所述待校验存储数据的末位数据设置为触发数据。
18.在本发明一实施例中，获取所述触发数据的步骤包括：当写入所述偶数型预设信息时，将所述待校验存储数据的末位数据设置为触发数据。
19.在本发明一实施例中，获取所述累和校验信息的步骤包括：
20.累加所述触发数据，获得累和数据；以及
21.在所述累和数据和所述待测芯片的地址数据之间建立映射关系，获得所述累和校验信息。
22.在本发明一实施例中，获取所述聚类中心数据的步骤包括：
23.获取多个所述累和数据的平均数；以及
24.获取与所述平均数差值最小的累和数据，并以所述累和数据为聚类中心数据。
25.在本发明一实施例中，累加所述触发数据的条件为：若所述触发数据对应高电平信号，则所述测试单元累和一次，至遍历所述触发数据。
26.在本发明一实施例中，处理所述待校验存储数据的步骤包括：
27.将所述待校验存储数据的末位数据设置为所述触发数据，并去除所述待校验存储数据的末尾数据；
28.设置补位数据，并将所述待校验存储数据的首位数据设置为所述补位数据，获得校验数据；以及
29.存储所述校验数据和所述待测芯片的器件地址信息。
30.在本发明一实施例中，在获得所述对照信息后，在所述对照信息和所述预设信息之间建立映射关系表，并将所述映射关系表存储在所述测试单元中。
31.本发明公开了一种存储芯片的测试系统，包括：
32.配置模块，用于在待测芯片上配置测试单元；
33.读写模块，用于对所述待测芯片写入预设信息并读出，获得待校验存储数据；
34.统计模块，用于通过所述测试单元处理所述待校验存储数据，获得触发数据和校验数据，并累加所述触发数据，获取所述待测芯片的累和校验信息；
35.聚类模块，用于对多个所述累和校验信息进行聚类处理，获取多个所述累和校验信息的聚类中心数据，并根据所述聚类中心数据和所述待测芯片的地址数据，获得对照信息；以及
36.对比模块，用于对比所述对照信息和所述累和校验信息，若所述对照信息和所述累和校验信息不一致，将所述待测芯片作为废片处理。
37.本发明公开了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令被处理器执行时实现如本发明所述存储芯片的测试方法。
38.如上所述，本发明提供了一种存储芯片的测试方法、系统及存储介质，能够快速地排除因寄存器和存储器物理性损坏而产生的不合格芯片，从而提升芯片的出厂良率。并且，根据本发明提供的测试方法及系统，在不增设外部封测电路的基础上，还能保证对芯片资源的低消耗和少占用，测试数据冗余极低，从而节约了测试成本。根据本发明提供的测试方法和系统，测试电路面积极低，可达芯片原有测试电路面积的2％～50％，而测试速率却可提升至少10倍，极大程度地缩减了芯片的硬件成本和测试的时间成本。本发明提供的存储芯片的测试方法及系统，适用于具备不同存储信息和初始状态的芯片，具备极高的通用性，且能够随时启动随时关停，测试效率高。
39.当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
40.为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
41.图1为本发明所述测试芯片的测试方法的流程图。
42.图2为待测芯片的结构示意图。
43.图3为步骤s20的流程图。
44.图4为步骤s23的流程图。
45.图5为步骤s24至步骤s26的流程图。
46.图6为步骤s30的流程图。
47.图7为本发明所述测试系统的结构示意图。
48.图8为一种电子设备的结构原理框图。
49.图9为一种计算机可读存储介质的结构原理框图。
50.图中：1、待测芯片；10、存储单元；20、测试单元；201、读写单元；202、统计单元；203、累加器；204、数据缓存器；205、地址偏移单元；206、校验使能单元；207、复位单元；30、寄存器；40、存储器；401、存储块；50、处理器；60、存储设备；70、计算机指令；701、计算机可读存储介质；100、测试系统；101、配置模块；102、读写模块；103、统计模块；104、聚类模块；105、对比模块。
具体实施方式
51.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
52.存储芯片是嵌入式系统芯片的概念在存储行业的具体应用，存储芯片产品被大量使用在各种电子设备当中，例如家用电器、手机、智能终端设备、智能家居设备和各种工业工具上。当芯片被应用于航天、车载以及军用领域时，对寄存器和随机存取存储器的要求也具备极高要求。在芯片中，寄存器是可存放数据的一些小型存储区域，用来暂时存放参与运算的数据和运算结果。在芯片运作时，寄存器会直接影响到功能的调取。随机存取存储器(random access memory，ram)可以与中央处理器(central processing unit，cpu)直接交换数据，并用来存储大量数据信息。在芯片运作时，随机存取存储器会影响到芯片进行数据存储和交换的准确性。在芯片完成封装后，根据本发明所提供的封装测试方法，可用于芯片中的寄存器和随机存取存储器的功能测试，从而筛选出缺陷芯片，从而使芯片能够应用于如航天、车载和军用等高良率要求的领域中。
53.请参阅图1至图3所示，本发明提供了一种存储芯片的测试方法，所述封装测试方法可对存储芯片中的寄存器和随机存取存储器进行测试，包括步骤s10，提供一待测芯片，并在待测芯片上配置测试单元。
54.请参阅图1和图2所示，在本发明一实施例中，在步骤s10中，在待测芯片1上配置测试单元20。其中，待测芯片1包括存储单元10，存储单元10包括多个寄存器30和存储器40。其中，寄存器30可以是基本寄存器，也可以是移位寄存器。存储器40可以是随机存取存储器，且存储器40包括多个存储块401。测试单元20包括读写单元201、统计单元202、累加器203、数据缓存器204和地址偏移单元205。寄存器30和存储块401电性连接于读写单元201，通过读写单元201可以对寄存器30和存储块401内的存储数据进行调取。读写单元201电性连接
于统计单元202，读写单元201将待校验的存储数据传输给统计单元202，由统计单元202进行数据处理，形成校验数据。统计单元202电性连接于累加器203和数据缓存器204，统计单元202将处理后的存储数据传输给累加器203或数据缓存器204，累加器203处理校验数据，形成累和校验信息，或是统计单元202直接将校验数据存储在数据缓存器204中。累加器203电性连接于数据缓存器204，校验数据以及寄存器30或存储块401的器件地址信息被存储在缓存模块204中。数据缓存器204电性连接于地址偏移单元205，地址偏移单元205电性连接于读写单元201。地址偏移单元205从数据缓存器204中调取器件地址信息，根据器件地址信息依次调取寄存器30和存储块401。
55.请参阅图1和图2所示，在本发明一实施例中，器件地址信息包括寄存器30和存储块401的物理地址和逻辑地址。在本实施例中，地址偏移单元205可以根据物理地址依次调取寄存器30和存储块401内的存储数据。在待测芯片1上，寄存器30和存储块时401具有唯一的物理地的逻址。在地址偏移单元205内建立寄存器30和存储块401的物理地址对照表，在测试过程中，按照物理地址对照表依次调取寄存器30和存储块401的存储数据。在本发明另一实施例中，地址偏移单元205也可以根据寄存器30和存储块401辑地址依次调取寄存器30和存储块401。在地址偏移单元205内设置有寄存器30和存储块401的逻辑地址对照表。其中，寄存器30的数量例如为n个，存储块401的数量为例如k个。具体的，为寄存器30和存储块401设置编号，例如第一寄存器、第二寄存器、第三寄存器至第n寄存器，以及第n+1存储块、第n+2存储块至第n+k存储块等等。在设置编号时，本发明不限定编号的顺序，也可以是先为存储块401设置编号，例如第一存储块、第二存储块至第k存储块，再为寄存器30设置编号，例如第k+1寄存器、第k+2寄存器至第k+n寄存器等等。根据寄存器30和存储块401的编号，为寄存器30和存储块401设置逻辑地址，以降低地址调取时所花费的时间，使地址偏移单元205能快速调取下一个器件。在本发明中，寄存器30和存储块401是串行测试关系，不同的寄存器30之间和不同的存储块401之间为串行测试关系，占用的电路资源更少，对于测试信息能够进行系统化地追溯。
56.请参阅图1和图2所示，在本发明一实施例中，测试单元20包括校验使能单元206和复位单元207。其中，校验使能单元206电性连接于读写单元201和统计单元202，以激活读写单元201的读写功能，以及统计单元202的统计功能。复位单元207电性连接于读写单元201、统计单元202、数据缓存器204和校验使能单元206。每完成一圈测试，利用复位单元207将读写单元201、统计单元202、数据缓存器204和校验使能单元206复位，以便于进行下一圈测试。
57.请参阅图1所示，在本发明一实施例中，待测芯片1在上游出货时，内部已经具有预存储信息。因此在本实施例中，对待测芯片1写入不同的预设信息。具体的，所述存储芯片的测试方法步骤s20，对待测芯片写入预设信息并读出，获得待校验存储数据，测试单元处理待校验存储数据，获得触发数据和校验数据，并累和触发数据，获取待测芯片的累和校验信息。其中，步骤s20包括步骤s21至步骤s24。
58.s21、对寄存器和存储块写入预设信息。
59.s22、根据寄存器和存储块的地址顺序，从存储单元内依次读出待校验存储数据。
60.s23、处理待校验存储数据，获得校验数据和触发数据。
61.s24、处理校验数据和触发数据。
62.s25、判断是否已遍历寄存器和存储块，若是寄存器和存储块内的存储数据未被读取完，则返回步骤s22，若是寄存器和存储块已遍历，则执行步骤s26。
63.s26、获得并记录存储器件的累和校验信息。
64.请参阅图2至图4所示，在本发明一实施例中，在步骤s21中，对寄存器30和存储块401写入的预设信息有多种，在本实施例中，写入的预设信息包括奇数型预设信息和偶数型预设信息。其中，奇数型预设信息中，奇数位的数量大于等于偶数位的数量。以16位的二进制数为例，当预设信息的奇数位大于等于例如8位，则写入存储单元10的是奇数型预设信息，当预设信息的奇数位小于例如8位，则写入存储单元10的是偶数型预设信息。具体的，对寄存器30和存储块401写入奇数型预设信息，获得第一校验数据。待寄存器30和存储块401被遍历后，复位寄存器30和存储块401，再对寄存器30和存储块401写入偶数型预设信息，获得第二校验数据。待寄存器30和存储块401被遍历后，复位寄存器30和存储块401，使待测芯片1从测试状态回到正常工作状态。在本实施例中，在步骤s21中，奇数型预设信息例如为全1，偶数型预设信息例如为全0。其中，全1或全0指的是对寄存器30或存储块401的每一位都写入1或0。其中，寄存器30例如为16位或32位，在本实施例中，奇数型预设信息例如为16位1或32位1，偶数型预设信息例如为16位0或32位0。在步骤s22中，地址偏移单元205按照寄存器30和存储块401的器件地址信息的顺序，依次调取寄存器30和存储块401。当对应的寄存器30或存储块401被调取时，读写单元201从被调取的寄存器30或存储块401中读取待校验存储数据，并将读出的待校验存储数据发送给统计单元202。在步骤s23中，统计单元202对待校验存储数据进行处理，获得校验数据。具体的，步骤s23包括步骤s231至步骤s235。
65.s231、判断在步骤s21中写入存储单元的预设信息是否为奇数型预设信息，若为奇数型预设信息，则执行步骤s232，若非奇数型预设信息，则执行步骤s233。
66.s232、将待校验存储数据置反。
67.s233、获取待校验存储数据的末尾数据，并将末位数据作为触发数据。
68.s234、去除待校验存储数据的末位数据，并补位待校验存储数据的首位数据，获得校验数据。
69.s235、将触发数据发送至累加器，将校验数据发送至数据缓存器。
70.请参阅图2至图4所示，在本发明一实施例中，对存储单元10写入预设信息。根据地址偏移单元205向读写单元201发送的器件地址信息，读写单元201从对应的寄存器30或存储块401读出待校验存储数据，并将待校验存储数据发送至统计单元202。在步骤s231中，统计单元202判断写入存储单元10的预设信息是否为奇数型预设信息。若为奇数型预设信息，在步骤s232中，将待校验存储数据中的每一位数据置反。具体的，预设信息为二进制数据，预设信息中的数据为1或0，数据1置反为数据0，数据0置反为数据1。在步骤s233中，将待校验存储数据的末位数据作为触发数据。在步骤s234中，去除待校验存储数据的末位数据，并设置补位数据，将待校验存储数据的首位设置为补位数据，获得校验数据。在步骤s235中，触发数据被累加器203获得，校验数据和对应器件的器件地址信息被存储在数据缓存器204中。其中，校验数据和器件地址信息对应存储在数据缓存器204中，以便于进行数据追溯。
71.请参阅图2至图4所示，在本发明一实施例中，当写入的是奇数型预设信息，以待校验存储数据为11011110为例，则将待校验存储数据11011110置反后获得数据00100001，数据00100001的末位数据为1，则触发数据为1。在步骤s234中，去除待校验存储数据的末位数
据，并补位待校验存储数据的首位数据，获得校验数据。其中，补位数据例如为0。以数据00100001为例，去除末尾数据1，形成数据0010000，再于数据0010000的首位加上补位数据0，获得校验数据00010000。其中，触发数据1被传输给累加器203，校验数据00010000被传输给数据缓存器204。当写入的是偶数型预设信息，以待校验存储数据为11011110为例，则触发数据为0，形成的校验数据为01101111。则触发数据0被发送至累加器203，校验数据01101111被发送至数据缓存器204。在本实施例中，在步骤s21中，奇数型预设信息例如为全1，如11111111，则置反后获得00000000，触发数据为0，校验数据为00000000。偶数型预设信息例如为全0，如00000000，则触发数据为0，校验数据为00000000。在正常读取的情况下，数据的一致性很高，因此挑选出反常器件的效率高，测试数据冗余度低。
72.请参阅图2至图5所示，在本发明一实施例中，在步骤s24中，处理校验数据和触发数据，获得累和校验信息。累加器203接收触发数据，设置累和条件，并根据累和条件和触发数据，获取与校验数据对应的累和校验信息。具体的，步骤s24包括步骤s241至步骤s243。
73.s241、根据器件地址信息的顺序，依次接收触发数据。
74.s242、判断触发数据是否对应高电平，若触发数据对应高电平，则执行步骤s243，若触发数据并非对应高电平，则执行步骤s25。
75.s243、累加器计数一次。
76.请参阅图1、图2和图5所示，在本发明一实施例中，在步骤s241中，统计单元202将触发数据发送至累加器203，累加器203接收触发数据。在步骤s242中，判断触发数据是否对应高电平。具体的，触发数据为例如1时，统计单元202给累加器203发送高电平的时钟信号。触发数据为例如0时，统计单元202给累加器203发送低电平的时钟信号。在步骤s243中，当累加器203接收到高电平时钟信号时，累加器203计数一次。若触发数据对应低电平信号，则执行步骤s25，判断是否已遍历寄存器30和存储块401，直到累加器203处理完待测芯片1上所有待测的存储器件的存储数据。综合累加器203中的累和数据和对应待测芯片1的地址数据，获得累和校验信息。在步骤s26中，累加器203将累和校验信息发送至数据缓存器204中。在实际测试过程中，寄存器30或存储块401的硬件缺陷数量有限，因此根据本发明获得的累和校验信息的数据压缩程度高，数据量小。其中，数据缓存器204的位数例如为32位，已经足以存储累和校验信息。若是存储数据溢出，则数据缓存器204中保留累和校验信息为例如0xffffffff，并且不再更新累和校验信息。
77.请参阅图2、图4和图5所示，在本发明一实施例中，在步骤s25中，地址偏移单元205从数据缓存器204中调取器件地址信息。具体的，数据缓存器204内存储有多条校验数据和器件地址信息，其中，器件地址信息按照编号顺序排布。地址偏移单元205包括初始地址和结束地址，初始地址为开始测试的第一个器件地址，结束地址为测试中的最后一个器件地址，跳转地址可以是链接到读写单元201的地址。且地址偏移单元205的初始地址、跳转地址和结束地址可以预先烧录在待测芯片1的固件中。数据缓存器204可以向待测芯片1发送地址偏移信号，每收到一次地址偏移信号，地址偏移单元205可以自动跳转一次，直到触发结束地址。在本发明的其他实施例中，地址偏移单元205可以从数据缓存器204的最后一个块中调取器件地址信息，或是根据编号调取器件地址信息，从而得知当前调用的寄存器30或存储块401。对比器件地址信息和地址对照表，可以得知当前的存储器件是否为最后一个存储器件。若不是最后一个存储器件，则地址偏移单元205根据地址对照表，调取下一个存储
器件的器件地址信息，并将要调取的器件地址信息发送给读写单元201，由读写单元201读出下一个存储器件。若是最后一个存储器件，则结束读取。
78.请参阅图1、图2和图6所示，在本发明一实施例中，根据累和校验信息，判断待测芯片1要如何处理。其中，所述封装测试方法包括步骤s30，对多个待测芯片的累和校验信息进行聚类处理，获取多个累和校验信息的聚类中心数据，并根据聚类中心数据和待测芯片的地址数据，获得对照信息。具体的，步骤s30包括步骤s31至步骤s35。
79.s31、依次获取待测芯片的累和校验信息。
80.s32、获取多个累和校验信息的平均数值。
81.s33、获取与平均数差值最小的累和校验信息，并将累和校验信息作为聚类中心数据。
82.s34、判断累和校验信息是否已获取完毕，若未获取完毕，则返回步骤s31。
83.s35、将聚类中心数据作为对照信息，并建立对照信息和预设信息的映射关系表。
84.请参阅图1、图2和图6所示，在本发明一实施例中，在步骤s31中，同一批次的待测芯片1例如为m个，例如m个待测芯片1可以是同步测试，也可以是分别测试。在本实施例中，m个待测芯片1为同步测试，则在步骤s32中，计算多个待测芯片1的累和校验信息的平均数值。例如，当对待测芯片1写入奇数型预设信息时，多个待测芯片1的累和校验信息分别为4、0、4、2、10、0、4，则平均数为4。在步骤s33中，计算平均数和累和校验信息的差值，将与平均数差值最小的累和校验信息的数值作为聚类中心数据。在本实施例中，聚类中心数据为例如4，因此对照信息为例如4。在步骤s35中，奇数型预设信息对应的对照信息为例如4。本实施例适用于待测芯片1的大批量同步测试，例如应用于芯片的出厂测试。在本发明另一实施例中，可以依次测试待测芯片1的数值。其中，在步骤s34中，判断累和校验信息是否获取完毕。若累和校验信息被获取完，则执行步骤s35，获取对照信息。在步骤s34中，若是累和校验信息未被获取完，则返回步骤s31，再获取下一个待测芯片1的累和校验信息。在测试单元20获取下一个待测芯片1的累和校验信息时，可以通过测试单元20计算已获取的多个累和检验信息的聚类中心数据，从而在有限的电路面积中提升测试单元20的工作效率。本实施例适用于待测芯片1的小批量测试，且能够从待测芯片1的工作状态随时切换到测试状态，测试效率高。
85.请参阅图1、图2和图6所示，在本发明一实施例中，写入的奇数型预设信息例如为全1，写入的偶数型预设信息例如为全0。若寄存器30和存储块401没有硬件缺陷，输出的触发数据应为0，则待测芯片1的累和校验信息为0。在步骤s32中，多个待测芯片1的累和校验信息的平均数值例如为0。因此，在步骤s33中，聚类中心数据例如为0，对照信息例如为0。其中，写入奇数型预设信息，获得第一对照信息。例如写入全1时，第一对照信息为0。写入偶数型预设信息，获得第二对照信息。例如写入全0时，第二对照信息0。在本实施例中，寄存器30和存储块401具有硬件缺陷时，获得的累和校验信息大于等于1。在本实施例中，可以将芯片大批量测试时获得的对照信息和预设信息的映射关系表存储在测试单元20中，其中对照信息可以是例如0。在待测芯片1为例如1个或2个时，在获得待测芯片1的累和校验信息后，可以直接将累和校验信息和对照信息进行对比，能够快速确认待测芯片1是否存在器件缺陷。
86.请参阅图1、图2和图6所示，在本发明一实施例中，所述封装测试方法包括步骤s40，对比对照信息和累和校验信息，当对照信息和累和校验信息不一致，则将待测芯片作
为废片处理。获得对照信息和预设信息的映射关系表后。对待测芯片1，当写入奇数型预设信息时，对比第一对照信息和待测芯片1的累和校验信息，若是信息一致，则待测芯片1为正常芯片，可以继续使用待测芯片1或是将待测芯片1入库管理。若是信息不一致，则待测芯片1存在硬件缺陷，将待测芯片1作为废片处理。其中，对照信息包括聚类中心数据和待测芯片1的地址数据。在检测累和校验信息时，先匹配待测芯片1的地址数据，其中待测芯片1的地址数据可以是待测芯片1在测试台上的物理地址，或是待测芯片1在测试过程中预设的逻辑地址，用于识别出对应的待测芯片1。再根据映射关系表，判断写入的预设信息对应的的对照信息，将获得的累和校验信息和对照信息进行对比。
87.请参阅图1至图6所示，在本发明一实施例中，在步骤s30中，为降低偶发性误差，在不写入预设信息时，读出待测芯片1的预存储信息。将预存储信息的末位数据作为触发数据发送至累加器203，获得累和数据。综合累和数据和待测芯片1的地址数据，获得累和校验信息。同样地，获取多个累和校验信息的聚类中心数据，综合聚类中心数据和待测芯片1的地址数据，获得对照信息。对比对照信息和累和校验信息，若是对照信息和累和校验信息不一致，将待测芯片1作为废片处理。以例如3个寄存器30和1个存储块401说明，其中预存储信息包括例如11100011、10001111、00001100、00000000。预存储信息11100011的触发数据为1，校验数据为01110001。预存储信息10001111的触发数据为1，校验数据为01000111。预存储信息00001100的触发数据为0，校验数据为00000110。预存储信息00000000的触发数据为0，校验数据为00000000。因此，此实例中的累和数据为2。若是对照信息为2，则待测芯片1可入库管理，若是对照信息不是2，则将待测芯片1作为废片处理。
88.请参阅图1至图6所示，在本发明一实施例中，校验使能单元206向读写单元201发送启用使能信号。读写单元201对存储单元10中的全部寄存器30和存储块401写入奇数型预设信息，再读出寄存器30和存储块401中的待校验存储数据。校验使能单元206向统计单元202发送启用使能信号，统计单元202获取待校验存储数据，并获得触发数据和校验数据。校验数据和器件地址信息被发送给数据缓存器204存储，并由数据缓存器204向地址偏移单元205发送地址偏移信号，使读写单元201按地址顺序对寄存器30和存储块401进行读取。触发数据被发送给累加器203，并通过累加器203获得累和校验信息。获得累和校验信息后，由复位单元207发送复位信号，使读写单元201、校验使能单元206、数据缓存器204和统计单元202复位，以便于写入偶数型预设信息或是使待测芯片1回到工作状态。其中，启用使能信号例如为高电平信号，具体的，如使能信号1。
89.请参阅图1至图6所示，在本发明一实施例中，复位单元207对读写单元201发送复位信号时，校验使能单元206持续对读写单元201发送启用使能信号，从而使写入信息无效，读写单元201复位，且存储单元10复位，待测芯片1回到工作状态。对统计单元202发送复位信号前，复位单元207对校验使能单元206发送复位信号，具体可以体现为使校验使能单元206停止发送启用使能信号。复位单元207对统计单元202发送复位信号，具体体现为使统计单元202停止工作。复位单元207对数据缓存器204发送复位信号时，校验使能单元206已经停止发送启用使能信号，数据缓存器204接收到复位信号后，内部缓存数据清零。具体的，本发明得到的校验信息最低可以压缩至例如1位，压缩比例极高，能有效节省数据缓存器204的存储空间，有利于减少测试数据冗余以及电路资源消耗，提升测试的效率和对待测芯片1电路面积的应用率。
90.请参阅图1、图2和图7所示，本发明提供了一种存储芯片的测试系统100，测试系统100包括配置模块101、读写模块102、统计模块103、聚类模块104和对比模块105。配置模块101用于在待测芯片1上配置测试单元20，读写模块102用于对待测芯片1写入预设信息并读出，获得待校验存储数据。统计模块103用于通过测试单元20处理待校验存储数据，从而获得触发数据和校验数据，并累加触发数据，获取待测芯片1的累和校验信息。聚类模块104用于对多个累和校验信息进行聚类处理，获取多个累和校验信息的聚类中心数据，并根据聚类中心数据和待测芯片1的地址数据，获得对照信息。对比模块105用于对比对照信息和累和校验信息，若对照信息和累和校验信息不一致，将待测芯片1作为废片处理。
91.请参阅图8所示，本发明还提出一种电子设备，所述电子设备包括处理器50和存储设备60，所述存储设备60存储有程序指令，所述处理器50运行程序指令实现上述的存储芯片的测试方法。所述处理器50可以是通用处理器，包括中央处理器(central processing unit，简称cpu)、网络处理器(network processor，简称np)等；还可以是数字信号处理器(digital signal processing，简称dsp)、专用集成电路(application specific integrated circuit，简称asic)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件；所述存储设备60可能包含随机存取存储器(random access memory，简称ram)，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。所述存储设备60也可以为随机存取存储器(random access memory，ram)类型的内部存储器，所述处理器50、存储设备60可以集成为一个或多个独立的电路或硬件，如：专用集成电路(application specificintegrated circuit，asic)。需要说明的是，上述的存储设备60中的计算机程序可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在计算机的可读存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，电子设备，或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。
92.请参阅图9所示，本发明还提出一种计算机可读存储介质701，所述计算机可读存储介质701存储有计算机指令70，所述计算机指令70用于使所述计算机执行上述的存储芯片的测试方法。计算机可读存储介质701可以是，电子介质、磁介质、光介质、电磁介质、红外介质或半导体系统或传播介质。计算机可读存储介质701还可以包括半导体或固态存储器、磁带、可移动计算机磁盘、随机存取存储器(ram)、只读存储器(rom)、硬磁盘和光盘。光盘可以包括光盘-只读存储器(cd-rom)、光盘-读/写(cd-rw)和dvd。
93.本发明公开了一种存储芯片的测试方法、系统及存储介质，在待测芯片上配置测试单元，并通过测试单元对待测芯片的存储器和寄存器进行读写操作。具体的，测试单元对待测芯片写入预设信息，并从待测芯片读出待校验存储数据，再由测试单元处理待校验存储数据，获得用于获取累和校验信息的触发数据，和用于数据存储备份的校验数据。其中，对待测芯片中全部寄存器和存储块的触发数据进行累加，获得累和校验信息。并对多个待测芯片的累和校验信息进行聚类处理，获得对照信息。对比累和校验信息和对照信息，当累和校验信息和对照信息不一致，将待测芯片作为废片处理。
94.以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多
的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

技术特征：

1.一种存储芯片的测试方法，其特征在于，至少包括：提供一待测芯片，并在所述待测芯片上配置测试单元；向所述待测芯片写入预设信息并读出，获得待校验存储数据；通过所述测试单元处理所述待校验存储数据，获得触发数据，并累加部分所述触发数据，获取所述待测芯片的累和校验信息；对多个所述累和校验信息进行聚类处理，获取多个所述累和校验信息的聚类中心数据，并根据所述聚类中心数据和所述待测芯片的地址数据，获得对照信息；以及对比所述对照信息和所述累和校验信息，若所述对照信息和所述累和校验信息不一致，将所述待测芯片作为废片处理。2.根据权利要求1所述的一种存储芯片的测试方法，其特征在于，对所述待测芯片写入所述预设信息的步骤包括：对所述待测芯片的寄存器和存储块写入奇数型预设信息并读出；以及复位所述待测芯片，对所述寄存器和所述存储块写入偶数型预设信息并读出。3.根据权利要求2所述的一种存储芯片的测试方法，其特征在于，获取所述触发数据的步骤包括：当写入所述奇数型预设信息时，将所述待校验存储数据置反；以及将置反后的所述待校验存储数据的末位数据设置为触发数据。4.根据权利要求2所述的一种存储芯片的测试方法，其特征在于，获取所述触发数据的步骤包括：当写入所述偶数型预设信息时，将所述待校验存储数据的末位数据设置为触发数据。5.根据权利要求1所述的一种存储芯片的测试方法，其特征在于，获取所述累和校验信息的步骤包括：累加所述触发数据，获得累和数据；以及在所述累和数据和所述待测芯片的地址数据之间建立映射关系，获得所述累和校验信息。6.根据权利要求5所述的一种存储芯片的测试方法，其特征在于，获取所述聚类中心数据的步骤包括：获取多个所述累和数据的平均数；以及获取与所述平均数差值最小的累和数据，并以所述累和数据为聚类中心数据。7.根据权利要求1所述的一种存储芯片的测试方法，其特征在于，累加所述触发数据的条件为：若所述触发数据对应高电平信号，则所述测试单元累和一次，至遍历所述触发数据。8.根据权利要求1所述的一种存储芯片的测试方法，其特征在于，处理所述待校验存储数据的步骤包括：将所述待校验存储数据的末位数据设置为所述触发数据，并去除所述待校验存储数据的末尾数据；设置补位数据，并将所述待校验存储数据的首位数据设置为所述补位数据，获得校验数据；以及存储所述校验数据和所述待测芯片的器件地址信息。
9.根据权利要求1所述的一种存储芯片的测试方法，其特征在于，在获得所述对照信息后，在所述对照信息和所述预设信息之间建立映射关系表，并将所述映射关系表存储在所述测试单元中。10.一种存储芯片的测试系统，其特征在于，包括：配置模块，用于在待测芯片上配置测试单元；读写模块，用于对所述待测芯片写入预设信息并读出，获得待校验存储数据；统计模块，用于通过所述测试单元处理所述待校验存储数据，获得触发数据和校验数据，并累加所述触发数据，获取所述待测芯片的累和校验信息；聚类模块，用于对多个所述累和校验信息进行聚类处理，获取多个所述累和校验信息的聚类中心数据，并根据所述聚类中心数据和所述待测芯片的地址数据，获得对照信息；以及对比模块，用于对比所述对照信息和所述累和校验信息，若所述对照信息和所述累和校验信息不一致，将所述待测芯片作为废片处理。11.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令被处理器执行时实现如权利要求1至9任一项所述存储芯片的测试方法。

技术总结

本发明公开了一种存储芯片的测试方法，至少包括：提供一待测芯片，并在待测芯片上配置测试单元；向待测芯片写入预设信息并读出，获得待校验存储数据；通过测试单元处理待校验存储数据，获得触发数据，并累加部分触发数据，获取待测芯片的累和校验信息；对多个累和校验信息进行聚类处理，获取多个累和校验信息的聚类中心数据，并根据聚类中心数据和待测芯片的地址数据，获得对照信息；以及对比对照信息和累和校验信息，若对照信息和累和校验信息不一致，将待测芯片作为废片处理。本发明的提供了一种存储芯片的测试方法、系统及存储介质，能够低成本且高效率地检测出缺陷芯片。够低成本且高效率地检测出缺陷芯片。够低成本且高效率地检测出缺陷芯片。