1.本公开大体上涉及
存储器，且更确切地说，涉及与实施存储器中的操作相关联的设备和方法。
背景技术：
2.存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包括易失性和非易失性存储器。易失性存储器可需要电力来维持其
数据，且包括随机存取存储器(ram)、动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)等等。非易失性存储器可通过在未被供电时保持所存储的数据而提供持久的数据，且可包括nand快闪存储器、nor快闪存储器、只读存储器(rom)、电可擦除可编程rom(eeprom)、可擦除可编程rom(eprom)和电阻可变存储器，例如相变随机存取存储器(pcram)、电阻性随机存取存储器(rram)和磁阻性随机存取存储器(mram)等等。
3.还利用存储器作为用于广泛范围的电子应用的易失性和非易失性数据存储装置，
所述电子应用包括但不限于个人计算机、便携式存储棒、数码相机、蜂窝电话、便携式音乐播放器(例如mp3播放器)、电影播放器和其它电子装置。存储器单元可布置成阵列，其中所述阵列在存储器装置中使用。
4.各种计算系统包括耦合到存储器(例如，存储器系统)的数个处理资源，所述存储器与执行指令集(例如，程序、应用程序等)相关联地存取。处理资源可执行指令以进行数个操作。举例来说，处理资源可执行数据库以存储数据和搜索数据。
附图说明
5.图1为根据本公开的数个实施例的呈包括存储器装置的计算系统形式的设备的框图。
6.图2为根据本公开的数个实施例的呈包括寄存器的存储器装置形式的设备的框图。
7.图3为根据本公开的数个实施例的感测电路系统的框图。
8.图4说明根据本公开的数个实施例的用于进行存储器中的操作的方法的实例流程图。
9.图5说明可在其内执行用于致使机器进行本文中所论述的各种方法的指令集的计算机系统的实例机器。
具体实施方式
10.本公开包括与进行存储器中的操作有关的设备和方法。在一些实例中，可在存储器中进行操作，而存储器在其它操作当中进行不同操作，例如刷新操作、读取操作和/或写入操作。在存储器进行其它操作时进行操作可称为在存储器中进行后台操作。
11.在存储器中进行后台操作可比在存储器中进行相同的操作(例如，不在后台)更有
效，这是由于进行后台操作利用锁存在感测电路系统中的数据以进行操作。举例来说，在通过数据线(例如dq)提供数据之前，可将从存储器阵列读取的数据锁存在感测电路系统中。虽然数据锁存在感测电路系统中，但数据还可用以进行操作。因此，存储在感测电路系统中的数据可用于
多个目的，其可包括进行存储器中的后台操作。术语“后台操作”并不意图限制可进行的操作的类型，但联合任何其它类型的操作描述任何类型的操作的进行。
12.进行后台操作的结果可存储在存储器装置的寄存器中。寄存器可使得可用于报告后台操作的结果。在存储后台操作的结果且在不同时间下为可存取的条件下，使得可用的结果可不同于对通过经由dq提供结果以进行操作的命令的响应。举例来说，在结果存储在存储器装置中且结果可在任何时间下从存储器装置检索的条件下，读取操作可响应于推断读取操作而提供存取的数据，而后台操作可独立于后台操作的推断而提供结果。
13.图1为根据本公开的数个实施例的呈包括存储器装置103的计算系统100形式的设备的框图。如本文中所使用，例如，存储器装置103、存储器阵列110和/或主机102还可单独地视为“设备”。
14.在此实例中，系统100包括经由接口104耦合到存储器装置103的主机102。计算系统100可为个人膝上型计算机、台式计算机、数码相机、移动电话、存储卡读卡器，或启用物联网(iot)的装置，以及各种其它类型的系统。主机102可包括能够存取存储器103的数个处理资源(例如，一或多个处理器、微处理器或某一其它类型的控制电路系统)。系统100可包括单独的集成电路，或主机102和存储器装置103两者可在同一集成电路上。举例来说，主机102可为包含多个存储器装置103的存储器系统的系统控制器，其中系统控制器102提供通过例如中央处理单元(cpu)的另一处理资源对相应存储器装置103进行存取。主机102还可为配置成用于ai处理的ai芯片。
15.在图1中所展示的实例中，主机102负责执行可加载到其上(例如，经由控制电路系统105从存储器装置103)的操作系统(os)和/或各种应用。可通过将用以存取包含os和/或各种应用的数据的存取命令从主机102提供到存储器装置103来从存储器装置103加载os和/或各种应用。主机102还可通过将用以检索os和/或各种应用的执行中所利用的数据的存取命令提供到存储器装置103来存取由os和/或各种应用利用的所述数据。
16.为了清楚起见，已简化系统100以聚焦于与本公开特别相关的特征。举例来说，存储器阵列110可为dram阵列、sram阵列、stt ram阵列、pcram阵列、tram阵列、rram阵列、nand快闪阵列和/或nor快闪阵列。阵列110可包含以通过存取线(其可在本文中称为字线或选择线)耦合的行和通过感测线(其可在本文中称为数字线或数据线)耦合的列布置的存储器单元。尽管在图1中展示单一阵列110，但实施例不受如此限制。举例来说，存储器装置103可包括数个阵列110(例如，数组dram单元)。
17.存储器装置103包括地址电路系统106以锁存经由接口104提供的地址信号。接口可包括例如采用合适的协议(例如，数据总线、地址总线和命令总线，或组合的数据/地址/命令总线)的物理接口。此类协议可为定制或专有的，或接口104可采用标准化协议，例如外围组件互连高速(pcie)、gen-z、ccix或类似者。地址信号由行解码器108和列解码器112接收和解码以存取存储器阵列110。可通过使用感测电路系统111感测感测线上的电压和/或电流变化而从存储器阵列110读取数据。感测电路系统111可包含例如感测放大器，所述感测放大器可读取且锁存来自存储器阵列110的数据的页(例如，行)。i/o电路系统107可用于
经由接口104与主机102进行双向数据通信。读取/写入电路系统113用于将数据写入到存储器阵列110或从存储器阵列110读取数据。作为实例，电路系统113可包含各种驱动器、锁存电路系统等。
18.控制电路系统105对由主机102提供的信号进行解码。信号可为由主机102提供的命令。这些信号可包括用于控制对存储器阵列110进行的操作(包括，数据读取操作、数据写入操作和数据擦除操作)的芯片启用信号、写入启用信号和地址锁存信号。在各种实施例中，控制电路系统105负责执行来自主机102的指令。控制电路系统105可包含状态机、定序器和/或一些其它类型的控制电路系统，其可以硬件、固件或软件或三者的任何组合的形式实施。在一些实例中，主机102可为在存储器装置103外部的控制器。举例来说，主机102可为耦合到计算装置的处理资源的存储器控制器。数据可经由数据线116提供到存储器阵列110和/或从存储器阵列提供。
19.感测电路系统111可配置成进行操作。举例来说，感测电路系统111可配置成将来自第一数据值的位与来自第二数据值的位进行比较。耦合到多个感测线的存储器单元和选择线可存储可称为存储器阵列行的位。可细分包含存储器阵列行的位，使得存储器阵列行可包含多个数据值。举例来说，存储器阵列行可包含多个数据值，其中数据值中的每一个包含八个位。数据值中的每一个还可称为位向量。尽管数据值描述为包含八个位的位向量，但数据值可包含比本文所描述的那些更多或更少的位。
20.感测电路系统111可配置成进行后台操作。举例来说，感测电路系统111可比较数据值，同时刷新存储在对应存储器单元中的数据值。
21.感测电路系统111可将通过感测电路系统进行的操作的结果存储在寄存器中。寄存器可包含例如多用途寄存器(mpr)和/或静态ram(sram)。寄存器可由主机102经由例如接口104的ddr接口存取。尽管本文所描述的实例将寄存器提供为mpr和/或sram，但寄存器可包含包括易失性和非易失性存储器的其它类型的存储器。
22.尽管操作展示为由感测电路系统111进行，但操作还可以模拟方式或在阵列“下方”实施的处理资源中以数字方式进行。以模拟方式进行操作可包括激活存储器阵列210的多个行且确定感测的电压是否大体上等于阈值(例如vdd/2)或0。如果感测的电压偏离预期电压，那么由耦合到行的存储器单元存储的值大体上不相等。如果感测的电压并不偏离预期电压，那么由存储器单元存储的值大体上相等。
23.处理资源可配置为存储器阵列110下互补型金属氧化物半导体(cmos)。处理资源(例如阵列下cmos)可包括配置成例如使用存储在存储器阵列110中的数据值进行各种功能的数个逻辑块。处理资源可进一步耦合到感测放大器111和/或数据线，使得处理资源可将数据提供到感测放大器111和/或将存储器阵列110耦合到i/o电路系统107的数据线。处理资源(例如阵列下cmos)可描述为存在于不同于包含感测电路系统和/或阵列或存储器单元的层的存储器阵列110中。处理资源可配置成进行后台操作以比较数据值，同时刷新存储在对应存储器单元中的数据值。
24.图2为根据本公开的数个实施例的呈包括寄存器222的存储器装置203形式的设备的框图。存储器装置203包括存储器阵列210、耦合到存储器阵列210的行解码器208和还耦合到存储器阵列210的行解码器212。存储器装置203还包括耦合到存储器阵列210和列解码器212的感测电路系统211。存储器装置203进一步包括展示为sram 222的寄存器222。存储
器装置203还包括接口204-1、204-2和204-3。
25.接口204-1可为命令接口。接口204-2可为地址接口。接口204-3可为数据接口。接口204-1可接收后台操作命令。举例来说，可从主机接收后台操作命令。数据接口204-3可接收对应于后台操作命令的数据。
26.举例来说，如果经由命令接口204-1接收到的后台操作命令为请求搜索存储在存储器阵列210中的数据的命令，那么经由数据接口204-3提供的数据可为正在搜索的数据。所搜索的数据可提供到sram 222。所搜索的数据可存储在sram 222中。数据还可存储在感测电路系统211中。
27.在一些实例中，经由命令接口204-1接收到的命令可在数个偏好之间进行选择。举例来说，后台命令可包括后台命令是否将在写入操作、读取操作和/或刷新操作期间进行的选择。
28.图2的实例描述与刷新操作同时进行后台命令。进行刷新操作可包括从存储器阵列210的存储器单元读取数据行且将数据行存储在感测电路系统211中。数据行可随后重新存储在存储器单元中。刷新存储器单元可防止由于例如在dram刷新操作中进行的电荷泄漏而产生的数据损耗和/或数据损坏。
29.刷新操作可包括刷新插入有读取写操作写入操作的存储器单元的一或多个行。举例来说，在第一持续时间期间，可刷新存储器单元的第一行。在第二持续时间期间，可读取存储器单元的第二行。在第三持续时间期间，还可刷新存储器单元的第三行。
30.进行后台操作可包括与存储器单元的刷新、存储器单元的读取和/或存储器单元的写入同时搜索数据。当从存储器阵列读取的数据存储在感测电路系统211中和/或当数据存储在存储器阵列210中时，可搜索存储器阵列210。
31.进行后台操作可包括将行地址、列地址、数据和/或比较操作的结果提供到sram222。sram 222可从行解码器208接收行地址。sram 222可从列解码器212接收列地址。sram 222可从数据接口204-5接收搜索数据。如本文中所使用，术语“搜索数据”描述正在搜索的数据。举例来说，搜索数据可提供正在搜索的数据。sram 222可从感测电路系统211接收搜索的结果。
32.在一些实例中，感测电路系统211可将搜索数据与从存储器阵列210读取的数据进行比较。搜索数据和从存储器阵列210读取的数据可存储在感测电路系统211中。
33.响应于将搜索数据与从存储器阵列210读取的数据进行比较，感测电路系统211可将信号提供到sram以锁存行地址、列地址和/或搜索数据。感测电路系统211还可将与搜索数据与从存储器单元读取的数据之间的匹配相关联的列的指示提供到列解码器212。列解码212可对由感测电路系统211提供的列信息进行编码或解码以产生对应于与搜索数据与从存储器阵列210读取的数据之间的匹配相关联的列的列地址。如果标识不匹配，那么感测电路系统211可避免将列的指示提供到列控制器。
34.行解码器208可将行地址的指示提供到sram 222。行解码器208可提供行地址的指示，由于从存储器阵列210读取数据以锁存感测电路系统211中的数据包括利用对应行地址存取数据。行解码器208可将行地址提供到sram 222，无论匹配是否由感测电路系统211标识。可将行地址、列地址和/或搜索数据提供到sram 222不包括将行地址、列地址和/或搜索数据存储在sram 222中。sram 222可存储响应于从感测电路系统211接收指示标识匹配的
信号而提供的数据(例如，行地址、列地址和/或搜索数据)。如果指示不匹配，那么提供到sram 222的行地址、列地址和/或搜索数据可不由sram222存储。
35.在一些实例中，感测电路系统211可标识搜索数据与从存储器阵列210读取的数据之间的多个匹配。感测电路系统211可将指示标识多个匹配的多个信号提供到sram222。sram 222可与搜索数据一起锁存/存储多个行地址和/或列地址以记录匹配。举例来说，sram 222可存储多个条目，其中每一条目包含搜索数据、列地址和/或行地址。sram 222还可存储搜索数据、多个列地址和多个行地址，其中多个列地址和多个行地址可包含定义匹配的列/行地址对。尽管本文中所描述的实例标识利用行地址和列地址的匹配，但匹配还可使用行地址或列地址标识。
36.在一些实施例中，可间歇地进行包括搜索操作的后台操作。举例来说，与刷新操作同时进行的后台操作可限于在刷新操作期间进行且在读取、写入或擦除操作期间不可进行。在存储器阵列210不在任何给定时间下整体刷新的条件下，但可与读取操作、写入操作和/或擦除操作间歇地刷新，还可与读取操作、写入操作和/或擦除操作间歇地进行后台操作。
37.与刷新操作同时进行的后台操作可为穷尽性的。也就是说，在随着时间刷新整个存储器阵列210的条件下，可搜索整个存储器阵列210。在一些实例中，可通过刷新存储数据的存储器阵列210的部分来搜索存储器阵列210。然而，在整个存储器阵列210可不以一定时间量写入、读取或擦除的条件下，与读取操作、写入操作和/或擦除操作同时进行的后台操作可不为穷尽性的。因此，由控制电路系统接收的后台操作可描述进行后台操作的时间限制性。
38.存储器装置203可同时处理多个后台操作。举例来说，存储器装置203可处理与读取操作同时进行的第一后台操作和与刷新操作同时进行的第二后台操作。存储器装置203可在进行后台操作的时间中接收和/或处理多个命令。给定后台操作的性质和确定后台操作的结果为可用的时间的不确定性，可利用sram 222以允许主机存取后台操作的结果而不使包含存储器装置203与主机之间的结果的响应同步。
39.图3为根据本公开的数个实施例的感测电路系统311的框图。感测电路系统311展示为耦合到sram 322。感测电路系统311包括行缓冲器333和比较器332-1、332-2、
…
、332-n。感测电路系统311还包括配置成存储搜索数据331的电路系统。
40.行缓冲器333可包括配置成锁存/存储从存储器阵列读取的数据行的电路系统。数据列可包括多个位，所述多个位可细分以描述称为数据值334的多个数据值334-1、334-2、
…
和334-n。数据值334中的每一个可包括五个位。在各种实施例中，数据值可包括多于或小于五个位。举例来说，数据值可包括8、16或32个位，以及可包含数据值的其它位量。
41.在数个实例中，搜索数据331可包含与数据值中的每一个相同的位量。在其它实例中，搜索数据331可包含比数据值334更少的位或比数据值334更多的位。尽管感测电路系统展示为存储搜索数据331的单个个例，但在其它实例中，搜索数据331的多个个例可存储在感测电路系统311中。举例来说，搜索数据331的个例的量可等于数据值334和/或比较器332的量。
42.比较器332可包含配置成将数据值334的位与搜索数据331的位进行比较的电路系统。如果数据值334中的任一个的位等于、大于或小于搜索数据331的位，那么比较器332可
指示相应数据值与搜索数据331之间的匹配。感测电路系统311可将匹配的所述指示提供到sram 322。
43.在一些实例中，比较器332还可将其匹配的指示提供到列解码器(例如，图2中的列解码器212)。列解码器可配置成将匹配的指示转换为列地址。从指示转换为列地址可描述为编码或解码。因此，比较器332可配置成标识数据值332与搜索数据331之间的匹配且标识对应于匹配的存储器阵列的列。举例来说，如果比较器332-1标识匹配，那么来自比较器332-1的指示可标识耦合到对应于数据值334-1的感测线的存储器单元存储数据值334-1。感测线的指示可转换为对应于所述感测线的地址。
44.图4说明根据本公开的数个实施例的用于进行存储器中的操作的方法的实例流程图。在460处，可将第一数据值存储在包含感测电路系统、存储器阵列和sram高速缓存的存储器装置的感测电路系统中。
45.在462处，可将第一数据值与感测电路系统中的多个数据值进行比较。数据值可存储在耦合到存储器阵列的选择线和多个感测线的存储器单元中。可在刷新操作期间进行比较。第一数据值可存储在感测电路系统中。
46.在464处，可将比较的结果写入到存储器装置的sram高速缓存中。sram高速缓存可为可由主机存取的寄存器。在466处，可将指示结果的数据从sram高速缓存读取到存储器装置外部的另一装置。举例来说，可将存取提供到主机。
47.在将第一数据值与多个数据值进行比较之前，多个数据值可锁存在感测电路系统中。可利用多个数据值刷新存储器单元。可在刷新存储器单元之前锁存多个数据值。
48.多个数据值可为来自存储器阵列的数据行。举例来说，多个数据值可存储在耦合到同一选择线的存储器单元中。在将第一数据值与多个数据值在用以进行存储多个数据值的存储器单元的刷新操作的相同时钟周期期间进行比较之后，可将第一数据值与不同多个数据值进行比较。
49.不同多个数据值可存储在耦合到存储器阵列的不同选择线和多个感测线的不同存储器单元中，使得不同多个数据值构成不同数据列。可在与利用以将第一数据值与多个数据值进行比较的刷新循环不同的刷新循环期间进行比较。
50.数据值比较可在用以刷新存储器单元而不干扰存储器单元的刷新的相同时钟周期期间进行。数据值的比较和存储器单元的刷新可为同时进行的单独操作。举例来说，可在用以进行刷新操作的相同时钟周期期间进行比较。数据值可与存储器单元的刷新同时比较，这是由于数据值可在比刷新存储器单元所需的时间更少的时间内进行比较。数据值可在刷新循环期间进行比较，这是由于数据值存储在感测电路系统中作为刷新循环的一部分且用以进行比较。
51.比较的结果可包括第一数据值与多个数据值之间的多个匹配。举例来说，第一数据值可与来自数据值行(例如多个数据值)的两个或大于两个数据值匹配。
52.在各种个例中，存储在耦合到存储器阵列的选择线和多个感测线的存储器单元中的数据值可与存储在耦合到不同选择线和多个感测线的存储器阵列的不同存储器单元中的多个数据值进行比较。数据值和多个数据值两者可存储在存储器阵列中。比较可在不锁存感测电路系统中的数据值和多个数据值两者的情况下进行。举例来说，可利用感测电路系统的感测放大器中的单个锁存器而非感测电路系统的感测放大器中的多个锁存器来进
行比较。
53.可将对应于比较操作的结果的列地址提供到sram。还可将信号提供到sram以响应于比较操作的结果而锁存存储器阵列的列地址、行地址和数据值。列地址可由列解码器提供，且行地址可由行解码器提供。行地址和列地址可使用可包含数据值或仅数据的位来表示。位还可称为位向量。
54.将数据值与多个数据值进行比较可包括同时激活选择线和不同选择线。同时激活选择线和不同选择线可使得存储数据值的存储器单元和存储多个数据值的存储器单元能够同时激活。同时激活耦合到选择线的存储器单元和耦合到不同选择线的存储器单元使得存储在耦合到选择线的存储器单元中的第一电荷和存储在耦合到不同选择线的存储器单元中的第二电荷能够在感测电路系统中组合。组合电荷可包括将存储在第一存储器单元中的第一电荷与存储在第二存储器单元中的第二电荷组合。
55.感测电路系统可响应于激活选择线和不同选择线而锁存经由多个感测线提供的多个电压。如果锁存电压为vdd或0，那么感测电路系统可标识匹配。如果锁存电压不为vdd或0，那么感测电路系统可标识不匹配。举例来说，如果锁存电压为vdd/2，那么感测电路系统可标识不匹配。如果预期表示1或0的电压，那么组合均表示1或0的两个不同电压并不改变标识匹配位的预期的电压。如果组合表示1的第一电压和表示0的第二电压，那么将不会预期在感测电路系统处锁存的电压。未预期的电压可将位标识为不匹配。在电压组合且移动到感测电路系统以进行比较的条件下，存储在存储器单元中的比较位和/或数据值可不促进进行作为后台操作的比较。组合电压可利用感测电路系统，以此方式使得可不同时进行刷新操作、读取操作和/或写入操作。
56.图5说明可在其内执行用于致使机器进行本文中所论述的各种方法的指令集的计算机系统540的实例机器。在各种实施例中，计算机系统540可对应于包括、耦合到或利用存储器子系统(例如，图1的存储器装置103)或可用于进行控制器(例如，图1的控制器105)的操作的系统(例如，图1的系统100)。在替代实施例中，机器可连接(例如联网)到lan、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中进行操作。
57.所述机器可为个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(依序或以其它方式)指定待由机器采取的动作的指令集的任何机器。另外，尽管说明了单个机器，但还应认为术语“机器”包括机器的任何集合，所述集合单独地或共同地执行指令集(或多个指令集)以进行本文中所论述的方法中的任何一或多种方法。
58.实例计算机系统540包括处理装置502、主存储器504(例如，只读存储器(rom)、快闪存储器、动态随机存取存储器(dram)(例如同步dram(sdram)或rambus dram(rdram))等)、静态存储器506(例如，快闪存储器、静态随机存取存储器(sram)等)，和数据存储系统518，其经由总线530彼此通信。
59.处理装置502表示一或多个通用处理装置，例如，微处理器、中央处理单元，或类似者。更确切地说，处理装置可为复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器，或实施其它指令集的处理器，或实施指令集的组合的
处理器。处理装置502也可为一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(digital signal processor；dsp)、网络处理器或类似物。处理装置502配置成执行指令526，以用于进行本文中所论述的操作和步骤。计算机系统540可进一步包括网络接口装置508以经由网络520进行通信。
60.数据存储系统518可包括机器可读存储媒体524(也称作计算机可读媒体)，在所述机器可读存储媒体524上存储有一或多个指令集526或体现本文中所描述的方法或功能中的任何一或多个的软件。指令526还可在其由计算机系统540执行期间完全或至少部分地驻留在主存储器504内和/或处理装置502内，主存储器504和处理装置502还构成机器可读存储媒体。
61.在一个实施例中，指令526包括实施对应于图1的主机102和/或存储器装置103的功能性的指令。尽管在实例实施例中将机器可读存储媒体524展示为单个媒体，但是应认为术语“机器可读存储媒体”包括存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应认为包括能够存储或编码供机器执行的指令集且致使机器进行本公开的方法中的任何一或多个的任何媒体。因此，应认为术语“机器可读存储媒体”包括但不限于固态存储器、光学媒体和磁性媒体。
62.如本文中所使用，“数个”某物可指这种事物中的一或多个。举例来说，数个存储器装置可指一或多个存储器装置。“多个”某物意指两个或多于两个。另外，如本文中所使用的例如“n”的指定符，尤其相对于图式中的附图标记，指示如此指定的数个特定特征可与本公开的数个实施例包括在一起。
63.本文中的图遵循编号惯例，其中第一数字或多个数字对应于图号，且其余的数字标识图中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。如将了解，可添加、交换和/或去除本文中的各种实施例中所展示的元件，以便提供本公开的数个额外实施例。另外，图中所提供的元件的比例和相对尺度意图说明本公开的各种实施例，且不会以限制性意义来使用。
64.尽管已在本文中说明且描述了具体实施例，但本领域的一般技术人员应了解，经计算以实现相同结果的布置可取代所展示的具体实施例。本公开意图涵盖本公开的各种实施例的修改或变化。应理解，以上描述是以说明性方式而非限制性方式进行。对于本领域的一般技术人员而言在审阅上述描述之后上述实施例的组合和本文中未具体描述的其它实施例将为显而易见的。本公开的各种实施例的范围包括使用以上结构和方法的其它应用。因此，本公开的各种实施例的范围应参考所附权利要求书以及这些权利要求书所授予的等效物的完整范围来确定。
65.在前述具体实施方式中，出于简化本公开的目的而将各种特征一起分组在单个实施例中。本公开的这一方法不应理解为反映本公开的所公开实施例必须使用比每个权利要求中明确陈述的特征更多的特征的意图。相反，如所附权利要求书所反映，本发明主题在于单个所公开实施例的不到全部的特征。因此，所附权利要求书特此并入于具体实施方式中，其中每项权利要求就其自身而言作为单独实施例。
技术特征：
1.一种设备，其包含：感测电路系统；以及控制电路系统，其耦合到所述感测电路系统且配置成：在所述感测电路系统中致使第一数据值与存储在存储器阵列的存储器单元中的多个数据值进行比较，其中所述比较作为后台操作进行；致使所述比较的结果写入到寄存器；以及致使所述寄存器可由主机存取。2.根据权利要求1所述的设备，其中所述控制电路系统进一步配置成致使所述第一数据值在读取操作或写入操作的进行期间进行比较，其中所述第一数据值的所述比较和所述读取操作或所述写入操作的所述进行为同时进行的单独操作。3.根据权利要求1所述的设备，其中所述第一数据值存储在所述感测电路系统中。4.根据权利要求1所述的设备，其中所述第一数据值的多个个例存储在所述感测电路系统中，且其中所述控制电路系统进一步配置成致使所述第一数据值的所述多个个例中的每一个为所述多个数据值中的不同一个。5.根据权利要求1所述的设备，其中所述寄存器包含静态随机存取存储器(sram)。6.根据权利要求1到5中任一权利要求所述的设备，其中所述结果包含存储所述第一数据值的存储器单元的行地址，存储所述第一数据值的所述存储器单元的列地址以及所述第一数据值。7.根据权利要求6所述的设备，其进一步包含配置成将所述行地址提供到所述寄存器的行控制器。8.根据权利要求6所述的设备，其进一步包含配置成将所述列地址提供到所述寄存器的列控制器。9.根据权利要求1到5中任一权利要求所述的设备，其中所述感测电路系统进一步配置成提供将所述结果写入到所述寄存器的命令。10.根据权利要求1到5中任一权利要求所述的设备，其中所述感测电路系统进一步配置成从所述存储器阵列的多个感测线标识对应于存储在来自所述存储器单元的一部分存储器单元中的第二数据值的一部分感测线，其中所述第二数据值匹配所述第一数据值。11.根据权利要求1到5中任一权利要求所述的设备，其中所述控制电路系统进一步配置成致使基于所述感测线的所述所标识部分而产生所述列地址。12.一种方法，其包含：将第一数据值存储在存储器装置的感测电路系统中，所述存储器装置包含所述感测电路系统、存储器阵列以及静态随机存取(sram)高速缓存；在刷新操作期间在所述感测电路系统中将所述第一数据值与存储在存储器单元中的多个数据值进行比较，所述存储器单元耦合到所述存储器阵列的选择线和所述多个感测线；将指示所述比较的结果的数据写入到所述存储器装置的所述sram高速缓存中；以及将指示来自所述sram高速缓存的所述结果的所述数据读取到所述存储器装置外部的另一装置。13.根据权利要求12所述的方法，其进一步包含：
在利用锁存的多个数据值刷新所述存储器单元之前，锁存所述感测电路系统中的所述多个数据值。14.根据权利要求13所述的方法，其进一步包含在与用以将所述第一数据值与所述多个数据值进行比较的刷新循环不同的刷新循环期间在所述感测电路系统中，将所述第一数据值与存储在不同存储器单元中的不同多个数据值进行比较，所述不同存储器单元耦合到所述存储器阵列的不同选择线和所述多个感测线。15.根据权利要求12到14中任一权利要求所述的方法，其中在与所述刷新操作相同的时钟循环期间进行所述比较。16.根据权利要求12到14中任一权利要求所述的方法，其中所述结果包含所述第一数据值与所述多个数据值之间的多个匹配。17.一种设备，其包含：存储器阵列，其配置成存储特定数据值和多个数据值；以及感测电路系统，其耦合到所述存储器阵列且配置成：将存储在耦合到所述存储器阵列的选择线和多个感测线的存储器单元中的所述特定数据值与存储在耦合到不同选择线和所述多个感测线的所述存储器阵列的不同存储器单元中的所述多个数据值进行比较；将对应于所述比较操作的所述结果的列地址提供到静态随机存取存储器(sram)；将信号提供到所述sram以响应于所述比较操作的所述结果而存储包含所述列地址的第一数据，包含所述存储器地址的行地址的第二数据以及所述特定数据值。18.根据权利要求17所述的设备，其中所述感测电路系统进一步配置成同时激活所述选择线和所述不同选择线以将所述特定数据值与所述多个数据值进行比较。19.根据权利要求18所述的设备，其中所述感测电路系统进一步配置成响应于激活所述选择线和所述不同选择线而锁存经由所述多个感测线提供的多个电荷。20.根据权利要求19所述的设备，其中所述感测电路系统进一步配置成响应于在锁存的电压为vdd或0时将所述特定数据值与所述多个数据值进行比较而标识匹配，且进一步配置成在所述锁存的电压为vdd/2时标识不匹配。
技术总结
设备和方法可与进行存储器中的操作相关。可在所述存储器进行不同操作时在后台中进行操作。举例来说，在所述存储器装置读取数据时可由所述存储器装置进行比较操作。所述比较操作的结果可存储在所述存储器装置的寄存器中。所述寄存器可在所述存储器装置的外部进行存取。取。取。
技术研发人员：
H
受保护的技术使用者：
美光科技公司
技术研发日：
2020.08.19
技术公布日：
2022/4/5
