1.本技术涉及集成
电路技术领域，具体涉及一种存储器内部电源产生电路。
背景技术：
2.对于95nm的sonos(silicon-oxide-nitride-oxide-silicon)型电可擦编程只读存储器(eeprom)，外部电源vdda的电压范围为1.7v～5.5v，需要产生一个内部电源vddi，提供给eeprom内部电路使用。
3.图1示出了相关技术提供的存储器内部电源产生电路示意图，相关技术中的电源产生电路包括由pmos管p01、pmos管p11、nmos管n01、nmos管n11和电阻r01组成的电流源产生电路。该电流源产生电路电流
镜像到pmos管p21，然后经pmos管p31和nmos管n21流到地端gnd，通过该过程决定了驱动管z11的栅端电压ib。
4.该驱动管z11的漏端接电源端vdd，该驱动管z11的源端电压v。在进入工作状态时，驱动管z11的源端会产生毫安级别的尖峰下拉电流，从而使得驱动管z11的源端电压v有个快速下掉的过程，且另外驱动管z11通常为大尺寸驱动管，其源端与栅端之间会存在较大的耦合电容，从而会耦合降低驱动管z11的栅端电压ib1，进而进一步使得驱动管z11的源端电压v降低，不利于存储器内部电源产生电路的驱动能力。
技术实现要素：
5.本技术提供了一种存储器内部电源产生电路，可以解决相关技术中驱动电压下掉的问题。
6.为了解决背景技术中
所述的技术问题，本技术提供一种存储器内部电源产生电路，所述存储器内部电源产生电路包括：电流源产生电路、第一镜像电路和第一驱动管；
7.所述第一镜像电路，连接在所述电流源产生电路和所述第一驱动管之间，基于所述电流源产生电路镜像产生第一镜像电流，并基于所述第一镜像电流产生第一控制电压提供给所述第一驱动管的栅端；
8.所述第一驱动管的漏端连接电源，源端输出驱动电压；
9.所述存储器内部电源产生电路还包括：第二镜像电路和第二驱动管；
10.所述第二镜像电路，连接在所述电流源产生电路和所述第二驱动管之间，从所述电流源产生电路镜像产生第二镜像电流，并基于所述第二镜像电流产生第二控制电压提供给所述第二驱动管的栅端；
11.所述第二驱动管的漏端连接电源，源端连接所述第一驱动管的栅端。
12.可选地，所述驱动电压的值计算公式为：vddi＝ib_vddi-vth(z1)-δv(z1)；其中，ib_vddi＝vga-vth(z2)；
13.vddi为所述驱动电压，ib_vddi为所述第一控制电压，vth(z1)为所述第一驱动管的阈值电压，δv(z1)为所述第一驱动管因电流流过而产生的压降；vga为所述第二控制电压，vth(z2)为所述第二驱动管的阈值电压。
14.可选地，所述第二控制电压的电位值与所述第一控制电压的电位值一致。
15.可选地，地端和所述第一驱动管的栅端之间连接稳压电容，所述稳压电容降低所述第一驱动管的源端和栅端之间的耦合作用，稳定所述驱动电压。
16.可选地，通过nmos管n3作为所述稳压电容；
17.所述nmos管n3的栅端连接所述第一驱动管的栅端，所述nmos管n3的源端、所述nmos管n3的漏端和所述nmos管n3的衬底端相连并接地端。
18.可选地，所述电流源产生电路包括pmos管p0、pmos管p1、nmos管n0、nmos管n1和电阻r0；
19.所述pmos管p0的
栅极与所述pmos管p1的栅极相连并连接所述pmos管p1的漏极，所述pmos管p0的源极和所述pmos管p1的源极均连到电源；
20.所述nmos管n0的栅极与所述nmos管n1的栅极相连并连接所述nmos管n0的漏极，所述nmos管n0的漏极还连接所述pmos管p0的漏极，所述nmos管n1的漏极连接所述pmos管p1的漏极，所述nmos管n0的源极连接地端，所述nmos管n1的源极连接所述电阻r0的一端，所述电阻r0的另一端连接所述地端。
21.可选地，所述第一镜像电路的包括pmos管p2、pmos管p3和nmos管n2；
22.所述pmos管p2的栅极连接所述pmos管p1的漏极，所述pmos管p2的源极连接电源，漏极连接pmos管p3的源极；
23.所述pmos管p3的栅极与所述nmos管n2的栅极相连，所述pmos管p3的漏极与所述nmos管n2的漏极相连，且所述pmos管p3的栅极与所述nmos管n2的栅极的相连节点，连接所述pmos管p3的漏极与所述nmos管n2的漏极的相连节点；
24.所述nmos管n2的源极连接地端。
25.可选地，所述第一镜像电路中pmos管p2漏极与pmos管p3源极的相连节点，连接所述第一驱动管的栅端，用于产生所述第一控制电压提供给所述第一驱动管的栅端。
26.可选地，所述第二镜像电路包括pmos管p5、pmos管p4和nmos管n4；
27.所述pmos管p5的栅极连接所述pmos管p1的漏极，所述pmos管p5的源极连接电源，漏极连接pmos管p4的源极；
28.所述pmos管p4的栅极与所述nmos管n4的栅极相连，所述pmos管p4的漏极与所述nmos管n4的漏极相连，且所述pmos管p4栅极与所述nmos管n4栅极的相连节点，连接所述pmos管p4的漏极与所述nmos管n4的漏极的相连节点；
29.所述nmos管n4的源极连接地端。
30.可选地，所述第二镜像电路中pmos管p5漏极连接pmos管p4源极的相连节点，连接所述第二驱动管的栅端，用于产生所述第二控制电压提供给所述第二驱动管的栅端。
31.本技术技术方案，至少包括如下优点：通过第二镜像电路基于第二镜像电流产生第二控制电压给第二驱动管的栅端，再通过第二驱动管的源端连接该第一驱动管的栅端，使得当第一驱动管的栅端电压(即第一控制电压)因受到第一驱动管的栅源间耦合电容而出现下降趋势时，第二驱动管能够将第一驱动管的栅端电压往回拉，从而使得驱动电压的快速恢复稳定，避免驱动电压持续下掉，利于该存储器内部电源产生电路的驱动能力。
附图说明
32.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
33.图1示出了相关技术提供的存储器内部电源产生电路示意图；
34.图2示出了本技术一实施例提供的存储器内部电源产生电路的电路原理图。
具体实施方式
35.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
36.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
37.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
38.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
39.图2示出了本技术一实施例提供的存储器内部电源产生电路的电路原理图，从图2中可以看出，该存储器内部电源产生电路包括：电流源产生电路110、第一镜像电路121、第一驱动管z1、第二镜像电路122和第一驱动管z2。
40.该第一镜像电路121连接在该电流源产生电路110和第一驱动管z1之间，能够基于该电流源产生电路110镜像产生第一镜像电流，能够基于该第一镜像电流产生第一控制电压ib_vddi，并将该第一控制电压ib_vddi提供给所述第一驱动管z1的栅端。
41.该第一驱动管z1的漏端连接电源vdda，第一驱动管z1的源端输出驱动电压vddi。
42.该第二镜像电路122连接在该电流源产生电路110和第二驱动管z2之间，能够基于该电流源产生电路110镜像产生第二镜像电流，能够基于该第二镜像电流产生第二控制电压vga，并将该第二控制电压vga提供给所述第二驱动管z2的栅端。
43.该第二驱动管z2的漏端连接电源vdda，第二驱动管z2的源端连接该第一驱动管z2的栅端。
44.本实施例通过第二镜像电路基于第二镜像电流产生第二控制电压给第二驱动管的栅端，再通过第二驱动管的源端连接该第一驱动管的栅端，使得当第一驱动管的栅端电
压(即第一控制电压)因受到第一驱动管的栅源间耦合电容而出现下降趋势时，第二驱动管能够将第一驱动管的栅端电压往回拉，从而使得驱动电压快速恢复稳定，避免驱动电压持续下掉，利于该存储器内部电源产生电路的驱动能力。
45.继续参照图2，其中的电流源产生电路110包括pmos管p0、pmos管p1、nmos管n0、nmos管n1和电阻r0。
46.所述pmos管p0的栅极与pmos管p1的栅极相连并连接所述pmos管p1的漏极，所述pmos管p0的源极和pmos管p1的源极均连到电源vdda。nmos管n0的栅极与所述nmos管n1的栅极相连并连接所述nmos管n0的漏极，nmos管n0的漏极还连接pmos管p0的漏极，所述nmos管n1的漏极连接所述pmos管p1的漏极，nmos管n0的源极连接地端gnda，nmos管n1的源极连接电阻r0的一端，电阻r0的另一端连接地端gnda。
47.所述第一镜像电路121包括pmos管p2、pmos管p3和nmos管n2。
48.所述pmos管p2的栅极连接所述电流源产生电路110中pmos管p1的漏极，所述pmos管p2的源极连接电源vdda，漏极连接pmos管p3的源极；所述pmos管p3的栅极与所述nmos管n2的栅极相连，所述pmos管p3的漏极与所述nmos管n2的漏极相连，且所述pmos管p3栅极与所述nmos管n2栅极的相连节点，连接所述pmos管p3漏极与所述nmos管n2漏极的相连节点；所述nmos管n2的源极连接地端gnda。
49.继续参照图2，所述第一镜像电路121中pmos管p2漏极与pmos管p3源极的相连节点，连接存储器内部电源产生电路中第一驱动管z1的栅端，用于产生第一控制电压ib_vddi提供给所述第一驱动管z1的栅端。
50.所述第二镜像电路122包括pmos管p5、pmos管p4和nmos管n4。
51.所述pmos管p5的栅极连接所述电流源产生电路110中pmos管p1的漏极，所述pmos管p5的源极连接电源vdda，漏极连接pmos管p4的源极；所述pmos管p4的栅极与所述nmos管n4的栅极相连，所述pmos管p4的漏极与所述nmos管n4的漏极相连，且所述pmos管p4栅极与所述nmos管n4栅极的相连节点，连接所述pmos管p4漏极与所述nmos管n4漏极的相连节点；所述nmos管n4的源极连接地端gnda。
52.继续参照图2，所述第二镜像电路122中pmos管p5漏极连接pmos管p4源极的相连节点，连接存储器内部电源产生电路中第二驱动管z2的栅端，用于产生第二控制电压vga提供给所述第二驱动管z2的栅端，该第二驱动管z2的源端连接所述第一驱动管z1的栅端。
53.为了进一步降低第一驱动管z1栅端和源端之间的耦合作用，可以在所述第一驱动管z1的栅端和地端gnda之间连接稳压电容，所述稳压电容降低所述第一驱动管z1的源端和栅端之间的耦合作用，稳定第一驱动管z1输出的驱动电压vddi。
54.可选地，可以通过nmos管n3作为所述稳压电容；所述nmos管n3的栅端连接所述第一驱动管z1的栅端，所述nmos管n3的源端、所述nmos管n3的漏端和所述nmos管n3的衬底端相连并接地端gnda。
55.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。
技术特征：
1.一种存储器内部电源产生电路，其特征在于，所述存储器内部电源产生电路包括：电流源产生电路、第一镜像电路和第一驱动管；所述第一镜像电路，连接在所述电流源产生电路和所述第一驱动管之间，基于所述电流源产生电路镜像产生第一镜像电流，并基于所述第一镜像电流产生第一控制电压提供给所述第一驱动管的栅端；所述第一驱动管的漏端连接电源，源端输出驱动电压；所述存储器内部电源产生电路还包括：第二镜像电路和第二驱动管；所述第二镜像电路，连接在所述电流源产生电路和所述第二驱动管之间，从所述电流源产生电路镜像产生第二镜像电流，并基于所述第二镜像电流产生第二控制电压提供给所述第二驱动管的栅端；所述第二驱动管的漏端连接电源，源端连接所述第一驱动管的栅端。2.如权利要求1所述的存储器内部电源产生电路，其特征在于，所述驱动电压的值计算公式为：vddi＝ib_vddi-vth(z1)-δv(z1)；其中，ib_vddi＝vga-vth(z2)；vddi为所述驱动电压，ib_vddi为所述第一控制电压，vth(z1)为所述第一驱动管的阈值电压，δv(z1)为所述第一驱动管因电流流过而产生的压降；vga为所述第二控制电压，vth(z2)为所述第二驱动管的阈值电压。3.如权利要求1所述的存储器内部电源产生电路，其特征在于，所述第二控制电压的电位值与所述第一控制电压的电位值一致。4.如权利要求1所述的存储器内部电源产生电路，其特征在于，地端和所述第一驱动管的栅端之间连接稳压电容，所述稳压电容降低所述第一驱动管的源端和栅端之间的耦合作用，稳定所述驱动电压。5.如权利要求4所述的存储器内部电源产生电路，其特征在于，通过nmos管n3作为所述稳压电容；所述nmos管n3的栅端连接所述第一驱动管的栅端，所述nmos管n3的源端、所述nmos管n3的漏端和所述nmos管n3的衬底端相连并接地端。6.如权利要求1所述的存储器内部电源产生电路，其特征在于，所述电流源产生电路包括pmos管p0、pmos管p1、nmos管n0、nmos管n1和电阻r0；所述pmos管p0的栅极与所述pmos管p1的栅极相连并连接所述pmos管p1的漏极，所述pmos管p0的源极和所述pmos管p1的源极均连到电源；所述nmos管n0的栅极与所述nmos管n1的栅极相连并连接所述nmos管n0的漏极，所述nmos管n0的漏极还连接所述pmos管p0的漏极，所述nmos管n1的漏极连接所述pmos管p1的漏极，所述nmos管n0的源极连接地端，所述nmos管n1的源极连接所述电阻r0的一端，所述电阻r0的另一端连接所述地端。7.如权利要求6所述的存储器内部电源产生电路，其特征在于，所述第一镜像电路的包括pmos管p2、pmos管p3和nmos管n2；所述pmos管p2的栅极连接所述pmos管p1的漏极，所述pmos管p2的源极连接电源，漏极连接pmos管p3的源极；所述pmos管p3的栅极与所述nmos管n2的栅极相连，所述pmos管p3的漏极与所述nmos管n2的漏极相连，且所述pmos管p3的栅极与所述nmos管n2的栅极的相连节点，连接所述pmos
管p3的漏极与所述nmos管n2的漏极的相连节点；所述nmos管n2的源极连接地端。8.如权利要求7所述的存储器内部电源产生电路，其特征在于，所述第一镜像电路中pmos管p2漏极与pmos管p3源极的相连节点，连接所述第一驱动管的栅端，用于产生所述第一控制电压提供给所述第一驱动管的栅端。9.如权利要求6所述的存储器内部电源产生电路，其特征在于，所述第二镜像电路包括pmos管p5、pmos管p4和nmos管n4；所述pmos管p5的栅极连接所述pmos管p1的漏极，所述pmos管p5的源极连接电源，漏极连接pmos管p4的源极；所述pmos管p4的栅极与所述nmos管n4的栅极相连，所述pmos管p4的漏极与所述nmos管n4的漏极相连，且所述pmos管p4栅极与所述nmos管n4栅极的相连节点，连接所述pmos管p4的漏极与所述nmos管n4的漏极的相连节点；所述nmos管n4的源极连接地端。10.如权利要求9所述的存储器内部电源产生电路，其特征在于，所述第二镜像电路中pmos管p5漏极连接pmos管p4源极的相连节点，连接所述第二驱动管的栅端，用于产生所述第二控制电压提供给所述第二驱动管的栅端。
技术总结
本申请涉及集成电路技术领域，具体涉及一种存储器内部电源产生电路。存储器内部电源产生电路包括：电流源产生电路、第一镜像电路和第一驱动管；第一镜像电路，连接在电流源产生电路和第一驱动管之间，基于电流源产生电路镜像产生第一镜像电流，并基于第一镜像电流产生第一控制电压提供给第一驱动管的栅端；第一驱动管的漏端连接电源，源端输出驱动电压；存储器内部电源产生电路还包括：第二镜像电路和第二驱动管；第二镜像电路，连接在电流源产生电路和第二驱动管之间，从电流源产生电路镜像产生第二镜像电流，并基于第二镜像电流产生第二控制电压提供给第二驱动管的栅端；第二驱动管的漏端连接电源，源端连接第一驱动管的栅端。源端连接第一驱动管的栅端。源端连接第一驱动管的栅端。
技术研发人员：
傅俊亮 姚翔
受保护的技术使用者：
上海华虹宏力半导体制造有限公司
技术研发日：
2022.06.28
技术公布日：
2022/10/11
