一种基于uis的sic芯片
测试方法
技术领域
1.本发明涉及一种半导体
器件测试方法，尤其涉及一种基于uis的sic芯片测试方法。
背景技术：
2.相对于传统的功率器件和半导体材料，sic 材料有着高禁带宽度、高临界击穿场强、高电子饱和速率和高热导率等优势。高禁带宽度使得sic 功率器件在耐高温和抗辐射方面具有的能力；高击穿场强使得sic 功率器件的击穿场强为2-4 mv/cm左右，约为传统si 器件的10倍；sic 材料中的载流子漂移很高，约为2.0x10
7 cm/s，使得sic 功率器件能够承受的极限频率很高；高热导率使得产生的热量迅速从器件有源区表面快速的扩散到封装界面处，使得器件具有很好的散热性能，由于同时具有高击穿场强和高热导率的优点，sic 材料和功率器件在高温和反偏高压环境下的适应能力大于si 器件。
3.sic 功率器件作为电力电子产品重要的组成元件，目前随着市场规模和研究水平已经达到了一定的水准，而且在当今全球化大背景下，随着理论设计和工艺技术的提升，市场规模不断扩大，sic 功率器件大量的被应用于直流电压转换器、航天航空、电动汽车等领域，对其可靠性也提出更为严苛的需求。近年来，sic 功率器件在反向雪崩条件、正向浪涌条件、高温以及反偏应力环境下的可靠性问题逐步得到广泛学者的关注，在实际应用的客户端发现碳化硅功率器件存在可靠性失效的问题，当器件长期处于高温反偏的状态下时，会导致器件性能的严重退化，威胁到整个电力系统的稳定性，所以如何提升sic 功率器件在应用端的可靠性而显得尤为重要，特别解决sic功率器件ppm级失效问题成为整个行业的难点。
4.碳化硅芯片在制造和封装的过程中，由于材料本身的
缺陷和工艺偏差等原因会产生一些性能不佳的产品，尤其是源自于衬底向外延层贯穿的螺位错（tsd）缺陷，该缺陷会引起器件的反向漏电流增大，对产品的性能与可靠性都会产生影响，并且含有tsd的管芯经过常规电性测试很难将其筛选出来，在可靠性试验过程中存在失效的风险较大。当器件长期处于反向偏压状态时，衬底中引入的tsd会延伸至外延表面，形成漏电通道，当漏电大小增加至一定的数量级，就会形成反向击穿失效点。
技术实现要素：
5.本发明针对以上问题，提供了一种经过梯度uis测试提前激发潜在风险的产品，解决sic 功率器件在可靠性端ppm 级失效问题的一种基于uis的sic芯片测试方法。
6.本发明的技术方案是：一种基于uis的sic芯片测试方法，包括以下步骤：s100，将待测的碳化硅功率器件进行电性检测，然后从电性检测合格的产品中选取若干只碳化硅功率器件在常温下分别进行uis极限能力测试，测试出相应的uis极限能力值，并计算平均uis极限能力测试值，记作e
max
；s200，第一次测试：
将uis极限能力测试的能量设置为e
max
的25%-30%；通过25%-30%emax uis测试将碳化硅功率器件中外延中尺寸小于10微米tsd缺陷提前激发出，将外延层中tsd缺陷密度大于0.5cm-2
的管芯筛选出；然而缺陷密度处于0.1-0.5cm-2
范围内的管芯经过这一次测试会受到损伤，使其承受uis测试的能量降低；s300，第二次测试：将uis测试的能量设置为e
max
的20%-25%，将步骤s200中缺陷密度处于0.1-0.5cm-2
范围内的管芯筛选出来；s400，第n-1次测试：将uis测试的能量设置为e
max
的5%，这一步可以将缺陷密度小于0.1 cm-2
，甚至更低的管芯筛选出来；s500，第n次测试：将uis测试的能量设置为e
max
的5%，最后一次复测，确保所有潜在风险的管芯被提前激发出来；进一步，待测的碳化硅功率器件选取的数量不少于10只。
7.进一步，步骤s100中电性检测包括额定电压的数值与电流的数值是否符合设定数值。
8.本发明具有的优点：sic 功率器件在经过可靠性验证前，首先进行一次uis测试，测试能量定为25%-30%e
max
，可以将uis能力小于25%-30%e
max
产品提前筛选出来，提高可靠性测试通过的比例。然而，经过一次uis测试也并非能够完全激发出所有潜在缺陷产品，仍有一些性能不佳的产品在可靠性验证中可能存在失效的风险。因为这些性能较弱管芯在经过30%e
max uis测试过程中，少数芯片也会受到一定的损伤，使其承受的uis的能力小于5%e
max
。uis能力小于5%e
max
管芯在可靠性试验过程中失效的风险较高。所以本发明又提出的采用多次梯度uis测试的方法，测试的能量分布为30%
ꢀ‑
5%e
max
，首次测试的能量为25%-30%e
max
，中间测试的能量为10%-25%e
max
，最后两次测试的能量为5%e
max
，因为5%e
max
测试能量较低，不会对芯片造成任何损伤，倒数第二次的测试可以将上一次测试后能力低于5% e
max
筛选出来，而最后一次5%e
max uis测试不会产生降料，这样经过4-6次梯度uis测试几乎可提前激发出所有潜在风险的产品，更加有效解决了sic 功率器件在可靠性端ppm 级失效问题。
具体实施方式
9.针对以上问题，本发明提出了一种提升sic可靠性的方法，在不损伤产品本身性能的基础上，可靠性测试前经过一次 25%-30%uis极限测试（e
max
）。隐藏在sic外延中的tsd缺陷大部分起源于衬底和外延层的界面处，沿[11-20]晶向规律生长，缺陷长度l可以表示为l=d/sin(θ)，其中d为sic外延层的厚度，θ为sic衬底沿[11-20]方向的偏转角度，当业界中sic外延的厚度为5-15微米，tsd缺陷的尺寸一般低于10微米。25%-30%e
max uis测试可以将外延中尺寸小于10微米tsd缺陷提前激发出，过高的能量可能会对正常芯片造成较大的损伤，能量较低无法将缺陷激发出来，这样可提前筛选出性能较弱的产品，从而一定程度可提升样品在可靠性测试过程的通过率。
[0010]
但是仍有少量管芯在可靠性考核中存在失效的现象，无法彻底解决ppm 级失效的问题。针对该现象，本发明提出了通过多次梯度uis测试的方案，几乎可提前激发出所有性
能较弱的产品，从而提升产品在应用端的可靠性。
[0011]
所述的多次梯度uis 测试指的是提前经过4-6次的uis测试，首次测试的能量为25%-30% e
max
，最后两次测试的能量为5% e
max
，中间测试的能量为5%-20% e
max
。
[0012]
一种基于uis的sic芯片测试方法，包括以下步骤：s100，将待测的碳化硅功率器件进行电性检测，然后从电性检测合格的产品中选取若干只碳化硅功率器件在常温下分别进行uis极限能力测试，测试出相应的uis极限能力值，并计算平均uis极限能力测试值，记作e
max
；s200，第一次测试：将uis极限能力测试的能量设置为e
max
的25%-30%；通过25%-30%emax uis测试将碳化硅功率器件中外延中尺寸小于10微米tsd缺陷提前激发出，从而将外延层中tsd缺陷密度大于0.5cm-2
的管芯筛选出；然而缺陷密度处于0.1-0.5cm-2
范围内的管芯经过这一次测试会受到损伤，使其承受uis测试的能量降低；sic外延中的tsd缺陷大部分起源于衬底和外延层的界面处，沿[11-20]晶向规律生长，缺陷长度l可以表示为l=d/sin(θ)，其中d为sic外延层的厚度，θ为sic衬底沿[11-20]方向的偏转角度，当业界中sic外延的厚度为5-15微米，tsd缺陷的尺寸一般低于10微米。25%-30%emax uis测试可以将外延中尺寸小于10微米tsd缺陷提前激发出，过高的能量会对整体芯片造成较大的损伤，能量较低无法将缺陷激发出来。根据uis能量计算公式e =
ꢀ½
i2l确定电感l和测试电流i进行第一次uis测试；由于不同规格的产品emax值会不相同，在本发明中电流大小小于10a 的管芯测试电感l大小设定为5mh，电流大小大于10a 的管芯测试电感大小设定10 mh，测试电流i根据上述公式即可计算出，以上的这一步可以将外延层中tsd缺陷密度大于0.5cm-2
的管芯筛选出来，然而少数缺陷密度处于0.1-0.5cm-2
的管芯经过这一次测试后芯片也会受到一定的损伤，使其承受uis测试的能量降低，少数管芯承受的能量会低于5% e
max
，这些管芯需要下一步的筛选测试；s300，第二次测试：将uis测试的能量设置为e
max
的20%-25%，将步骤s200中缺陷密度处于0.1-0.5cm-2
范围内的管芯筛选出来；根据uis能量计算公式e =
ꢀ½
i2l确定电感l和测试电流i进行第二次uis测试；本发明中将步骤s200中损伤的管芯给筛选出来，其测试的能量要低于上一步中测试的能量，原因是正常管芯连续经过25%-30% e
max 能量的冲击也会受到损伤，所以依次采用能量递减的方式，直到最后两步测试的能量为5% e
max
；s400，第n-1次测试：将uis测试的能量设置为e
max
的5%，这一步可以将缺陷密度小于0.1 cm-2
，甚至更低的管芯筛选出来；s500，第n次测试：将uis测试的能量设置为e
max
的5%，最后一次复测，确保所有潜在风险的管芯被提前激发出来；进一步，步骤s100中，待测的碳化硅功率器件选取的数量不少于10只。
[0013]
进一步，步骤s100中电性检测包括额定电压的数值与电流的数值是否符合设定数值。
[0014]
案例1：高温反偏（htrb）试验为一项加速寿命老化的测试，即在高温环境中给器件施加较高的反向电压，测试是的时间为168h、500h与1000h。一些损伤的管芯经htrb测试后会出现漏电增大，反向阻断性能退化，较严重的直接出现反向击穿的现象，因此htrb常作为功率器件的可靠性验证测试。本方案主要针对的器件主要是碳化硅jbs、sbd、mps、mosfet等一系列功率器件，以一种国产650v 6a 碳化硅jbs二极管为例。这些器件在htrb可靠性测试之前，首先对器件进行5次梯度uis 测试，提前可完全将含有缺陷的产品筛选出，确保htrb 验证时的通过率。为了提高实验的对比性，设置了4组实验进行对比验证。
[0015]
实验组1的uis 测试条件依次为：30% e
max
、20% e
max
、10% e
max 、5% e
max
、5% e
max uis测试；实验组2的测试条件为30% e
max
、20% e
max
、10% e
max uis测试；实验组3的测试条件为30%e
max uis测试；实验组4未经过uis测试。
[0016]
每组实验的样本量为231，每组实验中的样品依次进行uis 测试后，置于650v 175℃环境下进行htrb 可靠性验证，试验时间为1000 h。统计每组htrb试验样品失效的数量，并进行详细分析。
[0017]
整体实施步骤如下所述：首先选取少量样品在常温下进行静态电性测试，选取10颗静态电性良好的产品进行uis 极限测试（测试电感为2mh），得出该样品的uis 极限数值。具体数据如下表2所示：
由于测试的数据离散型较为集中，所以选取平均值作为该产品的e
max 。在htrb可靠性验证前，每组实验样品进行几次uis 筛选测试，其中30% e
max
、20% e
max
、10% e
max
、5% e
max 的电感分别为1mh、0.5mh、0.5mh、0.5mh，经过每次的uis 测试每组实验样品均会产生一定的降料比例，少量的性能不佳的产品可被提前筛选出来，降低可靠性试验中失效的风险。
[0018]
实验组3的样品中经过1次30% e
max 测试，仅能筛选出5颗性能不佳的产品；实验组2经过3次uis 测试，产生14颗的降料，相对于实验组3，可以提前激发出更多潜在的不良品；实验组1经过5次uis 测试，在最后一次5% e
max 测试中，并未产生降料，说明实验组2经过3次uis测试后仍有极少量产品在htrb 考核中存在失效的风险。
[0019]
对每组经过uis 筛选测试的产品进行编号处理，依次置于650v 175℃的环境中进行htrb可靠性考核，实验结果如下表6所示：可以看出，经过4次uis测试的实验组1产品经过1000 h htrb 考核后，没有产生降料，所有产品均通过htrb试验，实验组2和实验组3的产品经过1000 h htrb试验后，分别出现1颗与2颗失效样品，检查后均为反向击穿状态，实验组4所有产品经过htrb试验后产生了5颗失效品，由此说明经过多次梯度uis测试可以将性能不佳的产品提前筛选出来，从而降低htrb 考核过程中失效的风险，提升产品的可靠性。
[0020]
案例2：本案例选取一款1200v 20a 碳化硅mps二极管作为试验对象。在对该产品进行htrb 考核之前，同样对产品进行5次梯度uis 测试。设置了3组实验进行对比验证：实验组一的uis 测试条件依次为：30% e
max
、20% e
max
、10% e
max
、5% e
max
、5% e
max
；
实验组二的测试条件为30% e
max
、20% e
max
、10% e
max
；实验组三的测试条件为30% e
max
。
[0021]
每组实验的样本量为231，每组实验中的样品依次进行uis 测试后，置于偏压为1200 v，温度为175℃的环境下进行htrb 可靠性验证，试验时间为1000 h。统计每组htrb试验样品失效的数量，并进行详细分析。
[0022]
整体实施步骤如下所述：首先选取少量样品在常温下进行静态电性测试，选取10颗静态电性良好的产品进行uis 极限测试（测试电感为30mh），得出该样品的uis 极限数值。具体数据如下表7所示：由于测试的数据离散型较为集中，所以选取平均值作为该产品的emax 。在htrb可
靠性验证前，每组实验样品进行几次uis 筛选测试，其中30% emax、20% emax、10% emax 、5% emax 的电感分别为11mh、7.3mh、5.2mh、3.7mh，经过每次的uis 测试每组实验样品均会产生一定的降料比例，这些降料均为性能不良品。其中实验组3经过1次30% uis测试仅能筛选出4颗不良品，实验组2经过3次uis测试，产生了8颗降料，可以将更多的不良品激发出来，然而实验组1经过5次uis测试，在第4次测试中中也能产生1颗降料，说明实验组2中三次uis测试不能完全将所有的不良品筛选出，仍有少量产品可能存在失效的风险。
[0023]
对每组产品进行编号处理，依次置于1200v 175℃的环境中进行htrb可靠性考核，实验结果如下表11所示：可以看出，经过5次uis测试的实验组1产品经过1000 h htrb 考核后，没有产生降料，所有产品均通过htrb试验，实验组2和实验组3的产品经过1000 h htrb试验后，分别出现1颗与3颗失效样品，检查后均为反向击穿状态，由此说明经过多次uis测试几乎可以将所有性能不佳的产品提前筛选出来，从而降低htrb 考核过程中失效的风险，提升产品的可靠性。
[0024]
以上，仅为本案所公开的具体实施方式，但本公开的保护范围并不局限于此，本案所公开的保护范围应以权利要求的保护范围为准。
技术特征：
1.一种基于uis的sic芯片测试方法，其特征在于，包括以下步骤：s100，将待测的碳化硅功率器件进行电性检测，然后从电性检测合格的产品中选取若干只碳化硅功率器件在常温下分别进行uis极限能力测试，测试出相应的uis极限能力值，并计算平均uis极限能力测试值，记作e
max
；s200，第一次测试：将uis极限能力测试的能量设置为e
max
的25%-30%；通过25%-30%emax uis测试将碳化硅功率器件中外延中尺寸小于10微米tsd缺陷提前激发出，将外延层中tsd缺陷密度大于0.5cm-2
的管芯筛选出；然而缺陷密度处于0.1-0.5cm-2
范围内的管芯经过这一次测试会受到损伤，使其承受uis测试的能量降低；s300，第二次测试：将uis测试的能量设置为e
max
的20%-25%，将步骤s200中缺陷密度处于0.1-0.5cm-2
范围内的管芯筛选出来；s400，第n-1次测试：将uis测试的能量设置为e
max
的5%，这一步可以将缺陷密度小于0.1 cm-2
，甚至更低的管芯筛选出来；s500，第n次测试：将uis测试的能量设置为e
max
的5%，最后一次复测，确保所有潜在风险的管芯被提前激发出来。2.根据权利要求1所述的一种基于uis的sic芯片测试方法，其特征在于，步骤s100中，待测的碳化硅功率器件选取的数量不少于10只。3.根据权利要求1所述的一种基于uis的sic芯片测试方法，其特征在于，步骤s100中电性检测包括额定电压的数值与电流的数值是否符合设定数值。
技术总结
一种基于UIS的SiC芯片测试方法。涉及一种半导体器件测试方法。包括以下步骤：S100，将待测的碳化硅功率器件进行电性检测，然后从电性检测合格的产品中选取若干只碳化硅功率器件在常温下分别进行UIS极限能力测试，测试出相应的UIS极限能力值，并计算平均UIS极限能力测试值，记作E
技术研发人员：
陈鸿骏 杨程 王毅 赵耀 刘圣前 万胜堂 王正
受保护的技术使用者：
扬州扬杰电子科技股份有限公司
技术研发日：
2022.09.01
技术公布日：
2022/11/25
