闪存存储器的读取方法与流程

阅读：评论：0

1.本发明涉及半导体技术领域，特别涉及一种闪存存储器的读取方法。

背景技术：

2.闪存存储器是一种具有数据记忆功能的非易失性存储器。闪存存储器的读写可以是以页为单位进行的。由于闪存存储器具有存储容量大的特点，因此被大量的应用于各种电子设备。但在闪存存储器的应用过程中发现，一些数据写入存储单元并经过多次读取之后，闪存存储器会存在读取干扰的问题，因此需要一种新的闪存存储器的读取方法。

技术实现要素：

3.本发明的目的在于提供一种闪存存储器的读取方法，以解决闪存存储器的读取干扰的问题。
4.为解决上述技术问题，本发明提供一种闪存存储器的读取方法，所述闪存存储器包括多个存储单元、多条源线和多条位线，所述多个存储单元呈矩形阵列式排布，位于同一行的所述存储单元连接至同一条源线并且位于同一列的存储单元连接至同一条位线，所述闪存存储器的读取方法包括：从所述多个存储单元中选择至少一个存储单元；在选中的存储单元连接的位线上施加第一电压，并在每个存储单元连接的源线上施加零电压，以对选中的所述存储单元进行读取。
5.可选的，在所述的闪存存储器的读取方法中，每个存储单元包括：控制晶体管，包括浮栅、控制栅、第一源极和第一漏极，所述浮栅形成于衬底上，所述控制栅覆盖所述浮栅，所述第一源极和第一漏极分别形成于所述浮栅两侧的衬底内；选择晶体管，包括选择栅、第二源极和第二漏极，所述选择栅形成于所述衬底上，所述第二源极和第二漏极分别形成于所述选择栅两侧的衬底内。
6.可选的，在所述的闪存存储器的读取方法中，位于同一行的所述控制晶体管的控制栅连接在一起，以及位于同一行的所述选择晶体管的选择栅连接在一起。
7.可选的，在所述的闪存存储器的读取方法中，位于同一行的控制晶体管的第一源极连接至同一条所述源线，以及位于同一列的选择晶体管的第二漏极连接至同一条所述位线。
8.可选的，在所述的闪存存储器的读取方法中，所述闪存存储器的读取方法还包括：在对选中的所述存储单元进行读取时，还在选中的所述存储单元的选择栅上施加第二电压，所述第二电压与所述第一电压满足如下关系式：v
sg
=-0.7*v
bl
，其中，v
bl
表示第一电压，v
sg
表示第二电压。
9.可选的，在所述的闪存存储器的读取方法中，所述第一电压为1v~2v。
10.可选的，在所述的闪存存储器的读取方法中，所述闪存存储器的读取方法还包括：在对选中的所述存储单元进行读取时，还在与选中的存储单元位于同一行且不同列的非选中的所述存储单元的位线上施加零电压。
11.可选的，在所述的闪存存储器的读取方法中，所述闪存存储器的读取方法还包括：在对选中的所述存储单元进行读取时，还在与选中的存储单元位于不同列且不同行的非选中的所述存储单元的选择栅上施加所述第一电压。
12.可选的，在所述的闪存存储器的读取方法中，所述控制晶体管与所述选择晶体管之间的衬底中形成有浅沟槽隔离结构。
13.可选的，在所述的闪存存储器的读取方法中，所述浅沟槽隔离结构包括形成于所述衬底中的浅沟槽以及填充于浅沟槽中的隔离层，所述浅沟槽的顶部边角为圆角。
14.在本发明提供的闪存存储器的读取方法中，在对闪存存储器进行读取时，通过在选中的存储单元连接的位线上施加第一电压，并在每个存储单元连接的源线上施加零电压，如此设置，在读取过程中，减小了存储单元的横向电场与纵向电场之间的压差，降低了存储单元导电沟道的平均电场的强度，从而可以减少或避免读取过程中的干扰。
附图说明
15.图1是本发明实施例的闪存存储器的结构示意图。
16.图2是本发明实施例的闪存存储器的存储单元的电路图。
17.图3是本发明实施例的闪存存储器的读取方法的流程示意图。
18.其中，附图标记说明如下：100-衬底；101-存储单元；102-阱区；103-浅沟槽隔离结构；103a-顶部边角；110-控制晶体管；111-浮栅；112-控制栅；113-第一源极；114-第一漏极；115、124-氧化层；116-栅间介质层；120-选择晶体管；121-选择栅；122-第二源极；123-第二漏极；cg1、cg2、cg3、cg4-第一控制线；sg1、sg2、sg3、sg4-第二控制线；bl1、bl2、bl3-位线；sl1、sl2-源线。
具体实施方式
19.以下结合附图和具体实施例对本发明提出的闪存存储器的读取方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
20.图1是本发明实施例的闪存存储器的结构示意图。图2是本发明实施例的闪存存储器的存储单元的电路图。如图1和图2所示，所述闪存存储器包括多个存储单元101、多条源线sl1、sl2和多条位线bl1、bl2、bl3，所述多个存储单元101呈矩形阵列式排布，位于同一行的所述存储单元101连接至同一条源线sl1并且位于同一列的存储单元101连接至同一条位线bl1。需要说明的是，为了简化，在图2中只示出了包含三条位线(bl1、bl2、bl3)和两条源线(sl1、sl2)的情形。但本领域技术人员可以理解的是，在实际应用中，所述位线和源线的个数可以根据需要进行设置，不以此为限。进一步的，本实施例中，所述多个存储单元中的一部分存储单元101构成扇区一，另一部分存储单元101构成扇区二，扇区一中的存储单元可以连接至源线sl1，扇区二中的存储单元可以连接至源线sl2。
21.如图1所示，每个存储单元101包括控制晶体管110和选择晶体管120，控制晶体管110和选择晶体管120可以为pmos晶体管。通过所述选择晶体管120可以选定或者取消选定的固定地址的存储单元101所进行的操作。所述控制晶体管110用于存储“0/1”。通过具体操作使得控制晶体管110呈现不同的电学特性(比如不同的阈值电压)，从而代表“0”或“1”。在
每个存储单元101中，所述选择晶体管120和所述控制晶体管110串联，从而形成用于存储数据的存储单元101。
22.具体的，如图1所示，所述控制晶体管110包括浮栅111、控制栅112、第一源极113和第一漏极114，所述浮栅111形成于衬底100上，所述控制栅112覆盖所述浮栅111，所述第一源极113和第一漏极114分别形成于所述浮栅111两侧的衬底100内。所述浮栅111用于存储电子，其厚度例如可以为100埃~200埃。所述浮栅111的材质与控制栅112的材质均为掺杂的多晶硅，此外，所述浮栅111与衬底100之间还形成有氧化层115，以及浮栅111与控制栅112之间还形成有栅间介质层（例如ono层）116。
23.如图2所示，位于同一行的控制晶体管110的控制栅112连接在一起，例如可通过第一控制线sg1、sg2、sg3、sg4连接。位于同一行的控制晶体管110的第一源极113连接至同一条源线sl1或源线sl2。本实施例中，扇区一中的控制晶体管110的第一源极113连接至源线sl1，扇区二中的控制晶体管110的第一源极113连接至源线sl2。
24.如图1所示，所述选择晶体管120包括选择栅121、第二源极122和第二漏极123，所述选择栅121形成于所述衬底100上，所述第二源极122和第二漏极123分别形成于所述选择栅121两侧的衬底100内。其中，选择栅121与衬底100之间还形成有氧化层124，以进行隔离。所述选择栅121的材质为掺杂的多晶硅。本实施例中的选择栅121可与控制栅112在同一工艺中形成，以节省工艺制程。
25.本实施例中，如图1和图2所示，位于同一行的所述选择晶体管120的选择栅121连接在一起，例如可通过第二控制线sg1、sg2、sg3、sg4连接。位于同一列的选择晶体管120的第二漏极123连接至同一条位线bl1、bl2、bl3。
26.此外，在衬底100中形成有阱区（例如n-well）102，并且第一源极113、第二源极122、第一漏极114和第二漏极123均形成于阱区102中。
27.如图1所示，所述选择晶体管120与控制晶体管110之间的衬底100中形成有浅沟槽隔离结构103，所述浅沟槽隔离结构103包括形成于所述衬底100中的浅沟槽（未图示）以及填充于浅沟槽中的隔离层（未图示），所述浅沟槽的顶部边角103a为圆角。具体的，在形成存储单元101之前，先利用等离子刻蚀工艺刻蚀衬底100，以在衬底100中形成浅沟槽。然后，利用惰性气体进行退火处理，使浅沟槽的顶部边角103a变为圆角（如图1所示）。在此，所述圆角是指退火处理之后使得所述浅沟槽的顶部边角103a较退火处理之前更加圆滑。本实施例中，退火处理使用的气体为氩气、氪气、氙气、氡气中的一种或多种的混合气体。本实施例中，退火处理过程中所使用的气体为氩气，以下内容将以氩气为例进行阐述。
28.进一步的，退火处理的温度范围为900℃~1500℃，退火处理的时间范围为10min~60min。在退火处理的高温条件下，浅沟槽的顶部边角103a位置（衬底）会软化。再加以氩气对浅沟槽的顶部边角位置进行重轰击，使得软化的顶部边角逐渐趋于圆滑，而形成圆角。圆角可以避免浅沟槽隔离结构103击穿和窄宽效应，提升晶体管的性能，并且可以减少闪存存储器在读取过程中的干扰。
29.图3是本发明实施例的闪存存储器的读取方法的流程示意图。如图3所示，所述闪存存储器的读取方法包括：步骤s1：从所述多个存储单元中选择至少一个存储单元；步骤s2：在选中的存储单元连接的位线上施加第一电压，并在每个存储单元101连接的源线上施加零电压，以对选中的所述存储单元101进行读取。
30.如图2所示，本实施例中，通过在选中的存储单元101连接的位线bl1上施加第一电压，并在每个存储单元101连接的源线sl1、sl2上施加零电压，如此设置，在读取过程中，减小了存储单元101的横向电场与纵向电场之间的压差，降低了存储单元101导电沟道的平均电场的强度，从而可以减少或避免读取过程中的干扰。
31.接下去，将对上述步骤进行更详细的说明。
32.如图2所示，在步骤s1中，从所述多个存储单元101中选择至少一个存储单元101。在此，以选中一个存储单元101为例。在其他实施例中，可以选中两个、三个或者四个存储单元等，或者可以通过外围电路选择同一行的存储单元101进行读取。外围电路包括行译码器和列译码器等，该外围电路为现有技术，在此不再赘述。
33.在步骤s2中，在选中的存储单元101连接的位线bl1上施加第一电压，并在每个存储单元101连接的源线sl1上施加零电压，以对选中的所述存储单元101进行读取，从而得到选中的存储单元101中存储的信息。其中，第一电压为1v~2v。在对选中的存储单元101进行读取的过程中，存储单元101中存在横向电场（位线bl1与源线sl1之间）与纵向电场（浮栅111与导电沟道之间）。经研究发现，闪存存储器读取过程中的干扰与导电沟道(浮栅111与衬底100之间)的平均电场有关，而导电沟道的平均电场受读取过程中的源线sl1电压和位线bl1电压影响。
34.具体的，导电沟道的平均电场与读取过程中的源线sl1电压和位线bl1电压关系式为：v=[(v
bl
+v
sl
)/2+v
sl
]/2；其中，v表示导电沟道的平均电场，v
bl
表示选中的存储单元101连接的位线bl1上施加的电压，v
sl
表示选中的存储单元101连接的源线sl1上施加的电压；(v
bl
+v
sl
)/2表示控制晶体管110的内部电压v
int
。
[0035]
由上述关系式可知，源线sl1和位线bl1的电压越小，控制晶体管110的内部电压越小，导电沟道的平均电场越小。因此本实施例中在选中的存储单元101连接的位线bl1上施加第一电压，并在每个存储单元101连接的源线sl1、sl2上施加零电压，如此设置，在读取过程中，减小了存储单元101的横向电场与纵向电场之间的压差，降低了存储单元101的导电沟道的平均电场的强度，能够避免浮栅111中的电子溢出，从而可以减少或避免读取过程中的干扰。
[0036]
此外，在对选中的所述存储单元101进行读取时，还在与选中的存储单元101位于同一行且不同列的非选中的所述存储单元的位线bl2、bl3上施加零电压，以及在与选中的存储单元101位于不同列且不同行的非选中的所述存储单元的选择栅上施加所述第一电压（通过第二控制线sg2、sg3、sg4施加），以及在所有的控制栅112上施加零电压（通过第一控制线cg1、cg2、cg3、cg4施加），以实现对选中的存储单元101的读取。
[0037]
本实施例中，所述第二电压与所述第一电压满足如下关系式：v
sg
=-0.7*v
bl
，其中，v
bl
表示第一电压，v
sg
表示第二电压。如此配置，能够快速开启或关闭选择晶体管120，进一步优化读取操作。对选中的所述存储单元101进行读取时，所施加的电压如下所示：
综上可见，在本发明提供的闪存存储器的读取方法中，在对闪存存储器进行读取时，通过在选中的存储单元连接的位线上施加第一电压，并在每个存储单元连接的源线上施加零电压，如此设置，在读取过程中，减小了存储单元的横向电场与纵向电场之间的压差，降低了存储单元的导电沟道平均电场的强度，从而可以减少或避免读取过程中的干扰。
[0038]
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

技术特征：

1.一种闪存存储器的读取方法，所述闪存存储器包括多个存储单元、多条源线和多条位线，所述多个存储单元呈矩形阵列式排布，位于同一行的所述存储单元连接至同一条源线并且位于同一列的存储单元连接至同一条位线，其特征在于，所述闪存存储器的读取方法包括：从所述多个存储单元中选择至少一个存储单元；在选中的存储单元连接的位线上施加第一电压，并在每个存储单元连接的源线上施加零电压，以对选中的所述存储单元进行读取。2.如权利要求1所述的闪存存储器的读取方法，其特征在于，每个存储单元包括：控制晶体管，包括浮栅、控制栅、第一源极和第一漏极，所述浮栅形成于衬底上，所述控制栅覆盖所述浮栅，所述第一源极和第一漏极分别形成于所述浮栅两侧的衬底内；选择晶体管，包括选择栅、第二源极和第二漏极，所述选择栅形成于所述衬底上，所述第二源极和第二漏极分别形成于所述选择栅两侧的衬底内。3.如权利要求2所述的闪存存储器的读取方法，其特征在于，位于同一行的所述控制晶体管的控制栅连接在一起，以及位于同一行的所述选择晶体管的选择栅连接在一起。4.如权利要求2所述的闪存存储器的读取方法，其特征在于，位于同一行的控制晶体管的第一源极连接至同一条所述源线，以及位于同一列的选择晶体管的第二漏极连接至同一条所述位线。5.如权利要求2所述的闪存存储器的读取方法，其特征在于，所述闪存存储器的读取方法还包括：在对选中的所述存储单元进行读取时，还在选中的所述存储单元的选择栅上施加第二电压，所述第二电压与所述第一电压满足如下关系式：v
sg
=-0.7*v
bl
，其中，v
bl
表示第一电压，v
sg
表示第二电压。6.如权利要求1或5所述的闪存存储器的读取方法，其特征在于，所述第一电压为1v~2v。7.如权利要求2所述的闪存存储器的读取方法，其特征在于，所述闪存存储器的读取方法还包括：在对选中的所述存储单元进行读取时，在与选中的存储单元位于同一行且不同列的非选中的所述存储单元的位线上施加零电压。8.如权利要求2所述的闪存存储器的读取方法，其特征在于，所述闪存存储器的读取方法还包括：在对选中的所述存储单元进行读取时，还在与选中的存储单元位于不同列且不同行的非选中的所述存储单元的选择栅上施加所述第一电压。9.如权利要求2所述的闪存存储器的读取方法，其特征在于，所述控制晶体管与所述选择晶体管之间的衬底中形成有浅沟槽隔离结构。10.如权利要求9所述的闪存存储器的读取方法，其特征在于，所述浅沟槽隔离结构包括形成于所述衬底中的浅沟槽以及填充于浅沟槽中的隔离层，所述浅沟槽的顶部边角为圆角。

技术总结

本发明提供一种闪存存储器的读取方法，在对闪存存储器进行读取时，通过在选中的存储单元连接的位线上施加第一电压，并在每个存储单元连接的源线上施加零电压，如此设置，在读取过程中，减小了存储单元的横向电场与纵向电场之间的压差，降低了存储单元导电沟道的平均电场的强度，从而可以减少或避免读取过程中的干扰。扰。扰。