存储器系统及存储器系统的操作方法与流程

阅读：评论：0

存储器系统及存储器系统的操作方法
1.相关申请的交叉引用
2.本技术要求于2021年4月19日提交的申请号为10-2021-0050345的韩国专利申请的优先权，该韩国专利申请通过引用整体并入本文。
技术领域
3.本公开的各个实施例涉及一种存储器系统及存储器系统的操作方法。

背景技术：

4.存储器系统包括数据存储装置，该数据存储装置基于来自诸如计算机、服务器、智能电话、平板pc或其他电子装置的主机的请求来存储数据。存储器系统的示例涵盖从传统的基于磁盘的硬盘驱动器(hdd)到诸如固态驱动器(ssd)、通用闪存(ufs)装置或嵌入式mmc(emmc)装置的基于半导体的数据存储装置。
5.存储器系统可以进一步包括用于控制存储器装置的存储器控制器。存储器控制器可以从主机接收命令并且基于接收的命令，可以运行命令或控制对存储器系统中的存储器装置的读取操作/写入操作/擦除操作。存储器控制器可以用于执行固件操作以控制这种操作，该固件操作用于执行逻辑运算。
6.当存储器系统将数据写入存储器装置中时，发生失败的可能性可以根据将数据写入包括在存储器装置中的多个存储器管芯之中的哪个存储器管芯而变化。

技术实现要素：

7.本公开的实施例提供一种存储器系统及存储器系统的操作方法，能够防止由于特定存储器管芯中发生编程失败的次数增加而编程性能劣化和寿命缩短。
8.此外，本公开的实施例提供一种存储器系统及存储器系统的操作方法，其能够将由编程操作所需的时间增加而导致的副作用最小化。
9.在一个方面，本公开的实施例可以提供一种存储器系统，该存储器系统包括：存储器装置，包括多个存储器管芯；以及存储器控制器，与存储器装置通信并且控制存储器装置。
10.存储器控制器可以存储针对多个存储器管芯中的每一个的编程失败计数，该编程失败计数指示在对每个存储器管芯的编程操作期间发生编程失败的累积次数。
11.存储器控制器可以针对多个存储器管芯之中的目标存储器管芯，基于目标编程失败计数，改变当对目标存储器管芯执行编程操作时应用到目标存储器管芯的操作参数之中的第一操作参数，该目标编程失败计数是针对目标存储器管芯的编程失败计数。
12.在这种情况下，第一操作参数可以是当对目标存储器管芯执行编程操作时包括在目标存储器管芯中的多个位线被预充电的时间。
13.在另一方面中，本公开的实施例可以提供一种存储器系统的操作方法，该存储器系统包括存储器装置和存储器控制器，存储器装置包括多个存储器管芯，存储器控制器与
存储器装置通信并且控制存储器装置。
14.存储器系统的操作方法可以包括：存储针对多个存储器管芯中的每一个的编程失败计数，该编程失败计数指示在对每个存储器管芯的编程操作期间发生编程失败的累积次数。
15.存储器系统的操作方法可以包括：基于目标编程失败计数，改变当对多个存储器管芯之中的目标存储器管芯执行编程操作时应用到目标存储器管芯的操作参数之中的第一操作参数，该目标编程失败计数是针对目标存储器管芯的编程失败计数。
16.在这种情况下，第一操作参数可以是当对目标存储器管芯执行编程操作时包括在目标存储器管芯中的多个位线被预充电的时间。
17.在另一方面中，本公开的实施例可以提供一种存储器系统，该存储器系统包括：存储器装置，包括多个存储器管芯；以及控制器，耦合到存储器装置。
18.控制器可以确定针对多个存储器管芯之中的目标存储器管芯的编程失败计数。
19.控制器可以确定编程失败计数是否大于或等于设定的阈值计数。
20.当确定编程失败计数大于或等于设定的阈值计数时，控制器可以调整针对目标存储器管芯的设定的操作参数。
21.控制器可以基于调整的操作参数控制目标存储器管芯的多个位线以对目标存储器管芯执行编程操作。
22.操作参数可以包括对多个位线预充电的时间。
23.控制器可以在确定编程失败计数小于阈值计数时保持针对目标存储器管芯的设定的操作参数，并且基于设定的操作参数控制目标存储器管芯的多个位线以对目标存储器管芯执行编程操作。
24.阈值计数可以基于两个相邻时间段之间的编程失败计数的变化来确定。
25.根据本公开的实施例，可以防止由于特定存储器管芯中发生编程失败的次数增加而编程性能劣化和寿命缩短的问题，并且最小化由编程操作所需的时间增加而导致的副作用。
附图说明
26.图1是示出基于所公开技术的实施例的存储器系统的配置的示意图。
27.图2是示意性地示出基于所公开技术的实施例的存储器装置的框图。
28.图3示出基于所公开技术的实施例的存储器装置的字线和位线的结构。
29.图4示出根据本公开的实施例的存储器系统的示意性结构。
30.图5示出根据本公开的实施例的由存储器系统改变应用到目标存储器管芯的操作参数的操作。
31.图6是示出根据本公开的实施例的由存储器系统确定是否改变第一操作参数的操作的示例的流程图。
32.图7示出根据本公开的实施例的由存储器系统改变参照图6描述的阈值计数的示例。
33.图8是用于描述根据本公开的实施例的由存储器系统改变第一操作参数的操作的示例的示图。
34.图9是用于描述根据本公开的实施例的第一操作参数的示例的示图。
35.图10是示出根据本公开的实施例的第二操作参数的示例的示图。
36.图11示出根据本公开的实施例的存储器系统的操作方法。
37.图12是示出基于所公开技术的一些实施例的计算系统的配置的示图。
具体实施方式
38.在下文中，参照附图详细描述本公开的实施例。在整个说明书中，对“实施例”、“另一实施例”等的参考不一定仅针对一个实施例，并且对任何这种短语的不同参考不一定针对相同实施例。当在本文中使用时，术语“实施例”不一定是指所有实施例。
39.下文参照附图更详细地描述本发明的各个实施例。然而，本发明可以以不同的形式和变型实施，并且不应解释为限于本文阐述的实施例。相反，所描述的实施例被提供使得本公开将完整且全面，并且将本发明充分地传达给本发明所属领域的技术人员。在整个公开中，本发明的各个附图和实施例中的相同的附图标记表示相同的元件。
40.本文描述的方法、过程和/或操作可以通过待由计算机、处理器、控制器或其他信号处理装置执行的代码或指令来执行。计算机、处理器、控制器或其他信号处理装置可以是本文描述的计算机、处理器、控制器或其他信号处理装置或者除了本文描述的元件之外的计算机、处理器、控制器或其他信号处理装置。因为详细描述了形成方法(或计算机、处理器、控制器或其他信号处理装置的操作)的基础的算法，用于实施方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其他信号处理装置转换成用于执行本文的方法的专用处理器。
41.当至少部分地以软件实施时，控制器、处理器、装置、模块、单元、多路复用器、生成器、逻辑、接口、解码器、驱动器和其他信号生成和信号处理特征(feature)可以包括例如用于存储待由例如计算机、处理器、微处理器、控制器或其他信号处理装置执行的代码或指令的存储器或其他存储装置。
42.图1是示出基于所公开技术的实施例的存储器系统100的配置的示意图。
43.在一些实施方案中，存储器系统100可以包括被配置为存储数据的存储器装置110和被配置为控制存储器装置110的存储器控制器120。
44.存储器装置110可以包括多个存储块，每个存储块包括用于存储数据的多个存储器单元。存储器装置110可以被配置为响应于从存储器控制器120接收的控制信号而操作。存储器装置110的操作可以包括例如读取操作、编程操作(也被称为“写入操作”)、擦除操作等。
45.存储器装置110中的存储器单元用于存储数据，并且可以以存储器单元阵列布置。存储器单元阵列可以被划分为存储器单元的存储块，并且每个块包括不同的存储器单元的页面。在nand闪速存储器装置的典型实施方案中，存储器单元的页面是可以被编程或写入的最小存储器单位，并且存储在存储器单元中的数据可以以块级别被擦除。
46.在一些实施方案中，存储器装置110可以被实施为诸如以下的各种类型：双倍数据速率同步动态随机存取存储器(ddr sdram)、第四代低功率双倍数据速率(lpddr4)sdram、图形双倍数据速率(gddr)sdram、低功率ddr(lpddr)、rambus动态随机存取存储器(rdram)、nand闪速存储器、垂直nand闪速存储器、nor闪速存储器、电阻式随机存取存储器(rram)、相
变随机存取存储器(pram)、磁阻随机存取存储器(mram)、铁电随机存取存储器(fram)或自旋转移力矩随机存取存储器(stt-ram)。
47.存储器装置110可以以三维阵列结构来实施。所公开技术的一些实施例可应用于具有电荷存储层的任何类型的闪速存储器装置。在实施方案中，电荷存储层可以由导电材料形成，并且这种电荷存储层可以被称为浮置栅极。在另一实施方案中，电荷存储层可以由绝缘材料形成，并且这种闪速存储器装置可以被称为电荷撷取闪存(ctf)。
48.存储器装置110可以被配置为从存储器控制器120接收命令和地址，以访问存储器单元阵列中的使用该地址选择的区域。也就是说，存储器装置110可以对存储器装置110的具有与从存储器控制器120接收的地址相对应的物理地址的存储器区域执行与接收的命令相对应的操作。
49.在一些实施方案中，存储器装置110可以执行编程操作、读取操作、擦除操作等。在编程操作期间，存储器装置110可以将数据写入由地址选择的区域。在读取操作期间，存储器装置110可以从由地址选择的存储器区域读取数据。在擦除操作期间，存储器装置110可以擦除存储在由地址选择的存储器区域中的数据。
50.存储器控制器120可以控制对存储器装置110执行的写入(编程)操作、读取操作、擦除操作和后台操作。后台操作可以包括例如被实施以优化存储器装置110的整体性能的操作，诸如垃圾收集(gc)操作、损耗均衡(wl)操作和坏块管理(bbm)操作。
51.存储器控制器120可以在主机的请求下控制存储器装置110的操作。可选地，当对存储器装置执行这种后台操作时，即使没有来自主机的请求，存储器控制器120也可以控制存储器装置110的操作。
52.存储器控制器120和主机可以是分开的装置。在一些实施方案中，存储器控制器120和主机可以被集成并被实施为单个装置。在下面的描述中，作为示例，将存储器控制器120和主机作为分开的装置进行讨论。
53.参照图1，存储器控制器120可以包括主机接口(i/f)121、存储器接口122和控制电路123。
54.主机接口121可以被配置为提供用于与主机通信的接口。
55.当从主机host接收命令时，控制电路123可以通过主机接口121接收命令，并且可以执行处理接收的命令的操作。
56.存储器接口122可以直接或间接地连接到存储器装置110以提供用于与存储器装置110通信的接口。也就是说，存储器接口122可以被配置为向存储器装置110和存储器控制器120提供接口，以便存储器控制器120基于来自控制电路123的控制信号和指令对存储器装置110执行存储器操作。
57.控制电路123可以被配置为通过存储器控制器120来控制存储器装置110的操作。例如，控制电路123可以包括处理器124和工作存储器125。控制电路123可以进一步包括错误检测/校正电路(ecc电路)126等。
58.处理器124可以控制存储器控制器120的全部操作。处理器124可以执行逻辑运算。处理器124可以通过主机接口121与主机host通信。处理器124可以通过存储器接口122与存储器装置110通信。
59.处理器124可以用于执行与闪存转换层(ftl)相关联的操作，以有效地管理对存储
器系统100的存储器操作。处理器124可以通过ftl将主机提供的逻辑块地址(lba)转换为物理块地址(pba)。ftl可以接收lba并通过使用映射表将lba转换为pba。
60.基于映射单位，存在ftl可以采用的多种地址映射方法。典型的地址映射方法可以包括页面映射方法、块映射方法和混合映射方法。
61.处理器124可以被配置为使从主机接收的数据随机化，并且将经随机化的数据写入存储器单元阵列。例如，处理器124可以通过使用随机化种子来使从主机接收的数据随机化。经随机化的数据被提供到存储器装置110，并且被写入存储器单元阵列。
62.处理器124可以被配置为在读取操作期间使从存储器装置110接收的数据去随机化。例如，处理器124可以通过使用去随机化种子来使从存储器装置110接收的数据去随机化。经去随机化的数据可以被输出到主机host。
63.处理器124可以运行固件(fw)以控制存储器控制器120的操作。换句话说，处理器124可以控制存储器控制器120的全部操作，并且为了执行逻辑操作，可以运行(驱动)在启动期间被加载到工作存储器125中的固件。
64.固件是指存储在某个非易失性存储器上的程序或软件，并且在存储器系统100内运行。
65.在一些实施方案中，固件可以包括各种功能层。例如，固件可以包括闪存转换层(ftl)、主机接口层(hil)和闪存接口层(fil)中的至少一种，闪存转换层(ftl)被配置为将主机host请求中的逻辑地址转换为存储器装置110的物理地址，主机接口层(hil)被配置为解释主机host向诸如存储器系统100的数据存储装置发出的命令并且将该命令传送到ftl，闪存接口层(fil)被配置为将ftl发出的命令传送到存储器装置110。
66.例如，固件可以存储在存储器装置110中，然后被加载到工作存储器125中。
67.工作存储器125可以存储操作存储器控制器120所需要的固件、程序代码、命令或数据。工作存储器125可以包括例如作为易失性存储器的静态ram(sram)、动态ram(dram)和同步动态ram(sdram)之中的至少一种。
68.错误检测/校正电路126可以被配置为通过使用错误检测和校正码来检测和校正数据中的一个或多个错误位。在一些实施方案中，进行错误检测和校正的数据可以包括工作存储器125中存储的数据以及从存储器装置110检索的数据。
69.错误检测/校正电路126可以被实施为通过使用错误校正码来对数据进行解码。可以通过使用各种解码方案来实施错误检测/校正电路126。例如，可以使用执行非系统代码解码的解码器或执行系统代码解码的解码器。
70.在一些实施方案中，错误检测/校正电路126可以基于扇区来检测一个或多个错误位。也就是说，每条读取数据可以包括多个扇区。在本公开中，扇区可以指小于闪速存储器的读取单位(例如，页面)的数据单位。可以基于地址来映射构成每条读取数据的扇区。
71.在一些实施方案中，错误检测/校正电路126可以逐个扇区地计算位错误率(ber)并且确定数据中的错误位的数量是否在错误校正能力内。例如，当ber大于参考值时，则错误检测/校正电路126可以确定相应扇区中的错误位是不可校正的，并且将相应扇区标记为“失败”。当ber小于或等于参考值时，则错误检测/校正电路126可以确定相应扇区是可校正的，或者可以将相应扇区标记为“通过”。
72.错误检测/校正电路126可以对所有的读取数据依次地执行错误检测和校正操作。
当读取数据中包括的扇区是可校正的时，错误检测/校正电路126可以前进到下一个扇区，以检查是否需要对下一个扇区进行错误校正操作。在以这种方式完成对所有的读取数据的错误检测和校正操作之后，错误检测/校正电路126可以获取关于读取数据中哪个扇区被认为是不可校正的信息。错误检测/校正电路126可以将这种信息(例如，不可校正位的地址)提供到处理器124。
73.存储器系统100还可以包括总线127，以在存储器控制器120的构成元件121、122、124、125和126之间提供通道。总线127可以包括例如用于传送各种类型的控制信号和命令的控制总线以及用于传送各种类型的数据的数据总线。
74.作为示例，图1示出存储器控制器120的上述构成元件121、122、124、125和126。注意的是，可以省略附图中示出的那些元件中的一些，或者可以将存储器控制器120的上述构成元件121、122、124、125和126中的一些集成到单个元件中。另外，在一些实施方案中，可以将一个或多个其他构成元件添加到存储器控制器120的上述构成元件。
75.图2是示意性地示出基于所公开技术的实施例的存储器装置110的框图。
76.在一些实施方案中，存储器装置110可以包括存储器单元阵列210、地址解码器220、读取/写入电路230、控制逻辑240和电压生成电路250。
77.存储器单元阵列210可以包括多个存储块blk1至blkz，其中z是大于或等于2的自然数。
78.在多个存储块blk1至blkz中，可以按行和列来设置多个字线wl和多个位线bl，并且可以布置多个存储器单元mc。
79.多个存储块blk1至blkz可以通过多个字线wl连接到地址解码器220。多个存储块blk1至blkz可以通过多个位线bl连接到读取/写入电路230。
80.多个存储块blk1至blkz中的每一个可以包括多个存储器单元。例如，多个存储器单元是非易失性存储器单元。在一些实施方案中，这种非易失性存储器单元可以以垂直沟道结构布置。
81.存储器单元阵列210可以被配置为具有二维结构的存储器单元阵列。在一些实施方案中，存储器单元阵列210可以以三维结构布置。
82.存储器单元阵列210中包括的多个存储器单元中的每一个可以存储至少一位数据。例如，存储器单元阵列210中包括的多个存储器单元中的每一个可以是被配置为存储一位数据的单层单元(slc)。作为另一示例，存储器单元阵列210中包括的多个存储器单元中的每一个可以是被配置为每个存储器单元存储两位数据的多层单元(mlc)。作为另一示例，存储器单元阵列210中包括的多个存储器单元中的每一个可以是被配置为每个存储器单元存储三位数据的三层单元(tlc)。作为另一示例，存储器单元阵列210中包括的多个存储器单元中的每一个可以是被配置为每个存储器单元存储四位数据的四层单元(qlc)。作为另一示例，存储器单元阵列210可以包括多个存储器单元，多个存储器单元中的每一个可以被配置为每个存储器单元存储至少五位数据。
83.参照图2，地址解码器220、读取/写入电路230、控制逻辑240和电压生成电路250可以作为被配置为驱动存储器单元阵列210的外围电路来操作。
84.地址解码器220可以通过多个字线wl连接到存储器单元阵列210。
85.地址解码器220可以被配置为响应于控制逻辑240的命令和控制信号而操作。
86.地址解码器220可以通过存储器装置110内部的输入/输出缓冲器来接收地址。地址解码器220可以被配置为对接收的地址之中的块地址进行解码。地址解码器220可以基于解码后的块地址来选择至少一个存储块。
87.地址解码器220可以从电压生成电路250接收读取电压vread和通过电压vpass。
88.在读取操作期间，地址解码器220可以将读取电压vread施加到所选择存储块内部的所选择字线wl，并且将通过电压vpass施加到剩余的未选择字线wl。
89.在编程验证操作期间，地址解码器220可以将电压生成电路250生成的验证电压施加到所选择存储块内部的所选择字线wl，并且可以将通过电压vpass施加到剩余的未选择字线wl。
90.地址解码器220可以被配置为对接收的地址之中的列地址进行解码。地址解码器220可以将解码后的列地址传输到读取/写入电路230。
91.存储器装置110可以逐个页面地执行读取操作和编程操作。读取操作和编程操作被请求时接收的地址可以包括块地址、行地址和列地址中的至少一个。
92.地址解码器220可以基于块地址和行地址来选择一个存储块和一个字线。列地址可以由地址解码器220解码，并且被提供到读取/写入电路230。
93.地址解码器220可以包括块解码器、行解码器、列解码器和地址缓冲器中的至少一个。
94.读取/写入电路230可以包括多个页面缓冲器pb。当存储器单元阵列210执行读取操作时，读取/写入电路230可以作为“读取电路”进行操作，并且当存储器单元阵列210执行写入操作时，读取/写入电路230可以作为“写入电路”进行操作。
95.上述读取/写入电路230也被称为页面缓冲器电路或数据寄存器电路，该页面缓冲器电路包括多个页面缓冲器pb。读取/写入电路230可以包括参与数据处理功能的数据缓冲器，并且在一些实施方案中，可以进一步包括用于数据高速缓存的高速缓存缓冲器。
96.多个页面缓冲器pb可以通过多个位线bl连接到存储器单元阵列210。为了在读取操作和编程验证操作期间检测或感测存储器单元的阈值电压vth，多个页面缓冲器pb可以向连接到存储器单元的位线bl连续地供应感测电流，以在感测节点处检测与根据相应存储器单元的编程状态而变化的电流量成比例的变化，并且可以将相应电压保存或锁存为感测数据。
97.读取/写入电路230可以响应于从控制逻辑240输出的页面缓冲器控制信号而操作。
98.在读取操作期间，读取/写入电路230感测存储器单元的电压值，并且该电压值被作为数据读出。读取/写入电路230临时存储检索的数据，并且将数据data输出到存储器装置110的输入/输出缓冲器。在实施例中，除了页面缓冲器pb或页面寄存器之外，读取/写入电路230还可以包括列选择电路。
99.控制逻辑240可以连接到地址解码器220、读取/写入电路230和电压生成电路250。控制逻辑240可以通过存储器装置110的输入/输出缓冲器接收命令cmd和控制信号ctrl。
100.控制逻辑240可以被配置为响应于控制信号ctrl来控制存储器装置110的全部操作。控制逻辑240可以输出用于将多个页面缓冲器pb的感测节点的电压电平调节到预充电电压电平的控制信号。
101.控制逻辑240可以控制读取/写入电路230以在存储器单元阵列210中执行读取操作。电压生成电路250可以响应于从控制逻辑240输出的电压生成电路控制信号，生成在读取操作期间使用的读取电压vread和通过电压vpass。
102.存储器装置110中包括的存储块blk可以包括多个页面pg。在一些实施方案中，按列布置的多个存储器单元形成存储器单元串，并且按行布置的多个存储器单元形成存储块。多个页面pg中的每一个耦合到字线wl中的一个，并且存储器单元串str中的每一个耦合到位线bl中的一个。
103.在存储块blk中，多个字线wl和多个位线bl可以按行和列布置。例如，多个字线wl中的每一个可以沿行方向布置，并且多个位线bl中的每一个可以沿列方向布置。作为另一示例，多个字线wl中的每一个可以沿列方向布置，并且多个位线bl中的每一个可以沿行方向布置。
104.在一些实施方案中，多个字线wl和多个位线bl可以彼此相交，从而对多个存储器单元mc的阵列中的单个存储器单元进行寻址。在一些实施方案中，每个存储器单元mc可以包括晶体管tr，该晶体管tr包括可以保持电荷的材料层。
105.例如，每个存储器单元mc中布置的晶体管tr可以包括漏极、源极和栅极。晶体管tr的漏极(或源极)可以直接地或经由其他晶体管tr连接到相应位线bl。晶体管tr的源极(或漏极)可以直接地或经由其他晶体管tr连接到源极线(可以是地)。晶体管tr的栅极可以包括浮置栅极(fg)和控制栅极(cg)，浮置栅极(fg)被绝缘体围绕，从字线wl向控制栅极(cg)施加栅极电压。
106.在多个存储块blk1至blkz中的每一个中，第一选择线(也被称为源极选择线或漏极选择线)可以另外地布置在两个最外字线之中更靠近读取/写入电路230的第一最外字线的外侧，并且第二选择线(也被称为漏极选择线或源极选择线)可以另外地布置在另外的第二最外字线的外侧。
107.在一些实施方案中，可以在第一最外字线和第一选择线之间另外地布置至少一个虚设字线。另外，可以在第二最外字线和第二选择线之间另外地布置至少一个虚设字线。
108.可以逐个页面地执行存储块的读取操作和编程操作(写入操作)，并且可以逐个存储块地执行擦除操作。
109.图3是示出基于所公开技术的实施例的存储器装置110的字线wl和位线bl的结构的示图。
110.参照图3，存储器装置110具有布置有存储器单元mc的内核区域，以及包括用于执行存储器单元阵列210的操作的电路的辅助区域(除了内核区域之外的其余区域)。
111.在内核区域中，可以将沿一个方向布置的一定数量的存储器单元称为“页面”pg，并且可以将串联地耦合的一定数量的存储器单元称为“存储器单元串”str。
112.字线wl1至wl9可以连接到行解码器310。位线bl可以连接到列解码器320。对应于图2的读取/写入电路230的数据寄存器330可以存在于多个位线bl和列解码器320之间。
113.多个字线wl1至wl9可以对应于多个页面pg。
114.例如，如图3所示，多个字线wl1至wl9中的每一个可以对应于一个页面pg。当多个字线wl1至wl9中的每一个的大小较大时，多个字线wl1至wl9中的每一个可以对应于至少两个(例如，两个或四个)页面pg。每个页面pg是编程操作和读取操作中的最小单位，并且在进
行编程操作和读取操作时，相同页面pg内的所有存储器单元mc可以同时执行操作。
115.多个位线bl可以连接到列解码器320。在一些实施方案中，可以将多个位线bl划分为奇数编号的位线bl和偶数编号的位线bl，使得一对奇数编号的位线和偶数编号的位线共同耦合到列解码器320。
116.在访问存储器单元mc时，行解码器310和列解码器320用于基于地址来定位所需的存储器单元。
117.在一些实施方案中，因为通过存储器装置110的、包括编程操作和读取操作的所有数据处理都通过数据寄存器330进行，所以数据寄存器330起着重要的作用。如果通过数据寄存器330的数据处理被延迟，则所有其他区域都需要等待，直到数据寄存器330完成数据处理，这降低了存储器装置110的整体性能。
118.在图3所示的示例中，在一个存储器单元串str中，多个晶体管tr1至tr9可以分别连接到多个字线wl1至wl9。在一些实施方案中，多个晶体管tr1至tr9对应于存储器单元mc。在该示例中，多个晶体管tr1至tr9包括控制栅极cg和浮置栅极fg。
119.多个字线wl1至wl9包括两个最外字线wl1和wl9。第一选择线dsl可以另外地布置在第一最外字线wl1的外侧，该第一最外字线wl1与另一最外字线wl9相比更靠近数据寄存器330并且具有更短的信号路径。第二选择线ssl可以另外地布置在另外的第二最外字线wl9的外侧。
120.由第一选择线dsl控制以导通/关断的第一选择晶体管d-tr具有连接到第一选择线dsl的栅极，但是不包括浮置栅极fg。由第二选择线ssl控制以导通/关断的第二选择晶体管s-tr具有连接到第二选择线ssl的栅极，但是不包括浮置栅极fg。
121.第一选择晶体管d-tr用作将相应存储器单元串str连接到数据寄存器330的开关电路。第二选择晶体管s-tr用作将相应存储器单元串str连接到源极线sl的开关电路。也就是说，第一选择晶体管d-tr和第二选择晶体管s-tr可以用于启用或停用相应存储器单元串str。
122.在一些实施方案中，存储器系统100将预定的导通电压vcc施加到第一选择晶体管d-tr的栅电极，从而导通第一选择晶体管d-tr，并且将预定的关断电压(例如，0v)施加到第二选择晶体管s-tr的栅电极，从而关断第二选择晶体管s-tr。
123.在读取操作或验证操作期间，存储器系统100导通第一选择晶体管d-tr和第二选择晶体管s-tr两者。因此，在读取操作或验证操作期间，电流可以流过相应存储器单元串str并且流到对应于地的源极线sl，使得可以测量位线bl的电压电平。然而，在读取操作期间，第一选择晶体管d-tr和第二选择晶体管s-tr之间的导通/关断时序可能存在时间差。
124.在擦除操作期间，存储器系统100可以通过源极线sl将预定电压(例如，+20v)施加到衬底。在擦除操作期间，存储器系统100施加一定的电压以使第一选择晶体管d-tr和第二选择晶体管s-tr两者浮置。因此，所施加的擦除电压可以将电荷从所选择存储器单元的浮置栅极fg中去除。
125.图4示出根据本公开的实施例的存储器系统100的示意性结构。
126.参照图4，存储器系统100可以包括存储器装置110和存储器控制器120。
127.存储器装置110可以包括多个存储器管芯die。另外，多个存储器管芯die中的每一个可以包括多个存储块blk。如参照图2描述的，多个存储器管芯die中的每一个可以包括多
个存储器单元、多个字线和多个位线。
128.存储器控制器120可以与存储器装置110通信并且控制存储器装置110。存储器控制器120可以将命令输入到存储器装置110以控制存储器装置110。例如，存储器控制器120可以将指示存储器装置110执行读取操作、写入操作或擦除操作的命令输入到存储器装置110。
129.作为另一示例，存储器控制器120可以将用于设定应用到存储器装置110的多个操作参数中的一个的命令输入到存储器装置110。应用到存储器装置110的多个操作参数是用于控制对包括在存储器装置110中的多个存储器管芯die的操作(例如，读取操作/写入操作/擦除操作)的参数。例如，多个操作参数可以是执行对多个存储器管芯die的操作的一部分所需的时间值。
130.由于大规模生产/加工的变化，多个存储器管芯die中的每一个的物理特性可能彼此不同。例如，多个存储器管芯die之中的特定存储器管芯可以包括比其他存储器管芯更多的角材料(corner materials)(例如，nmos slow)，该角材料具有比其他材料更小的功率相关裕度值(power-related margin value)。
131.因此，当相同的操作参数被应用到所有多个存储器管芯die时，多个存储器管芯die之中的具有弱物理特性的存储器管芯比其他存储器管芯在操作期间更可能失败。在这种情况下，存储器系统100的性能可能由于具有弱物理特性的存储器管芯中发生失败而劣化。
132.因此，存储器系统100可以将应用到多个存储器管芯die之中的具有弱物理特性的存储器管芯的所有或部分操作参数改变为不同于应用到其他存储器管芯的所有或部分操作参数。
133.在下文中，在本公开的实施例中，将描述存储器系统100的存储器控制器120改变应用到包括在存储器装置110中的多个存储器管芯die之中的一个存储器管芯的操作参数的操作。
134.图5示出根据本公开的实施例的由存储器系统100改变应用到目标存储器管芯die_t的操作参数的操作。
135.参照图5，存储器系统100的存储器控制器120可以针对多个存储器管芯die之中的目标存储器管芯die_t，改变当对目标存储器管芯die_t执行编程操作时应用到目标存储器管芯die_t的操作参数之中的第一操作参数。
136.在本公开的实施例中，存储器控制器120可以针对多个存储器管芯die中的每一个，存储编程失败计数pf_cnt，编程失败计数pf_cnt是指示在对每个存储器管芯的编程操作期间发生编程失败的累积次数的计数值。存储器控制器120可以针对多个存储器管芯die中的每一个监控在对每个存储器管芯的编程操作期间发生编程失败，并且存储针对每个存储器管芯的编程失败计数pf_cnt。例如，存储器控制器120可以将针对每个存储器管芯的编程失败计数pf_cnt存储在存储器控制器120(例如，工作存储器125)或存储器装置110中。
137.针对目标存储器管芯die_t，存储器控制器120可以基于目标编程失败计数pf_cnt_t，改变第一操作参数，目标存储器管芯die_t是多个存储器管芯die中的一个，目标编程失败计数pf_cnt_t是针对目标存储器管芯die_t的编程失败计数pf_cnt，第一操作参数是应用到目标存储器管芯die_t的操作参数。
138.此处，在对目标存储器管芯die_t的编程操作期间发生编程失败表示作为验证由存储器装置110编程到目标存储器管芯die_t中的数据的结果，相应数据已经被不正常地编程到目标存储器管芯die_t中并且已经发生错误。当存储器控制器120将请求数据编程的命令传输到存储器装置110时，存储器装置110可以用指示在对相应数据进行编程的过程中发生失败的消息来响应存储器控制器120。另外，存储器控制器120可以基于存储器装置110的响应来验证数据被不正常地编程到目标存储器管芯die_t中。
139.由于上面在图4中描述的多个存储器管芯die中的每一个的物理特性不同，因此在编程操作期间发生编程失败的频率可能针对多个存储器管芯die中的每一个而不同。
140.存储器控制器120可以基于目标编程失败计数pf_cnt_t来确定第一操作参数是否适合目标存储器管芯die_t的物理特性。此处，目标编程失败计数pf_cnt_t是针对多个存储器管芯die之中的目标存储器管芯die_t的编程失败计数pf_cnt，并且第一操作参数是当前应用到目标存储器管芯die_t的操作参数。当确定目标存储器管芯die_t中发生编程失败的频率由于第一操作参数不适合目标存储器管芯die_t的物理特性而高时，存储器控制器120可以改变第一操作参数以减少目标存储器管芯die_t中发生编程失败的频率。
141.如上所述，存储器控制器120可以设定适合多个存储器管芯die之中的具有弱物理特性的特定存储器管芯的操作参数，从而可以防止由于特定存储器管芯中发生编程失败的频率增加而编程性能劣化。
142.另外，存储器控制器120可以防止由于多个存储器管芯die之中的特定存储器管芯中发生编程失败的频率增加而对相应存储器管芯执行附加编程操作。因此，可以防止包括在相应存储器管芯中的空闲存储块的数量减少以及存储器系统100的整体寿命缩短。
143.在图5中，针对多个存储器管芯die中的每一个的编程失败计数pf_cnt的值为10、20、
……
、30。在这种情况下，存储器控制器120可以基于目标编程失败计数pf_cnt_t的值30来改变应用到目标存储器管芯die_t的第一操作参数，目标编程失败计数pf_cnt_t是针对目标存储器管芯die_t的编程失败计数pf_cnt。
144.在一些实施例中，针对目标存储器管芯die_t的编程失败计数pf_cnt可以是在设定的参考时间(例如，存储器系统100通电的时间/制造存储器系统100的时间)之后或在设定的时间段(例如，30分钟)期间发生编程失败的次数。
145.在下文中，将描述存储器系统100改变上述第一操作参数的操作的示例。首先，将描述存储器系统100确定是否改变第一操作参数的操作的示例。
146.图6是示出根据本公开的实施例的由存储器系统100确定是否改变第一操作参数的操作的示例的流程图。
147.参照图6，存储器系统100的存储器控制器120可以检查目标编程失败计数(s610)，目标编程失败计数是参照图5描述的针对目标存储器管芯die_t的编程失败计数。如在图5中描述的，存储器控制器120可以在内部管理针对多个存储器管芯die中的每一个的编程失败计数。进一步地，存储器控制器120可以在针对多个存储器管芯die的编程失败计数中，检查目标编程失败计数，目标编程失败计数是针对目标存储器管芯die_t的编程失败计数。
148.存储器控制器120可以确定在操作s610中检查的目标编程失败计数是否大于或等于设定的阈值计数(s620)。
149.当确定目标编程失败计数大于或等于设定的阈值计数(s620-是)时，存储器控制
器120可以确定改变应用到目标存储器管芯die_t的第一操作参数(s630)。另一方面，当确定目标编程失败计数小于设定的阈值计数(s620-否)时，存储器控制器120可以确定保持应用到目标存储器管芯die_t的第一操作参数(s640)。
150.针对目标存储器管芯die_t的编程失败计数大于或等于阈值计数的特征可以表示在对目标存储器管芯die_t的编程操作期间发生编程失败的可能性高。因此，存储器控制器120可以改变当对目标存储器管芯die_t执行编程操作时应用的第一操作参数，以降低在对目标存储器管芯die_t的编程操作期间发生编程失败的可能性。
151.在一些实施例中，作为确定是否改变第一操作参数的标准的阈值计数可以是固定值或者根据目标存储器管芯die_t的状态(例如，修正信息、进程信息)而改变的值。在下文中，将描述存储器系统100改变阈值计数的示例。
152.图7示出根据本公开的实施例的由存储器系统100改变参照图6描述的阈值计数的示例。
153.存储器系统100的存储器控制器120可以根据在设定的目标单位时间期间目标存储器管芯die_t中发生编程失败的次数相对于在目标单位时间之前的单位时间期间目标存储器管芯die_t中发生编程失败的次数是增加还是减少，来不同地改变阈值计数。
154.在图7中，存储器控制器120可以检查每单位时间目标存储器管芯die_t中发生编程失败的次数。
155.例如，在目标单位时间被设定为单位时间tu2的情况下，当在单位时间tu2期间目标存储器管芯die_t中发生编程失败的次数增加到大于在单位时间tu1期间目标存储器管芯die_t中发生编程失败的次数时，存储器控制器120可以减小阈值计数的值，单位时间tu1是单位时间tu2之前的单位时间。
156.在目标单位时间期间目标存储器管芯die_t中发生编程失败的次数增加到大于在目标单位时间之前的单位时间期间目标存储器管芯die_t中发生编程失败的次数的情况可以表示目标存储器管芯die_t中发生编程失败的频率增加。
157.因此，目标存储器管芯die_t未来发生编程失败的可能性较高。因此，存储器控制器120可以减小阈值计数以提前可以改变第一操作参数的时刻，从而降低后续编程失败的可能性。
158.另一方面，在目标单位时间被设定为单位时间tu3的情况下，当在单位时间tu3期间目标存储器管芯die_t中发生编程失败的次数减少到小于在单位时间tu2期间目标存储器管芯die_t中发生编程失败的次数时，存储器控制器120可以增加阈值计数的值，单位时间tu2是单位时间tu3之前的单位时间。
159.在目标单位时间期间目标存储器管芯die_t中发生编程失败的次数减少到小于在目标单位时间之前的单位时间期间目标存储器管芯die_t中发生编程失败的次数的情况可以表示目标存储器管芯die_t中发生编程失败的频率降低。
160.因此，目标存储器管芯die_t未来发生编程失败的可能性较低。因此，存储器控制器120可以增加阈值计数以延迟可以改变第一操作参数的时刻，从而在编程失败的可能性低的状态下保持第一操作参数较长的时间段。
161.在上文中，已经描述存储器系统100改变第一操作参数的条件。在下文中，将描述存储器系统100改变第一操作参数的具体方法。
162.图8是用于描述根据本公开的实施例的由存储器系统100改变第一操作参数的操作的示例的示图。
163.参照图8，当改变第一操作参数时，存储器系统100的存储器控制器120可以增加第一操作参数的值。
164.在图8中，在阈值计数thr为25并且针对目标存储器管芯die_t的编程失败计数pf_cnt为小于25的20的情况下，第一操作参数为a。
165.此处，在对目标存储器管芯die_t的编程操作期间另外发生编程失败，使得针对目标存储器管芯die_t的编程失败计数pf_cnt变为大于25的30。在这种情况下，存储器控制器120可以将第一操作参数设定为大于a的b。
166.如上所述，当存储器控制器120改变第一操作参数的值时增加第一操作参数的值的原因是因为当第一操作参数的值小于对目标存储器管芯die_t正常地执行编程操作所需的值时，编程失败的可能性高。
167.当第一操作参数的值增加时，对目标存储器管芯die_t的编程操作所需的时间增加。因此，存储器控制器120可以仅在需要降低发生编程失败的可能性时增加第一操作参数的值，从而最小化由对目标存储器管芯die_t的编程操作所需的时间增加而导致的副作用。
168.在下文中，将描述第一操作参数的具体示例。
169.图9是用于描述根据本公开的实施例的第一操作参数的示例的示图。
170.第一操作参数可以是当对目标存储器管芯die_t执行编程操作时包括在目标存储器管芯die_t中的多个位线被预充电的时间。
171.当对目标存储器管芯die_t执行编程操作时，存储器装置110可以重复执行编程脉冲步骤，以将待被编程的多个存储器单元(在这种情况下，多个存储器单元处于擦除状态)编程为目标编程状态。在这种情况下，多个存储器单元的编程状态的数量可以根据存储器单元的类型而变化。例如，在多个存储器单元是tlc的情况下，每个存储器单元可以处于擦除状态或者可以具有七个编程状态中的一个编程状态。
172.每当重复编程脉冲步骤时，存储器装置110可以在将应用到连接到多个存储器单元的字线的编程脉冲的大小增加设定的步进脉冲值的同时将数据编程到多个存储器单元中。
173.在这种情况下，在对多个存储器单元进行编程的过程中，存储器装置110可以禁止将编程脉冲应用到连接到多个存储器单元之中的已经达到目标编程状态的存储器单元的字线的操作。作为重复该过程的结果，当待被编程的多个存储器单元全部达到目标编程状态时，存储器装置110可以正常地终止编程操作。
174.在一些实施例中，存储器装置110可以在每个编程脉冲步骤对相应存储器单元执行验证操作，以确定多个存储器单元中的任何一个是否已经达到目标编程状态。为了对相应存储器单元执行验证操作，存储器装置110可以对包括在目标存储器管芯die_t中的多个位线预充电。
175.在这种情况下，当位线的电压由于对多个位线预充电的时间不足而没有达到目标值时，在相应存储器单元的验证操作期间可能降低相应存储器单元的感测电压电平。在这种情况下，即使相应存储器单元实际已经达到目标编程状态，存储器装置110也可能在验证操作期间错误地确定相应存储器单元的编程状态，因此相应存储器单元的验证操作可能失
败。
176.在这种情况下，存储器装置110另外执行应用到相应存储器单元的操作。另外，当对相应存储器单元执行编程脉冲操作的次数超过设定的最大值时，即使相应存储器单元实际达到目标编程状态，存储器装置110也可能确定已经发生编程失败。
177.因此，存储器控制器120可以增加对包括在目标存储器管芯die_t中的多个位线预充电的时间，使得位线的电压达到目标值，从而防止在实际已经达到目标编程状态的存储器单元的验证过程中发生验证失败。
178.在图9中，存储器控制器120可以将目标存储器管芯die_t中的多个位线的预充电时间从t1增加到t2。在这种情况下，存储器控制器120可以将指示目标存储器管芯die_t将多个位线的预充电时间从t1增加到t2的命令传输到存储器装置110。
179.在一些实施例中，存储器装置110可以仅在一些编程脉冲操作中增加对多个位线预充电的时间，而不是在编程操作期间的所有编程脉冲操作中增加对多个位线预充电的时间。作为示例，当执行编程脉冲操作超过设定的阈值次数时，存储器装置110可以增加对多个位线预充电的时间。作为另一示例，存储器装置110可以仅在最后的可执行编程脉冲操作中增加对多个位线预充电的时间。
180.在一些实施例中，除了上述第一操作参数之外，存储器系统100的存储器控制器120可以另外改变应用到目标存储器管芯die_t的操作参数之中的第二操作参数。
181.图10是示出根据本公开的实施例的第二操作参数的示例的示图。
182.参照图10，类似于图8，当改变第二操作参数时，存储器系统100的存储器控制器120可以增加第二操作参数的值。
183.在图10中，当阈值计数thr为25并且针对目标存储器管芯die_t的编程失败计数pf_cnt为小于25的20时，第二操作参数为c。
184.另外，在对目标存储器管芯die_t的编程操作期间另外发生编程失败，使得针对目标存储器管芯die_t的编程失败计数pf_cnt变为大于25的30。在这种情况下，存储器控制器120可以将第二操作参数设定为大于c的d。
185.在图10中，第二操作参数可以是与目标存储器管芯die_t相对应的通道被初始化的时间(通道初始化时间)、包括在目标存储器管芯die_t中的多个位线或多个字线被放电的时间(bl放电时间或wl放电时间)、或用于均衡施加到包括在目标存储器管芯die_t中的多个字线的电压的时间(wl均衡时间)。
186.通道初始化时间可以是与目标存储器管芯die_t相对应的通道被初始化的时间，并且可以是初始化用于在目标存储器管芯die_t和存储器控制器120之间传输和接收命令和响应的通信的通道所需的时间。
187.包括在目标存储器管芯die_t中的多个位线被放电的时间可以是在对目标存储器管芯die_t的编程操作期间将预充电电压放电到多个位线所需的时间。
188.包括在目标存储器管芯die_t中的多个字线被放电的时间可以是在对目标存储器管芯die_t的编程操作期间将预充电电压放电到多个字线所需的时间。
189.用于均衡施加到包括在目标存储器管芯die_t中的多个字线的电压的时间可以是将施加到在编程操作过程中通过仅将编程电压施加到特定字线而处于不同电压状态的多个字线的电压均衡到同一电平所需的时间。
190.图11示出根据本公开的实施例的存储器系统100的操作方法。
191.参照图11，存储器系统100的操作方法可以包括：存储针对多个存储器管芯die中的每一个的编程失败计数，编程失败计数指示在对每个存储器管芯的编程操作期间发生编程失败的累积次数(s1110)。
192.另外，存储器系统100的操作方法可以包括：基于目标编程失败计数，改变当对多个存储器管芯die之中的目标存储器管芯die_t执行编程操作时应用到目标存储器管芯die_t的操作参数之中的第一操作参数(s1120)，目标编程失败计数是针对目标存储器管芯die_t的编程失败计数。
193.在操作s1120中，例如，当目标编程失败计数大于或等于设定的阈值计数时，可以改变第一操作参数。
194.阈值计数可以根据在设定的目标单位时间期间目标存储器管芯die_t中发生编程失败的次数是否增加到大于在目标单位时间之前的单位时间期间目标存储器管芯die_t中发生编程失败的次数来不同地改变。
195.当改变第一操作参数时，可以增加第一操作参数。
196.例如，第一操作参数可以是当对目标存储器管芯die_t执行编程操作时包括在目标存储器管芯die_t中的多个位线被预充电的时间。
197.另外，存储器系统100的操作方法可以进一步包括：改变应用到目标存储器管芯die_t的操作参数之中的第二操作参数。
198.例如，第二操作参数可以是1)与目标存储器管芯die_t相对应的通道被初始化的时间、2)包括在目标存储器管芯die_t中的多个位线被放电的时间、3)包括在目标存储器管芯die_t中的多个字线被放电的时间、或4)用于均衡施加到包括在目标存储器管芯die_t中的多个字线的电压的时间。
199.图12是示出基于所公开技术的实施例的计算系统1200的配置的示图。
200.参照图12，计算系统1200可以包括：存储器系统100，电连接到系统总线1260；cpu 1210，被配置为控制计算系统1200的全部操作；ram 1220，被配置为存储与计算系统1200的操作有关的数据和信息；用户界面/用户体验(ui/ux)模块1230，被配置为向用户提供用户环境；通信模块1240，被配置为作为有线和/或无线类型与外部装置通信；以及电源管理模块1250，被配置为管理计算系统1200使用的电力。
201.计算系统1200可以是个人计算机(pc)，或者可以包括诸如智能电话、平板电脑或各种电子装置的移动终端。
202.计算系统1200可以进一步包括用于供应操作电压的电池，并且可以进一步包括应用芯片组、图形相关模块、相机图像处理器和dram。其他元件对于本领域技术人员而言将是显而易见的。
203.存储器系统100不仅可以包括诸如硬盘驱动器(hdd)的被配置为将数据存储在磁盘中的装置，还可以包括诸如固态驱动器(ssd)、通用闪存装置或嵌入式mmc(emmc)装置的被配置为将数据存储在非易失性存储器中的装置。非易失性存储器可以包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、闪速存储器、相变ram(pram)、磁性ram(mram)、电阻式ram(rram)、铁电ram(fram)等。另外，存储器系统100可以被实施为各种类型的存储装置并且安装在各种电子装置内部。
204.基于上述所公开技术的实施例，可以有利地减少或最小化存储器系统的操作延迟时间。另外，基于所公开技术的实施例，可以有利地减少或最小化在调用特定功能的过程中发生的开销。尽管出于说明的目的已经利用特定细节和不同细节描述了所公开技术的各个实施例，但是本领域技术人员将理解的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以基于本公开中所公开或示出的内容进行各种修改、添加和替换。此外，实施例可以被组合以形成附加实施例。

技术特征：

1.一种存储器系统，包括：存储器装置，包括多个存储器管芯；以及存储器控制器，与所述存储器装置通信并且控制所述存储器装置，其中所述存储器控制器：存储针对所述多个存储器管芯中的每一个的编程失败计数，所述编程失败计数指示在对每个存储器管芯的编程操作期间发生编程失败的累积次数，并且针对所述多个存储器管芯之中的目标存储器管芯，基于目标编程失败计数，改变当对所述目标存储器管芯执行编程操作时应用到所述目标存储器管芯的操作参数之中的第一操作参数，所述目标编程失败计数是针对所述目标存储器管芯的编程失败计数。2.根据权利要求1所述的存储器系统，其中当所述目标编程失败计数大于或等于设定的阈值计数时，所述存储器控制器改变所述第一操作参数。3.根据权利要求2所述的存储器系统，其中所述存储器控制器根据在设定的目标单位时间期间针对所述目标存储器管芯的目标编程失败计数是增加到大于还是减少到小于在所述目标单位时间之前的单位时间期间针对所述目标存储器管芯的目标编程失败计数，不同地改变所述阈值计数。4.根据权利要求2所述的存储器系统，其中当所述目标编程失败计数大于或等于所述阈值计数时，所述存储器控制器增加所述第一操作参数。5.根据权利要求4所述的存储器系统，其中所述第一操作参数包括当对所述目标存储器管芯执行编程操作时所述目标存储器管芯中包括的多个位线被预充电的时间。6.根据权利要求4所述的存储器系统，其中所述存储器控制器进一步改变应用到所述目标存储器管芯的操作参数之中的第二操作参数，并且其中所述第二操作参数包括与所述目标存储器管芯相对应的通道被初始化的时间、包括在所述目标存储器管芯中的多个位线被放电的时间、包括在所述目标存储器管芯中的多个字线被放电的时间或均衡施加到包括在所述目标存储器管芯中的多个字线的电压的时间。7.一种存储器系统的操作方法，所述存储器系统包括存储器装置，所述存储器装置包括多个存储器管芯，所述操作方法包括：存储针对所述多个存储器管芯中的每一个的编程失败计数，所述编程失败计数指示在对每个存储器管芯的编程操作期间发生编程失败的累积次数；以及基于目标编程失败计数，改变当对所述多个存储器管芯之中的目标存储器管芯执行编程操作时应用到所述目标存储器管芯的操作参数之中的第一操作参数，所述目标编程失败计数是针对目标存储器管芯的编程失败计数。8.根据权利要求7所述的操作方法，其中改变所述第一操作参数包括：当所述目标编程失败计数大于或等于设定的阈值计数时，改变所述第一操作参数。9.根据权利要求8所述的操作方法，其中所述阈值计数根据在设定的目标单位时间期间针对所述目标存储器管芯的目标编程失败计数是否增加到大于在所述目标单位时间之前的单位时间期间针对所述目标存储器管芯的目标编程失败计数来不同地改变。10.根据权利要求8所述的操作方法，其中当所述目标编程失败计数大于或等于所述阈值计数时，增加所述第一操作参数。
11.根据权利要求10所述的操作方法，其中所述第一操作参数包括当对所述目标存储器管芯执行编程操作时所述目标存储器管芯中包括的多个位线被预充电的时间。12.根据权利要求10所述的操作方法，进一步包括：改变应用到所述目标存储器管芯的操作参数之中的第二操作参数，并且其中所述第二操作参数包括与所述目标存储器管芯相对应的通道被初始化的时间、包括在所述目标存储器管芯中的多个位线被放电的时间、包括在所述目标存储器管芯中的多个字线被放电的时间、或均衡施加到包括在所述目标存储器管芯中的多个字线的电压的时间。13.一种存储器系统，包括：存储器装置，包括多个存储器管芯；以及控制器，耦合到所述存储器装置，并且所述控制器：确定针对所述多个存储器管芯之中的目标存储器管芯的编程失败计数，确定所述编程失败计数是否大于或等于设定的阈值计数，当确定所述编程失败计数大于或等于设定的阈值计数时，调整针对所述目标存储器管芯的设定的操作参数，并且基于调整的操作参数控制所述目标存储器管芯的多个位线以对所述目标存储器管芯执行编程操作，其中所述操作参数包括对所述多个位线预充电的时间。14.根据权利要求13所述的存储器系统，其中所述控制器进一步：当确定所述编程失败计数小于所述阈值计数时，保持针对所述目标存储器管芯的所述设定的操作参数，并且基于所述设定的操作参数控制所述目标存储器管芯的多个位线以对所述目标存储器管芯执行编程操作。15.根据权利要求13所述的存储器系统，其中所述阈值计数基于两个相邻时间段之间的编程失败计数的变化来不同地确定。

技术总结

本公开的实施例涉及一种存储器系统及存储器系统的操作方法。根据本公开的实施例，存储器系统可以存储针对多个存储器管芯中的每一个的编程失败计数，并且可以针对多个存储器管芯之中的目标存储器管芯，基于目标编程失败计数，改变当对目标存储器管芯执行编程操作时应用到目标存储器管芯的操作参数之中的第一操作参数，其中编程失败计数指示在对每个存储器管芯的编程操作期间发生编程失败的累积次数，目标编程失败计数是针对目标存储器管芯的编程失败计数。编程失败计数。编程失败计数。