执行性能调整操作的存储器系统的制作方法

阅读：评论：0

执行性能调整操作的存储器系统
1.本美国非临时申请基于并要求于2021年8月27日在韩国知识产权局提交的10-2021-0114252号韩国专利申请的优先权的权益，该韩国专利申请的公开通过引用全部包含于此。
技术领域
2.发明构思的各种示例实施例涉及存储器系统、存储器装置、和/或操作存储器系统的方法，更具体地，涉及执行性能调整操作的存储器控制器和包括存储器控制器的存储器系统。

背景技术：

3.可快速输入/输出高容量数据的数据存储装置(诸如，固态驱动器(ssd))的需求增加，ssd包括存储器控制器和在存储器控制器中的多个存储器封装件，并且由于发热导致的装置损坏和性能限制会成为问题。因此，对用于减少由ssd生成的热量的方法的研究正在积极进行。

技术实现要素：

4.发明构思的各种示例实施例提供用于在由于高温启动(high temperature start)导致的性能节流操作之前通过性能调整操作来减少和/或防止ssd达到高温的存储器控制器、包括存储器控制器的存储器系统和/或用于操作存储器系统的方法等。
5.根据发明构思的至少一个示例实施例，提供一种存储器系统，包括：基底；第一存储器封装件，安装在基底上并且包括多个第一非易失性存储器(nvm)；第二存储器封装件，安装在基底上并且包括多个第二nvm；以及存储器控制器，配置为：基于基底的温度，提高所述多个第一nvm中的至少一个的性能并且使所述多个第二nvm中的至少一个的性能下降。
6.根据发明构思的至少一个示例实施例，提供一种存储器系统，包括：第一存储器封装件，包括多个第一非易失性存储器(nvm)；第二存储器封装件，包括多个第二mvm；温度传感器，被配置为检测第二存储器封装件的温度；以及存储器控制器，被配置为：响应于检测的温度达到第一温度阈值水平，控制所述多个第一nvm以增大与第一存储器封装件对应的第一温度增大率，并且控制所述多个第二nvm以降低与第二存储器封装件对应的第二温度增大率。
7.根据发明构思的至少一个示例实施例，提供一种存储器控制器的操作方法，所述存储器控制器包括第一存储器封装件和第二存储器封装件，第一存储器封装件和第二存储器封装件中的每个包括多个存储器装置并且安装在基底上，所述方法包括：从温度传感器获取基底的温度；响应于基底的温度超过第一温度阈值水平，提高第一存储器封装件的性能水平；响应于基底的温度超过第一温度阈值水平，降低第二存储器封装件的性能水平；以及响应于基底的温度超过比第一温度阈值水平大的第二温度阈值水平，降低第一存储器封装件和第二存储器封装件的性能水平。
附图说明
8.发明构思的各种示例实施例将根据下面结合附图的具体实施方式被更清楚地理解，其中：
9.图1是示出根据发明构思的至少一个示例实施例的数据处理系统的框图；
10.图2是示出根据发明构思的至少一个示例实施例的并行写入操作和根据交叉方法的写入操作的视图；
11.图3是示出根据发明构思的至少一个示例实施例的存储器控制器的操作方法的流程图；
12.图4是示出根据发明构思的至少一个示例实施例的温度改变和性能水平改变的视图；
13.图5是示出根据发明构思的至少一个示例实施例的非易失性存储器(nvm)的框图；
14.图6是示出根据发明构思的至少一个示例实施例的包括在存储器系统中的存储器单元阵列的框图；
15.图7是示出根据发明构思的至少一个示例实施例的存储器块blki的电路图；
16.图8是示出根据发明构思的至少一个示例实施例的存储器系统的框图；
17.图9是示出根据发明构思的至少一个示例实施例的存储器控制器的操作方法的流程图；
18.图10是示出根据发明构思的至少一个示例实施例的存储器系统的框图；
19.图11是示出根据发明构思的至少一个示例实施例的存储器控制器的操作方法的流程图；
20.图12是示出根据发明构思的至少一个示例实施例的性能调整操作的视图；
21.图13是示出根据发明构思的至少一个示例实施例的性能调整操作的视图；
22.图14是示出根据发明构思的至少一个示例实施例的存储器系统的结构的截面图。
具体实施方式
23.在下文中，参照附图描述发明构思的各种示例实施例。
24.图1是示出根据发明构思的至少一个示例实施例的数据处理系统10的框图。
25.参照图1，数据处理系统10可包括至少一个主机100(例如，主机装置等)和/或存储器系统200等，但示例实施例不限于此，例如，数据处理系统10可包括更大或更小数量的构成元件。数据处理系统10可以是固定的计算系统(诸如，台式pc(个人计算机)、服务器等)，或者可对应于膝上型计算机、移动电话、智能电话、台式pc、个人数字助理(pda)、企业数字助理(eda)、数字照相机、数字摄像机、便携式多媒体播放器(pmp)、个人导航装置或便携式导航装置(pdn)、掌上游戏机、移动互联网装置(mid)、可穿戴式计算机、物联网(iot)装置、万物互联(ioe)装置和/或电子书等，但不限于此。
26.主机100可控制存储器系统200并且可被称为主机处理器或主机装置等。在一些示例实施例中，主机100可执行一系列指令(例如，计算机可读指令、计算机可执行指令等)和/或包括指令的至少一个程序等。程序可包括多个子程序，并且子程序可被称为子例程、例程、应用程式或功能等。在一些示例实施例中，主机100可包括至少一个知识产权(ip)核和/或通过逻辑综合设计的至少一个现场可编程门阵列(fpga)等，但不限于此。主机100可包括
安装在移动装置等中的片上系统(soc)的形式的应用处理器(ap)，和/或可包括包含在计算机系统中的中央处理器(cpu)等。
27.存储器系统200可包括多个非易失性存储器(nvm)(例如，nvm11至nvm14以及nvm21至nvm24等)，并且可包括例如只读存储器(rom)、磁盘、光盘和/或闪存，但不限于此。闪存可以是根据mos(金属氧化物半导体)晶体管的阈值电压的改变来存储数据的存储器，并且可包括nand(与非)闪存和/或nor(或非)闪存等。在一些示例实施例中，存储器系统200可被实现为包括nvm系统的存储器卡(诸如，嵌入式多媒体控制器(emmc)、安全数字(sd)、微型sd、通用闪存(ufs)和/或固态驱动器(ssd)等)。然而，示例实施例不限于此，存储器系统200可包括易失性存储器装置等，并且下面nvm的描述也可被应用于易失性存储器装置。
28.存储器系统200可包括至少一个存储器控制器210、第一存储器封装件220至第四存储器封装件250和/或温度传感器260等，但示例实施例不限于此，例如，更大或更小数量的存储器控制器、存储器封装件和/或温度传感器等可被包括在存储器系统200中。
29.第一存储器封装件220至第四存储器封装件250的每个可包括多个nvm。例如，第一存储器封装件220可包括第一nvm nvm11和第二nvm nvm12，第二存储器封装件230可包括第三nvm nvm13和第四nvm nvm14，第三存储器封装件240可包括第五nvm nvm21和第六nvm nvm22，第四存储器封装件250可包括第七nvm nvm23和第八nvm nvm24等。
30.存储器装置nvm11至nvm14以及nvm21至nvm24中的每个可包括能够即使在电力被切断(例如，不存在提供给存储器装置的电力等)时也保留存储的数据的存储器单元阵列。存储器单元阵列可包括多个存储器单元。存储器单元阵列可包括nand或nor闪存、磁ram(随机存取存储器)(mram)、电阻ram(rram)、铁电ram(fram)和/或相变存储器(pcm)，不但限于此。作为示例，当存储器单元阵列包括nand闪存时，存储器单元阵列可包括多个块和页，数据编程和读取以页为单位执行，而数据擦除可以以块为单位执行，但示例实施例不限于此。
31.存储器控制器210可从主机100接收针对存储器操作的至少一个命令，使用接收的命令生成内部命令，和/或将内部命令提供给第一存储器封装件220至第四存储器封装件250等。
32.存储器控制器210可通过第一通道ch1和第二通道ch2连接到第一至第八nvm nvm11至nvm14以及nvm21至nvm24，但示例实施例不限于此。每个通道可对应于代表逻辑路径的多个路(例如，第一路至第四路)。例如，第一通道ch1可对应于第一路way11和第二路way12，第二通道ch2可对应于第三路way21和第四路way22等。然而，示例实施例不限于此，存储器控制210可连接到三个或更多个通道，并且每个通道可对应于多个路等。通道可以是能够独立地写入数据的物理接口单元。因此，针对多个通道的写入操作可被并行(例如，以重叠方式、同时方式和/或同步方式等)执行。每个路可对应于共享一个通道的一个或多个nvm。也就是说，两个或更多个nvm可对应于一个路。根据一些示例实施例，针对与一个通道对应的两个或更多个nvm的写入操作可以以交叉方式执行等。并行执行的写入操作和以交叉方式执行的写入操作在下面参照图2被详细描述。
33.存储器控制器210可包括节流(throttling)管理器211。节流管理器211可被实现为硬件或硬件和软件的组合。节流管理器211可基于从温度传感器260提供的温度来执行性能调整操作，以调整nvm nvm11至nvm14以及nvm21至nvm24的性能。在至少一个示例实施例中，节流管理器211可在从温度传感器260提供的温度超过第一参考水平(level)(例如，第
一温度阈值水平等)时发起性能调整操作。在一些示例实施例中，温度传感器260可检测在其上安装有第一存储器封装件220至第四存储器封装件250的基底(未示出)的温度。温度传感器260可在基底的温度超过第一参考水平时发起性能调整操作。在一些示例实施例中，温度传感器260可检测存储器装置中的每个(例如，第一存储器封装件220至第四存储器封装件250中的每个等)的温度。温度传感器260可将第一存储器封装件220至第四存储器封装件250之中的具有最高温度的存储器封装件的温度提供给节流管理器211，但不限于此。
34.当从温度传感器260提供的温度超过第一参考水平(例如，第一温度阈值水平等)时，节流管理器211可使包括在具有相对高的温度的存储器封装件中的nvm的性能下降(例如，对包括在存储器封装件中的一个或多个nvm和/或与超过第一参考水平的检测的温度对应的存储器装置的性能进行节流)，并且可提高包括在具有相对低的温度的存储器封装件中的nvm的性能(例如，提高包括在与尚未超过第一参考水平的检测的温度对应的存储器封装件中的一个或多个nvm的性能)等。
35.当从温度传感器260提供的温度超过第二参考水平(例如，第二温度阈值水平)时，节流管理器211可降低包括在具有相对高的温度的存储器封装件中的nvm的性能，并降低包括在具有相对低的温度的存储器封装件中的nvm的性能，从而执行节流操作。在节流操作期间，存储器系统200的总性能可下降。
36.根据发明构思的至少一个示例实施例的节流管理器211可根据从温度传感器260提供的温度是否超过比作为节流操作的参考的第二参考水平低的第一参考水平，来执行使包括在具有高的温度的存储器封装件中的nvm的性能下降的操作和提高包括在具有低的温度的存储器封装件中的nvm的性能的操作两者。因此，在其中基底的温度过度增大的现象可被减少和/或防止，从而节流操作可不开始和/或不被执行，并且存储器系统200的总性能可被维持。
37.在一些示例实施例中，存储器系统200还可包括用于使存储器系统200的温度下降的散热器(未示出)。例如，散热器可以可拆卸地附接到在其上安装有第一存储器封装件220至第四存储器封装件250的基底(未示出)的第一表面，但不限于此。第一存储器封装件220至第四存储器封装件250的温度和/或热由散热器散去的程度可根据与散热器的距离而不同。例如，第一存储器封装件220和第二存储器封装件230可安装在基底的散热器所附接到的第一表面上，第三存储器封装件240和第四存储器封装件250可安装在散热器未附接到的第二表面上。因此，第一存储器封装件220和第二存储器封装件230的温度和/或热由散热器散去的程度可大于第三存储器封装件240和第四存储器封装件250的温度和/或热由散热器散去的程度等。因此，节流管理器211可在性能调整操作期间提高包括在相对靠近散热器的一个或多个封装件中的nvm的性能，并使包括距散热器相对远的一个或多个封装件中的nvm的性能下降等。因为提高包括在相对靠近散热器的一个或多个封装件中的nvm的性能的操作和使包括在距散热器相对远的一个或多个封装件中的nvm的性能的操作两者被执行，所以在其中存储器系统200的温度过度和/或不期望地增大的现象可被减少和/或防止，因此，节流操作可不被执行和/或开始，并且存储器系统200的总性能可被维持等。
38.温度传感器260可测量存储器系统200的温度，并将测量的温度提供给存储器控制器210。在一些示例实施例中，温度传感器260可测量多个存储器封装件(例如，第一存储器封装件220至第四存储器封装件250等)中的每个的温度，并将测量的温度提供给存储器控
制器210。在一些示例实施例中，温度传感器260可测量第一至第八nvm nvm11至nvm14以及nvm21至nvm24中的每个的温度，并将测量的温度提供给存储器控制器210。在一些示例实施例中，温度传感器260可测量在其上安装有第一存储器封装件220至第四存储器封装件250的基底的温度，并将测量的温度提供给存储器控制器210。
39.图2是示出根据发明构思的至少一个示例实施例的并行写入操作和根据交叉方法的写入操作的视图。图2可在下面参照图1被描述，但示例实施例不限于此。
40.存储器控制器210可将命令cmd、地址addr和/或数据data传送到nvm以对至少一个nvm执行写入操作。
41.在其中存储器控制器210将命令cmd、地址addr和数据data提供给nvm的操作可被称为输入/输出(i/o)操作。因为第一通道ch1和第二通道ch2可通过单独的接线形成，所以针对第一通道ch1和第二通道ch2的i/o操作可以并行执行，但示例实施例不限于此。也就是说，针对第一通道ch1和第二通道ch2的i/o操作可从第一时间点t1(或t1)到第二时间点t2(或t2)和/或在同一时钟周期期间等被同时执行。提供命令cmd、地址addr和/或数据data的时间可被称为i/o时间tio。
42.因为与一个通道对应的多个路共享一个通道，所以针对路的i/o操作可以以交叉方式执行，但不限于此。例如，因为第一路way11和第二路way12可共享第一通道ch1，所以针对第一路way11和第二路way12的i/o接口操作可以以交叉方式执行。也就是说，针对第一路way11的i/o接口操作可从第一时间点t1到第二时间点t2被执行，并且针对第二路way12的i/o接口操作可从第二时间点t2到第三时间点t3(或t3)被执行等。
43.在i/o接口操作被执行之后，针对与每个路对应的nvm的内部写入操作可被执行。内部写入操作可在写入时间tprog期间被执行。写入时间tprog可表示nvm将数据存储在存储器单元阵列中所期望的和/或所需要的时间。虽然示出了输入/输出时间tio比写入时间tprog长，但是这是为了便于描述，示例实施例不限于此。
44.因为第一nvm nvm11和第二nvm nvm12对应于第一路way11，所以第一nvm nvm11和第二nvm nvm12可基于针对第一路way11的i/o操作被提供相同的命令cmd、地址addr和数据。第一nvm nvm11和第二nvm nvm12可基于芯片激活信号(或称为芯片使能信号)(未示出)被激活(或称为启用)。激活的第一nvm nvm11和第二nvm nvm12可基于通过i/o操作接收的命令cmd、地址addr和数据data执行内部写入操作等。
45.在一些示例实施例中，在性能调整操作期间，节流管理器211可增加包括在具有相对低的温度的存储器封装件中的激活的nvm的数量，并且可降低包括在具有相对高的温度的存储器封装件中的激活的nvm的数量。因此，使存储器系统200的总性能下降的效果和维持存储器系统200的总性能的效果二者可被提供。芯片激活信号的细节在下面参照图8和图9被描述。
46.图2示出针对第一路way11至第四路way22的写入操作被执行一次，并且针对第一路way11至第四路way22的写入操作可在第四时间点t4被完成，第四时间点t4经过与写入时间tproa和二倍的输入/输出时间tio的总和对应的时间，但示例实施例不限于此。
47.在一些示例实施例中，节流管理器211可在性能调整操作期间调整传送到存储器封装件的命令(例如，存储器相关命令、i/o命令、读取命令、写入命令等)的数量。在至少一个示例实施例中，节流管理器211可基于散热器与存储器封装件之间的距离来调整传送到
存储器封装件的命令的数量。例如，节流管理器211可减少传送到距散热器相对远的存储器封装件的命令的数量，和/或增加传送到相对靠近散热器的存储器封装件的命令的数量等。因此，节流操作的开始可被延迟和/或避免，同时存储器系统200的总性能被维持。命令的数量的调整的细节可在下面参照图10和图11被描述。
48.在一些示例实施例中，节流管理器211可在性能调整操作期间调整命令cmd、地址addr和/或数据data之间的虚设时间的长度。虽然在图2中未示出，但是虚设时间可在命令cmd、地址addr和/或数据data之间等被设置，但不限于此。在虚设时间期间，通道可由虚设数据占据，或可保持空闲。节流管理器211可基于散热器与存储器封装件之间的距离来调整针对单独存储器封装件的虚设时间的长度。例如，节流管理器211可增加传送到距散热器相对远的存储器封装件的命令cmd、地址addr和/或数据data之间的虚设时间的长度，并减小传送到相对靠近散热器的存储器封装件的命令cmd、地址addr和/或数据data之间的虚设时间的长度等。因此，节流操作的开始可通过使用不同长度的虚设时间被延迟，同时存储器系统200的总性能被维持。虚设时间的细节在下面参照图12和图13被描述。
49.图3是示出根据发明构思的至少一个示例实施例的存储器控制器210的操作方法的流程图。图3可在下面参照图1被描述。
50.参照图3，存储器控制器210的操作方法可包括多个操作s310至s350，但示例实施例不限于此。
51.在操作s310中，存储器控制器210可从温度传感器260获取存储器系统200的温度信息。存储器控制器210可周期性地和/或非周期性地(例如，在期望的时间，响应于温度信息请求等)获取温度信息。在一些示例实施例中，存储器系统200的温度信息可以是在其上安装有第一存储器封装件220至第四存储器封装件250的基底(未示出)的温度信息。在一些示例实施例中，温度信息可以是第一存储器封装件220至第四存储器封装件250中的每个的温度信息，但不限于此，例如，温度信息可包括多个存储器封装件中的一个或多个的温度信息。
52.在操作s320中，存储器控制器210可将从温度传感器260获取的温度信息与第一参考水平(例如，第一温度阈值水平等)进行比较。如果存储器系统200的温度超过第一参考水平，则存储器控制器210可执行操作s330，并且如果存储器系统200的温度未超过第一参考水平，则存储器控制器210可再次执行操作s310。
53.在操作s330中，存储器控制器可210将从温度传感器260获得的温度信息与第二参考水平(例如，第二温度阈值水平等)进行比较。在操作s330中，如果存储器系统200的温度超过第二参考水平，则存储器控制器210可执行操作s340，并且如果存储器系统200的温度未超过第二参考水平，则存储器控制器210可执行操作s350。
54.尽管操作s320和操作s330被描述为由存储器控制器210执行，但是操作s320和操作s330还可由温度传感器260等被执行，而示例实施例不限于此。
55.在操作s340和s350中，存储器控制器210可调整多个存储器封装件(例如，第一存储器封装件220至第四存储器封装件250)的性能，但为了便于描述和清楚目的，仅第一存储器封装件220和第二存储器封装件230在图3中示出并在此描述。也就是说，下面第一存储器封装件220和第二存储器封装件230的描述可被应用于包括在存储器系统200中的其他存储器封装件。例如，可假设第一存储器封装件220的散热效率高于第二存储器封装件230的散
热效率。附加地和/或可选地，可假设第一存储器封装件220与散热器之间的距离短于第二存储器块230与散热器之间的距离。
56.在操作s340中，存储器控制器210可通过使第一存储器封装件220和第二存储器封装件230的性能水平下降、减小和/或降低等，来执行节流操作。第一存储器封装件220和第二存储器封装件230中的每个可包括至少一个nvm。在一些示例实施例中，存储器控制器210可通过激活更小数量的nvm(例如，激活/开启与在正常性能水平/操作期间激活的nvm的数量相比的减少的数量的nvm)，来使第一存储器封装件220和/或第二存储器封装件230的性能水平下降。在一些示例实施例中，存储器控制器210可通过将更小数量的命令cmd提供给nvm，来使第一存储器封装件220和第二存储器封装件230的性能水平下降。在一些示例实施例中，存储器控制器210可通过增大命令cmd、地址addr和/或数据data之间的虚设时间的长度等，来使第一存储器块220和第二存储器块230的性能水平下降。
57.在操作s350中，存储器控制器210可提高第一存储器封装件220的性能水平，并通过使第二存储器封装件230的性能水平下降来执行性能调整操作，但示例实施例不限于此。在一些示例实施例中，第一存储器封装件220可以是具有相对高的散热效率的存储器封装件，第二存储器封装件230可以是具有相对低的散热效率的存储器封装件，但示例实施例不限于此。在一些示例实施例中，第一存储器封装件220可以是相对靠近散热器的存储器封装件，第二存储器封装件230可以是距散热器相对远的存储器封装件，但示例实施例不限于此。在一些示例实施例中，存储器控制器210可通过激活与在正常性能水平期间激活的nvm的数量相比更大数量的nvm，来提高第一存储器封装件220的性能水平，并通过激活与在正常性能水平期间激活的nvm的数量相比更小数量的nvm，使第二存储器封装件230的性能水平下降等。在一些示例实施例中，存储器控制器210可通过将更大数量的命令cmd提供给nvm来提高第一存储器封装件220的性能水平，并可通过将更小数量的命令cmd提供给nvm来使第二存储器封装件230的性能水平下降，但示例实施例不限于此。在一些示例实施例中，存储器控制器210可通过减小命令cmd、地址addr和/或数据data等之间的虚设时间的长度来提高第一存储器封装件220的性能水平，并且可通过增大虚设时间的长度来使第二存储器封装件230的性能水平下降等。
58.图4是示出根据发明构思的至少一个示例实施例的温度改变和性能水平改变的视图。图4在下面参照图1一起被描述。为了便于描述并且为了清楚，仅第一存储器封装件220和第二存储器封装件230被描述，但示例实施例不限于此。也就是说，第一存储器封装件220和第二存储器封装件230在下面的描述可被应用于包括在存储器系统200中的其他存储器封装件。例如，可假设第一存储器封装件220的散热效率高于第二存储器封装件230的散热效率。附加地和/或可选地，可假设第一存储器封装件220与散热器之间的距离短于第二存储器封装件230与散热器之间的距离。
59.参照图4，在第一时间点t1，第一存储器封装件的温度temp_pkg1、第二存储器封装件230的温度temp_pkg2和检测温度temp_sense可在第一温度水平t1，但示例实施例不限于此。检测温度temp_sense可以是由温度传感器260检测的温度。检测温度temp_sense可以是在其上安装有第一存储器封装件220和第二存储器封装件230的基底的温度。虽然示出检测温度temp_sense高于第一存储器封装件220的温度temp_pkg1并且低于第二存储器封装件230的温度temp_pkg2，但示例实施例不限于此。
60.在第一时间点t1，第一存储器封装件220的性能水平p_pkg1和第二存储器封装件230的性能水平p_pkg2可在第二性能水平pl2，但不限于此。存储器系统200的总性能p_mem可在第四性能水平pl4。在写入操作被执行时，第一存储器封装件220的温度temp_pkg1和/或第二存储器封装件230的温度temp_pkg2可增大。在一些示例实施例中，性能水平可表示数据i/o速度等，但示例实施例不限于此。
61.在第二时间点t2，检测温度temp_sense可达到第一参考水平ref1。当检测温度temp_sense达到第一参考水平ref1时，存储器控制器210可对第一存储器封装件220和/或第二存储器封装件230执行性能调整操作等，但示例实施例不限于此。在至少一个示例实施例中，第一存储器封装件220的性能水平可提高到第三性能水平pl3，第二存储器封装件230的性能水平可下降到第一性能水平pl1，但不限于此。在一些示例实施例中，第一存储器封装件220的性能提高宽度可等于第二存储器封装件230的性能下降宽度，但示例实施例不限于此。因此，存储器系统200的总性能可被维持在第四性能水平pl4。
62.因为第一存储器封装件220的性能被提高并且第二存储器封装件230的性能被降低，所以第一存储器封装件220的温度temp_pkg1可比之前更快地升高，并且第二存储器封装件230的温度temp_pkg2可比之前更慢地升高。然而，因为第一存储器封装件220的发热的程度相对低于第二存储器封装件230的发热的程度，所以检测温度temp_sense可比之前更慢地升高等。
63.在存储器控制器210提高第一存储器封装件220的性能并降低第二存储器封装件230的性能时，检测温度temp_sense可不达到第二参考水平ref2，和/或检测温度temp_sense可更慢地升高并且可在之后的时间点达到第二参考水平ref2。因此，用于使第一存储器封装件220和第二存储器封装件230两者的性能下降的节流操作可被延迟。
64.当存储器系统200的温度超过第二参考水平ref2时，存储器控制器210可执行节流操作以使第一存储器封装件220和第二存储器封装件230两者的性能下降等。因此，当存储器系统200的温度超过第二参考水平ref2时，存储器系统200的总性能可降低。第二参考水平ref2可指示作为用于节流操作的参考(例如，节流阈值水平等)的温度。
65.在根据发明构思的至少一个示例实施例的存储器系统200中，当检测温度temp_sense超过第一参考水平ref1时，存储器封装件的性能被调整为不同，从而维持和/或一致地维持存储器系统200的总性能等，但示例实施例不限于此。
66.图5是示出根据发明构思的至少一个示例实施例的nvm 20的框图。
67.图5的nvm 20可对应于图1中示出的nvm nvm11至nvm14以及nvm21之nvm24中的至少一个，但示例实施例不限于此。
68.参照图5，nvm 20包括存储器单元阵列211、控制逻辑222(例如，控制逻辑电路等)、电压生成器223、行解码器224和/或页缓冲器225等，但示例实施例不限于此，例如，nvm 20可包括更大或更小数量的构成组件等。根据一些示例实施例，控制逻辑222、电压生成器223、行解码器224和/或页缓冲器225等可被实现为处理电路系统。处理电路系统可包括包含逻辑电路的硬件；硬件/软件的组合(诸如，执行软件的处理器)；或它们的组合。例如，处理电路系统更具体地可包括但不限于：中央处理器(cpu)、算数逻辑单元(alu)、数字信号处理器、微型计算机、现场可编程门阵列(fpga)、片上系统(soc)、可编程逻辑单元、微处理器、专用集成电路(asic)等。
69.存储器单元阵列221可连接到一个或多个串选择线ssl、多个字线wl以及一个或多个地选择线gsl，并且还可连接到多个位线bl等。存储器单元阵列221可包括在其中字线wl与位线bl相交的区域中布置的多个存储器单元等。
70.控制逻辑222(例如，控制逻辑电路系统等)可从存储器控制器210接收命令(cmd和/或内部命令)和地址add，和/或还可从存储器控制器210接收用于控制nvm 20内部的各种功能块的控制信号ctrl等。控制逻辑222可基于命令cmd、地址add以及控制信号ctrl输出用于将数据写入存储器单元阵列221和/或从存储器单元阵列221读取数据的各种控制信号。因此，控制逻辑222可总体控制存储器装置20中的各种操作等。
71.从控制逻辑222输出的各种控制信号可被提供给电压生成器223、行解码器224和/或页缓冲器225等。在至少一个示例实施例中，控制逻辑222可将电压控制信号ctrl_vol提供给电压生成器223，将行地址x_add提供给行解码器224，并且将列地址y_add提供给页缓冲器225等，但不限于此。
72.电压生成器223可基于电压控制信号ctrl_vol等生成用于对存储器单元阵列221执行编程、读取和/或擦除操作的各种类型的电压。在至少一个示例实施例中，电压生成器223可生成用于驱动字线wl的第一驱动电压vwl、用于驱动串选择线ssl的第二驱动电压vssl、和/或用于驱动地选择线gsl的第三驱动电压vgsl等，但不限于此。这里，第一驱动电压vwl可以是编程电圧(或写入电压)、读取电压、擦除电压、通过电压和/或编程验证电压等，但示例实施例不限于此。此外，第二驱动电压vssl可以是串选择电压(即，启动电压或关闭电压)等。此外，第三驱动电压vgsl可以是地选择电压(即，打开电压或关闭电压等)，但示例实施例不限于此。
73.行解码器224可通过字线wl连接到存储器单元阵列221，并且可响应于从控制逻辑222接收的行地址x_add而激活字线wl中的一些。在至少一个示例实施例中，在读取操作期间，行解码器224可将读取电压施加到选择的字线，并将通过电压施加到未选择的字线。
74.在编程操作期间，行解码器224可将编程电压施加到选择的字线，并将通过电压施加到未选择的字线。在至少一个示例实施例中，在编程循环中的至少一个中，行解码器224可将编程电压施加到选择的字线和附加选择的字线。
75.页缓冲器225可通过位线bl连接到存储器单元阵列221。在至少一个示例实施例中，在读取操作期间，页缓冲器225可作为感测放大器进行操作以输出存储在存储器单元阵列221中的数据。在编程操作期间，页缓冲器225可作为写入驱动器进行操作以输入将被存储在存储器单元阵列221中的数据。
76.图6是示出根据发明构思的至少一个示例实施例的包括在存储器系统中的存储器单元阵列的框图。在至少一个示例实施例中，图6示出包括三维(3d)nand和/或垂直nand(vnand)存储器单元的单元阵列，但示例实施例不限于此。
77.参照图6，存储器单元阵列包括多个存储器块blk1至blkz(blk)，但不限于此，其中，z为大于2的整数。每个存储器块blk具有3d结构(和/或垂直结构)。例如，每个存储器块blk包括在第一方向至第三方向上延伸的结构，但不限于此。例如，每个存储器块blk包括在第二方向上延伸的多个nand串ns等。例如，多个nand串ns可设置在第一方向和第三方向上等。
78.每个nand串ns连接到位线bl、串选择线ssl、地选择线gsl、字线wl和/或共源极线
csl等。也就是说，每个存储器块blk可连接到多个位线bl、多个串选择线ssl、多个地选择线gsl、多个字线bl和/或共源极线csl等。存储器块blk1至blkz参照图7被更详细地描述。
79.图7是示出根据发明构思的至少一个示例实施例的存储器块blki的电路图。例如，图6的存储器单元阵列的存储器块blk1至blkz中的一个在图7中被示出，但示例实施例不限于此。
80.存储器块blki包括多个单元串(例如，cs11至cs41以及cs12至cs42等)，但示例实施例不限于此。单元串cs11至cs41以及cs12至cs42可在行方向和列方向上布置以形成行和列。单元串cs11至cs41以及cs12至cs42中的每个包括地选择晶体管gst、多个存储器单元(例如，mc1至mc6等)和/或串选择晶体管sst，但不限于此。单元串cs11至cs41以及cs12至cs42中的每个的地选择晶体管gst、存储器单元mc1至mc6和串选择晶体管sst可在与基底垂直的高度方向上被堆叠，但示例实施例不限于此。
81.单元串cs11至cs41以及cs12至cs42的行分别连接到不同的串选择线(例如，ssl1至ssl4)等。例如，单元串cs11和cs12的串选择晶体管sst共同连接到串选择线ssl1。单元串cs21和cs22的串选择晶体管sst共同连接到串选择线ssl2。单元串cs31和cs32的串选择晶体管sst共同连接到串选择线ssl3。单元串cs41和cs42的串选择晶体管sst共同连接到串选择线ssl4。
82.单元串cs11至cs41以及cs12至cs42的列分别连接到不同的位线(例如，bl1和bl2)等。例如，单元串cs11至cs41的串选择晶体管sst共同连接到位线bl1。单元串cs12至cs42的串选择晶体管sst共同连接到位线bl2。
83.单元串cs11至cs41以及cs12至cs42的行分别连接到不同的地选择线(例如，gsl1至gsl4)等。例如，单元串cs11和cs12的地选择晶体管gst共同连接到地选择线gsl1。单元串cs21和cs22的地选择晶体管gst共同连接到地选择线gsl2。单元串cs31和cs32的地选择晶体管gst共同连接到地选择线gsl3。单元串cs41和cs42的地选择晶体管gst共同连接到地选择线gsl4。
84.位于距基底相同高度处的存储器单元(和/或地选择晶体管gst)可共同连接到一个字线，并且位于不同高度处的存储器单元可分别连接到不同的字线(例如，wl1至wl6)，但示例实施例不限于此。例如，存储器单元mc1共同连接到字线wl1。存储器单元mc2共同连接到字线wl2。存储器单元mc3被共同连接到字线wl3。存储器单元mc4共同连接到字线wl4。存储器单元mc共同连接到字线wl5。存储器单元mc6共同连接到字线wl6。单元串cs11至cs41以及cs12至cs42的地选择晶体管gst共同连接到共源极线csl。
85.图8是示出根据发明构思的至少一个示例实施例的存储器系统800的框图。
86.参照图8，存储器系统800可包括存储器控制器810、第一存储器封装件820、第二存储器封装件830和/或温度传感器840等，但示例实施例不限于此，例如，存储器系统800可包括更大或更小数量的构成组件等。
87.第一存储器封装件820可包括n个nvm nvm11至nvm1n(这里，n是1或更大的自然数)。第一存储器封装件820可通过k个芯片激活引脚(或称为芯片使能引脚)ce11至ce1k(k是1或更大的自然数)连接到存储器控制器810。包括在第一存储器封装件820中的nvm的数量可等于或大于芯片激活引脚的数量。也就是说，n可以是k或更大。n个nvm nvm11至nvm1n中的每个可连接到芯片激活引脚ce11至ce1k中的至少一个，并且可根据通过连接的芯片激
活引脚接收的芯片激活信号被激活。因为n可以是k或更大，所以一个芯片激活引脚的可连接到一个或多个nvm。
88.第二存储器封装件830可包括m个nvm nvm21至nvm2m(这里，m是1或更大的自然数)。第二存储器封装件830可通过h个芯片激活引脚ce21至ce2h(h是1或更大的自然数)连接到存储器控制器810。包括在第二存储器封装件830中的nvm的数量可等于或小于芯片激活引脚的数量。也就是说，m可以是h或更大。m个nvm nvm21至nvm2m中的每个可连接到芯片激活引脚ce21至ce2h中的至少一个，并且可根据通过连接的芯片激活引脚接收的芯片激活信号被激活。因为m可以是h或更大，所以一个芯片激活引脚可连接到一个或多个nvm。
89.在一些示例实施例中，第一存储器封装件820可比第二存储器封装件830具有更好的散热效率，但示例实施例不限于此。存储器控制器810可在包括在存储器系统800中的组件之中具有相对高的发热的程度，并且在一些示例实施例中，第一存储器封装件820可位于比第二存储器封装件830远以具有比第二存储器封装件830的散热效率好的散热效率，但示例实施例不限于此。也就是说，第一存储器封装件820与存储器控制器810之间的距离可大于第二存储器封装件830与存储器控制器810之间的距离，但示例实施例不限于此。
90.在一些示例实施例中，第一存储器封装件820与散热器(未示出)之间的距离可短于第二存储器封装件830与散热器之间的距离，但示例实施例不限于此。散热器(未示出)可具有将存储器系统800的热散到外部(例如，在外面)的结构等，但不限于此。
91.节流管理器811可通过调整激活的nvm的数量来调整第一存储器封装件820和/或第二存储器封装件830中的每个的性能，但不限于此。在至少一个示例实施例中，在性能调整操作期间，节流管理器811可提高第一存储器封装件820的性能和/或降低第二存储器封装件830的性能，但不限于此。例如，节流管理器811可将激活信号提供给k个芯片激活引脚ce11至ce1k之中的多个引脚，从而增加在第一存储器封装件820中执行写入操作的nvm的数量等。节流管理器811可将激活信号提供给h个芯片激活引脚ce21至ce2h之中的更小数量的引脚，从而降低在第二存储器封装件830中执行写入操作的nvm的数量等。
92.图9是示出根据发明构思的至少一个示例实施例的存储器控制器810的操作方法的流程图。图9的存储器控制器810的操作方法可包括多个操作s910至s950。图9在下面参照图8一起被描述，但示例实施例不限于此。
93.在操作s910中，存储器控制器810可从温度传感器840获取存储器系统800的温度信息。存储器控制器810可周期性地获取温度信息和/或非周期性地获取温度信息等。在一些示例实施例中，存储器系统800的温度信息可以是在其上安装有第一存储器封装件820和第二存储器封装件830的基底的温度信息(未示出)，但不限于此。在一些示例实施例中，温度传感器840可检测第一存储器封装件820和第二存储器封装件830中的每个的温度信息，但示例实施例不限于此。
94.在操作s920中，存储器控制器810可将从温度传感器840获取的温度信息与第一参考水平(例如，第一温度阈值水平等)进行比较。如果存储器系统800的温度超过第一参考水平，则存储器控制器810可执行操作930，并且如果存储系统800的温度未超过第一参考水平，则存储器控制器810可再次执行操作910。
95.在操作930中，存储器控制器810可将从温度传感器840获取的温度信息与第二参考水平(例如，第二温度阈值水平等)进行比较。在操作s930中，如果存储器系统800的温度
超过第二参考水平，则存储器控制器810可执行操作s940，并且如果存储器系统800的温度未超过第一参考水平，存则储器控制器810可执行操作s950。
96.虽然操作s920和操作s930被描述为由存储器控制器810执行，但是操作s920和操作s930还可由温度传感器840等执行，但示例实施例不限于此。
97.在操作s940中，存储器控制器810可减少第一存储器封装件820和第二存储器封装件830中激活的nvm的数量。在至少一个示例实施例中，存储器控制器810可通过将激活信号提供给k个芯片激活引脚ce11至ce1k之中的更小数量的芯片激活引脚，来使第一存储器封装件820的性能下降等。存储器控制器810可通过将激活信号提供给h数量个芯片激活引脚ce21至ce2h之中的更小数量的芯片激活引脚，来使第二存储器封装件830的性能下降等。
98.在操作s950中，存储器控制器810可降低在第一存储器封装件820中激活的nvm的数量，和/或可增加在第二存储器封装件830中激活的nvm的数量，但不限于此。在至少一个示例实施例中，存储器控制器810可通过将激活信号提供给k个芯片激活引脚ce11至ce1k之中的更小数量的芯片激活引脚，来使第一存储器封装件820的性能下降等。存储器控制器810可通过将激活信号提供给h个芯片激活引脚ce21至ce2h之中的更大数量的芯片激活引脚，来提高第二存储器封装件830的性能等。
99.图10是示出根据发明构思的至少一个示例实施例的存储器系统1000的框图。
100.参照图10，存储器系统1000可包括存储器控制器1010、第一存储器封装件1020、第二存储器封装件1030和/或外部存储器1040等，但示例实施例不限于此。存储器控制器1010、第一存储器封装件1020、第二存储器封装件1030和/或外部存储器1040可安装在基底上，并可通过基底内部或外部的接线互相连接，但示例实施例不限于此。
101.存储器控制器1010可包括cpu 1011、内部存储器1012、缓冲器存储器1013、节流管理器1014、主机接口(i/f)1015和/或存储i/f 1016等，但不限于此。
102.cpu 1011可控制存储器控制器1010的总体操作。存储器控制器1010可包括一个或多个cpu 1011等。cpu 1011可包括至少一个处理器核等。当cpu1011包括一个核时，cpu 1011可被称为单核处理器、并且当cpu 1011包括多个核时，cpu 1011可被称为多核处理器。cpu 1011、内部存储器1012、缓冲器控制器1013、节流管理器1014、主机i/f 1015和存储i/f 1016可基于soc技术具有单芯片形式，但示例实施例不限于此。
103.cpu 1011可执行存储在内部存储器1012中的固件和/或计算机可读指令和/或程序等，但不限于此。由固件等处理的附加信息(例如，映射信息等)，可被存储在内部存储器1012的数据区中。内部存储器1012可设置在cpu 1011内部和/或可设置在cpu 1011外部(例如，在cpu 1011之外)等。
104.主机i/f 1015可在cpu 1011的控制下与主机host交换命令、地址和/或数据。主机i/f 1015可支持各种i/f协议(诸如，通用串行总线(usb)、多媒体卡(mmc)i/f、pci(外围组件互连)快速(pci-e)i/f、串行高级技术附件(sata)、并行高级技术附件(pata)、小型计算机系统(scsi)i/f、串行连接scsi(sas)、增强型小型盘(esdi)i/f、集成驱动电子设备(ide)i/f等)，但不限于此。缓冲器控制器1013可响应于cpu 1011的控制来控制内部存储器1012和外部存储器1040的写入/读取/擦除操作。存储i/f可在内部存储器1012和/或外部存储器1040与第一存储器封装件1020和第二存储器封装件1030之间发送/接收数据等。
105.当读取命令从主机被输入时，从第一存储器封装件1020和第二存储器封装件1030
读取的读取数据可通过存储接口1016和/或缓冲器控制器1013临时存储在外部存储器1040中。临时存储在外部存储器1040中的读取数据可通过缓冲器控制器1013和/或主机i/f 1015输出到主机。
106.当写入命令从主机被输入(例如，接收等)时，写入命令可临时存储在包括在主机i/f 1015中的第一先入先出(fifo)缓冲器(或fifo缓冲器1)中，并且可根据性能调整操作传送到包括在存储i/f 1016中的第二fifo缓冲器(或fifo缓冲器2)和/或第三fifo缓冲器(或fifo缓冲器3)，但示例实施例不限于此。第二fifo缓冲器2可临时存储传送到第一存储器封装件1020的命令，第三fifo缓冲器3可临时存储器传送到第二存储器封装件1030的命令等。也就是说，包括在第一存储器封装件1020中的nvm nvm11至nvm1n可基于从第二fifo缓冲器接收的命令执行内部操作，包括在第二存储器封装件1030中的nvm nvm21至nvm2m可基于从第三fifo缓冲器接收的命令执行内部操作，但示例实施例不限于此。
107.节流管理器1014可根据存储器系统1010的温度执行性能调整操作。在至少一个示例实施例中，在性能调整操作期间，节流管理器1014可提高第一存储器封装件1020的性能，和/或降低第二存储器封装件1030的性能等。当存储器系统1010的温度超过第一参考水平时，节流管理器1014可增加从第一fifo缓冲器传送到第二fifo缓冲器的命令的数量，并且可降低从第一fifo缓冲器传送到第三fifo缓冲器的命令的数量，但不限于此。当存储器系统1010的温度超过第二参考水平时，节流管理器1014可降低从第一fifo缓冲器传送到第二fifo缓冲器的命令的数量，并且可降低从第一fifo缓冲器传送到第三fifo缓冲器的命令的数量，但不限于此。
108.图11是示出根据发明构思的至少一个示例实施例的存储器控制器1010的操作方法的流程图。根据图11的存储器控制器1010的操作方法可包括多个操作s1110至s1150，但不限于此。图11在下面参照图10一起被描述，但示例实施例不限于此。
109.在操作s1110中，存储器控制器1010可从温度传感器840获取存储器系统1000的温度信息。存储器控制器1010可周期性地获取温度信息或非周期性地获取温度信息，但不限于此。在一些示例实施例中，存储器系统1000的温度信息可以是在其上安装有第一存储器封装件1020和第二存储器封装件1030的基底(未示出)的温度信息。在一些示例实施例中，温度传感器840可检测第一存储器封装件1020和第二存储器封装件1030中的每个的温度信息等。
110.在操作s1120中，存储器控制器1010可将从温度传感器840获取的温度信息与第一参考水平(例如，第一温度阈值水平)进行比较。如果存储器系统1000的温度超过第一参考水平，则存储器控制器1010可执行操作s1130，并且如果存储器系统1000的温度未超过第一参考水平，则存储器控制器1010可再次执行操作s1110。
111.在操作s1130中，存储器控制器1010可将从温度传感器840获得的温度信息与第二参考水平(例如，第二温度阈值水平)进行比较。在操作s1130中，如果存储器系统1000的温度超过第二参考水平，则存储器控制器1010可执行操作s1140，并且如果存储器系统1000的温度未超过第二参考水平，则存储器控制器1010可执行操作s1150。
112.虽然操作s1120和操作s1130被描述为由存储器控制器1010执行，但是操作s1120和操作s1130还可由温度传感器840等执行。
113.在操作s1140中，存储器控制器1010可在从主机接收的命令之中降低传送到第一
存储器封装件820和/或第二存储器封装件830的命令的数量，但示例实施例不限于此。在至少一个示例实施例中，存储器控制器1010可降低存储在fifo缓冲器中的命令的数量，fifo缓冲器临时存储传送到第一存储器封装件820和第二存储器封装件830的命令等。因为更少的命令被传送到第一存储器封装件820和第二存储器封装件830，所以第一存储器封装件820和第二存储器封装件830的性能可下降。在一些示例实施例中，存储器控制器1010可使每次(例如，每个实例等)传送到第一存储器封装件820和第二存储器封装件830的命令的数量下降。
114.在操作s1150中，存储器控制器1010可降低从主机接收的命令之中的传送到第一存储器封装件820的命令的数量，并且可增加从主机接收的命令之中的传送到第二存储器封装件830的命令的数量，但示例实施例不限于此。在至少一个示例实施例中，存储器控制器1010可降低存储在第二fifo缓冲器中的命令的数量，第二fifo缓冲器临时存储传送到第一存储器封装件820的命令。因为更少的命令被传送到第一存储器封装件820，所以第一存储器封装件820的性能可下降和/或减小。同时，存储器控制器1010可增加存储在第三fifo缓冲器中的命令的数量，第三fifo缓冲器临时存储传送到第二存储器封装件830的命令等。因为更大数量的命令被传送到第二存储器封装件830，所以第二存储器封装件830的性能可提高等。
115.图12是示出根据发明构思的至少一个示例实施例的性能调整操作的视图。图12在下面参照图1一起被描述，但示例实施例不限于此。
116.存储器控制器210可通过第一通道ch1以交叉方式对第一存储器封装件220和第二存储器封装件230执行写入操作。然而，示例实施例不限于此，并且存储器控制器210可例如通过第一通道ch1和第二通道ch2等对第一存储器封装件220和第二存储器封装件230并行执行写入操作。下面参照图12的描述还可被应用于并行写入操作，但示例实施例不限于此。存储器控制器210可将命令cmd、地址addr和/或数据data传送到分别与第一存储器封装件220和/或第二存储器封装件230对应的第一路way11和第二路way12以执行写入操作等。
117.存储器控制器210可在性能调整操作期间的命令cmd、地址addr、和/或数据data之间设置虚设时间，但示例实施例不限于此。在至少一个示例实施例中，当存储器系统200的温度超过第一参考水平时，存储器控制器210可提高第一存储器封装件220的性能和/或可使第二存储器封装件230的性能下降等。例如，存储器控制器210可在通过与第一存储器封装件220对应的第一路way11传送的命令cmd、地址addr和/或数据data等之间设置第一虚设时间wait1，并且可在通过与第二存储器封装件230对应的第二路way12传送的命令cmd、地址addr和/或数据data等之间设置第二虚设时间wait2，但示例实施例不限于此。第一虚设时间twait1可短于第二虚设时间wait2，但示例实施例不限于此。
118.也就是说，存储器控制器210可控制第一存储器封装件220以通过使传送到第一存储器封装件220的命令cmd、地址addr和/或数据data之间的时间间隔下降而处理更多的命令，并控制第二存储器封装件220以通过增大传送到第二存储器封装件230的命令cmd、地址addr和/或数据data之间的时间间隔而处理更少的命令等。
119.图13是示出根据发明构思的至少一个示例实施例的性能调整操作的视图。图13在下面参照图1一起被描述，但示例实施例不限于此。
120.存储器控制器210可通过第一通道ch1以交叉方式对第一存储器220和/或第二存
储器230执行写入操作等。然而，示例实施例不限于此，存储器控制器210可通过第一通道ch1和第二通道ch2对第一存储器封装件220和第二存储器封装件230并行执行写入操作等。下面参照图12的描述还可应用于并行写入操作，但示例实施例不限于此。为了执行写入操作，存储器控制器210可传送与第一存储器封装件220和/或第二存储器封装件230等对应的命令cmd、地址addr和/或数据data。在其期间传送命令cmd、地址addr和/或数据data的时间可被称为i/o时间tio。在i/o时间tio过去之后，nvm可在写入时间tprog期间执行内部写入操作等。
121.存储器控制器210可在性能调整操作期间在写入时间tprog过去(例如，结束)之后设置虚设时间。在至少一个示例实施例中，当存储器系统200的温度超过第一参考水平时，存储器控制器210可提高第一存储器封装件220的性能和/或使第二存储器封装件230的性能下降等。例如，当在包括在第一存储器封装件220中的nvm在其期间执行写入操作的写入时间tprog之后第一虚设时间twait1过去时，存储器控制器210可执行下一个i/o操作，并且当包括在第二存储器封装件230中的nvm在其期间执行写入操作的写入时间tprog之后第二虚设时间twait2过去时，存储器控制器210可执行下一个i/o操作，但示例实施例不限于此。第一虚设时间twait1可短于第二虚设时间twait2，但不限于此。
122.也就是说，因为针对与第一存储器块220对应的第一路way11的i/o操作之间的时间间隔被缩小，所以第一存储器封装件220可处理更多的命令，并且因为在针对与第二存储器块230对应的第二路way12的i/o操作之间的时间间隔被加长，所以第二存储器封装件230可处理更少的命令。
123.图14是示出根据发明构思的至少一个示例实施例的存储器系统1400的结构的截面图。
124.参照图14，存储器控制器1400可包括安装在基底1440上的存储器控制器1410、温度传感器1420和/或多个存储器封装件(例如，第一存储器封装件1431至第四存储器封装件1434等)，但示例实施例不限于此。基底1440可以是例如印刷电路板(pcb)，但不限于此。连接到基底1440的组件可通过形成在基底1440上的接线结构(未示出)相互连接，但不限于此。
125.连接到主机的主机i/f 1450可形成在基底1440的一侧上。主机i/f 1450可被配置为根据遵循sata标准、pata标准和/或scsi标准等的方法连接到主机。这里，sata标准可包括全部sata系列标准(诸如，sata-2、sata-3、外部sata(e-sata)以及所谓的sata-1等)。pata标准可包括全部集成驱动电子设备(ide)系列标准(诸如，ide、增强ide(e-ide)等)。
126.存储器控制器1410、温度传感器1420以及第一存储器封装件1431和第三存储器封装件1433可安装在基底1440的第一表面上，并且第二存储器封装件1432和第四存储器封装件1434可安装在基底1440的第二表面上，但示例实施例不限于此。
127.导热垫1480可设置在第一存储器封装件1431和第三存储器封装件1433上，并且散热器1470可设置在导热垫1480上等。导热垫1480可具有将由发热装置生成的热传递到散热器1470的结构。导热垫1480可由具有高导热率的金属材料形成以从发热装置等传递热。然而，示例实施例不限于此，并且导热垫1480可被选择性地去除。散热器1470可具有拥有大表面积的结构以散去从发热装置接收的热并将热散到外部，但不限于此。
128.如图14中所示，第一存储器封装件1431与散热器1470之间的距离可短于第二存储
器封装件1432与散热器1470之间的距离，但不限于此。因此，当从温度传感器1420获取的温度超过第一参考水平时，根据发明构思的至少一个示例实施例的存储器控制器1410可提高第一存储器封装件1431的性能和/或降低第二存储器封装件1432的性能等。当从温度传感器1420获取的温度超过第二参考水平时，存储器控制器1410可使第一存储器封装件1431和第二存储器封装件1432等的性能下降。
129.虽然发明构思的各种示例实施例已经被具体示出和描述，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可在其中进行形式上和细节上的各种改变。

技术特征：

1.一种存储器系统，包括基底；第一存储器封装件，安装在基底上并且包括多个第一非易失性存储器；第二存储器封装件，安装在基底上并且包括多个第二非易失性存储器；以及存储器控制器，被配置为：基于基底的温度，提高所述多个第一非易失性存储器中的至少一个的性能，并且使所述多个第二非易失性存储器中的至少一个的性能下降。2.根据权利要求1所述的存储器系统，其中，存储器控制器还被配置为：基于基底的温度，增加提供给第一存储器封装件的命令的数量，并且降低提供给第二存储器封装件的命令的数量。3.根据权利要求2所述的存储器系统，其中，存储器控制器包括：第一缓冲器，被配置为临时存储从主机接收的至少一个命令；第二缓冲器，被配置为临时存储将被传送到第一存储器封装件的至少一个第一内部命令；以及第三缓冲器，被配置为临时存储将被传送到第二存储器封装件的至少一个第二内部命令，并且第三缓冲器被配置为：响应于基底的温度，将所述至少一个第一内部命令传送到第二缓冲器，并将所述至少一个第二内部命令传送到第三缓冲器，并且所述至少一个第一内部命令包括比所述至少一个第二内部命令的数量大的数量的命令。4.根据权利要求1所述的存储器系统，其中，存储器控制器被配置为：基于基底的温度，增加第一存储器封装件中的所述多个第一非易失性存储器之中的激活的非易失性存储器的数量，并且降低第二存储器封装件中的所述多个第二非易失性存储器之中的激活的非易失性存储器的数量。5.根据权利要求4所述的存储器系统，其中，第一存储器封装件通过多个第一芯片激活引脚连接到存储器控制器；第二存储器封装件通过多个第二芯片激活引脚连接到存储器控制器；并且存储器控制器还被配置为：基于基底的温度，增加所述多个第一芯片激活引脚之中的接收激活信号的第一芯片激活引脚的数量，并且降低所述多个第二芯片激活引脚之中的接收激活信号的第二芯片激活引脚的数量。6.根据权利要求1所述的存储器系统，其中，存储器控制器被配置为：响应于在将第一命令提供给第一存储器封装件之后第一虚设时间过去，将针对第一命令的第一地址提供给第一存储器封装件；以及响应于在将第二命令提供给在第二存储器封装件之后第二虚设时间过去，将针对第二命令的第二地址提供给第二存储器封装件，并且第一虚设时间短于第二虚设时间。7.根据权利要求1所述的存储器系统，其中，存储器控制器被配置为：响应于在对所述多个第一非易失性存储器中的至少一个的第一内部写入操作被完成之后第三虚设时间过去，将第一命令提供给第一存储器封装件；以及响应于在对所述多个第二非易失性存储器中的至少一个的第二内部写入操作被完成之后第四虚设时间过去，将第二命令提供给第二存储器封装件，并且
第三虚设时间短于第四虚设时间。8.根据权利要求1至7中的任何一项所述的存储器系统，其中，第一存储器封装件与存储器控制器之间的距离大于第二存储器封装件与存储器控制器之间的距离。9.根据权利要求1至7中的任何一项所述的存储器系统，还包括：散热器，被配置为将从第一存储器封装件和第二存储器封装件生成的热散到外部，其中，第一存储器封装件与散热器之间的距离短于第二存储器封装件与散热器之间的距离。10.根据权利要求9所述的存储器系统，其中，第一存储器封装件和散热器在基底的第一表面上；并且第二存储器封装件在基底的第二表面上。11.一种存储器系统，包括：第一存储器封装件，包括多个第一非易失性存储器；第二存储器封装件，包括多个第二非易失性存储器；温度传感器，被配置为检测第二存储器封装件的温度；以及存储器控制器，被配置为：响应于检测的温度达到第一温度阈值水平，控制所述多个第一非易失性存储器增大与第一存储器封装件对应的第一温度增大率，并且控制所述多个第二非易失性存储器降低与第二存储器封装件对应的第二温度增大率。12.根据权利要求11所述的存储器系统，其中，存储器控制器被配置为：响应于检测的温度达到第二温度阈值水平，使第一存储器封装件的性能水平和第二存储器封装件的性能水平下降。13.根据权利要求11所述的存储系统，其中，第一存储器封装件的散热效率高于第二存储器封装件的散热效率。14.根据权利要求12所述的存储器系统，其中，从温度传感器获取的检测的温度是第一存储器封装件和第二存储器封装件之中的具有低的散热效率的存储器封装件的温度。15.根据权利要求12所述的存储器系统，其中，存储器控制器被配置为：响应于检测的温度达到第一温度阈值水平，增加所述多个第一非易失性存储器之中的激活的非易失性存储器的数量，并且降低第二非易失性存储器之中的激活的非易失性存储器的数量。16.根据权利要求15所述的存储器系统，其中，第一存储器封装件通过多个第一芯片激活引脚连接到存储器控制器；第二存储器封装件通过多个第二芯片激活引脚连接到存储器控制器；并且存储器控制器被配置为：增加所述多个第一芯片激活引脚之中的接收激活信号的引脚的数量，并且降低所述多个第二芯片激活引脚之中的接收激活信号的引脚的数量。17.根据权利要求12所述的存储器系统，其中，存储器控制器被配置为：响应于检测的温度达到第一温度阈值水平，增加提供给第一存储器封装件的命令的数量，并且降低提供给第二存储器封装件的命令的数量。18.一种存储器控制器的操作方法，所述存储器控制器包括第一存储器封装件和第二存储器封装件，第一存储器封装件和第二存储器封装件中的每个包括多个存储器装置并且安装在基底上，所述操作方法包括：从温度传感器获取基底的温度；
响应于基底的温度超过第一温度阈值水平，提高第一存储器封装件的性能水平；响应于基底的温度超过第一温度阈值水平，降低第二存储器封装件的性能水平；以及响应于基底的温度超过比第一温度阈值水平大的第二温度阈值水平，降低第一存储器封装件和第二存储器封装件的性能水平。19.根据权利要求18所述的操作方法，其中，提高第一存储器封装件的性能水平的步骤包括增加提供给第一存储器封装件的命令的数量；以及降低第二存储器封装件的性能水平的步骤包括降低提供给第二存储器封装件的命令的数量。20.根据权利要求18至19中的任意一项所述的操作方法，其中，第一存储器封装件具有比第二存储器封装件的散热效率高的散热效率。

技术总结

提供执行性能调整操作的存储器系统。一种存储器系统包括：基底；第一存储器封装件，安装在基底上并且包括多个第一非易失性存储器(NVM)；第二存储器封装件，安装在基底上并且包括多个第二NVM，以及存储器控制器，配置为：基于基底的温度，提高所述多个第一NVM中的至少一个的性能，并且使所述多个第二NVM中的至少一个的性能下降。一个的性能下降。一个的性能下降。