一种基于磁性随机存储器的模拟域近存计算阵列结构

阅读：评论：0

1.本发明属于集成电路设计领域，尤其涉及一种基于磁性随机存储器(mram)的模拟域近存计算阵列结构，以及基于存内实现多比特乘累加计算的电路设计方法。

背景技术：

2.近年来，深度学习与大数据终端等数据密集型技术快速发展，这对计算单元和存储器的数据吞吐量和计算速度提出了更高的要求。在传统的冯
·
诺依曼架构中，存储器和计算单元是独立的两个部分，数据在存储器与计算单元间传递所带来的功耗与速度限制，已经成为现代计算机进一步发展的瓶颈。同时，计算中产生的大量数据需要大面积的存储器来保存，而存储器的面积增大会使数据读写功耗上升。近存计算打破传统计算机的冯
·
诺依玛架构，将计算电路嵌入存储器中，具有计算功能的电路排布在存储单元附近，存储和计算连为一体，从而大幅度降低数据迁移以及对存储器的访存功耗，并且不改变存储阵列，与现有工艺兼容。
3.目前，乘累加计算在近存计算中多采用模拟域的计算方式。模拟域计算同时开启多行字线，并将输入数据转化为电压信号，通过产生的位线电流进行计算。最后将位线电流转化为电压信号，由a/d转换器进行检测和量化。同时开启多行的计算方式提高了数据的吞吐量，并将访存的功耗均摊给了各个存储单元，进一步降低了计算功耗。在模拟域计算的过程中，由于电压电流的不断变化，晶体管的工作点发生偏移，会导致计算结果的非线性，使量化误差增大。
4.磁性随机存储器具有非易失性、读写速度快、低静态功耗以及与cmos工艺兼容等优点。基于mram的模拟域近存计算通常要用磁隧道结的高低阻态来表示0和1，并利用流过磁隧道结的电流来完成后续的计算。但是，mram的高低阻态间区分不大，tmr 偏低，导致近存计算的准确率偏低。

技术实现要素：

5.本发明目的在于提供一种基于磁性随机存储器的模拟域近存计算阵列结构,以解决基于mram的模拟域近存计算tmr偏低和模拟近存计算非线性的技术问题。
6.为解决上述技术问题，本发明的具体技术方案如下：
7.一种基于磁性随机存储器的模拟域近存计算阵列结构，其特征在于，包括1晶体管1 磁隧道结1t1m存储阵列(mram存储阵列)、近存模拟计算阵列、读写电路、行译码驱动电路、数据输入单元、脉冲产生电路、电流镜积分模块、a/d转换器、移位加法电路、时序控制电路以及模式选择模块；
8.所述mram存储阵列包括m行n列的1晶体管1磁隧道结1t1m存储单元、模式切换传输管阵列、参考锁存阵列和近存模拟计算阵列，读写模式时，实现相当于1晶体管 1磁隧道结1t1m存储阵列的存储功能；计算模式时，与参考锁存阵列连接形成锁存结构，并与近存模拟计算阵列连接实现1t1m的计算功能；
9.所述模式切换传输管阵列由与存储阵列列数相等的传输管组成，负责切换每列存储单元的工作模式。
10.所述参考锁存阵列由2晶体管1电阻的锁存结构排列组成，在计算模式时将mram 的等效磁阻比(tmr)转换为晶体管的开关阻态之比；
11.所述近存模拟计算阵列，在计算模式时，实现1晶体管1磁隧道结1t1m存储单元内数据与输入数据的近存计算功能；
12.所述行译码驱动电路和读写电路，在读写模式时被用于所述存储阵列的行列译码和数据读写；
13.所述数据输入单元和脉冲产生电路，在计算模式时实现激活数据的输入，并将激活数据转化为相对应的脉冲宽度；
14.所述电流镜积分模块，在计算模式时将经过多个存储单元的电流进行镜像并对电容充电，把电流信号转化为电压信号；
15.所述a/d转化器，在计算模式时，将得到模拟量电压进行量化，从而得到数字结果；
16.所述移位加法电路，在计算模式时，将高位和低位权重的计算结果进行移位和求和计算，最终得到多比特乘累加计算的结果；
17.所述模式选择模块，负责切换整个阵列的工作模式，以及产生各个模块的使能信号。
18.进一步的，所述的近存模拟计算阵列包括1t1m存储阵列，输入接字线wl[n]、位线 bl[n]、源线sl[n]，输出接模式切换传输管阵列；模式切换传输管阵列包括八个传输管，输入接存储阵列、每列功能选择使能信号cen[n]，输出接参考锁存阵列；参考锁存阵列输入接模式切换传输管阵列、总功能选择使能信号cen、第二位线bl，输出接字线wl[n]；近存模拟计算阵列包括第一反相器inv1，输入接字线wl[n]，输出接节点w[n]；总模式选择使能信号cen选通的三态门tsg[n]，输入接节点w[n]，输出接相邻子阵列wl[n]；第一nmos管n1，栅极接节点w0，源极接地，漏极接节点w2；第二nmos管n2，栅极接输入数据in[n]，源极接节点w2，漏极接计算线cl。
[0019]
当cen与cen[n]同时为1时，1t1m存储阵列、模式切换传输管阵列、参考锁存阵列与仅存模拟计算阵列连接，实现1t1m计算功能，当in[n]与读取单元内容同时为1时， n1与n2管同时打开，cl对地放电，计算结果为1；否则为0；
[0020]
进一步的，mram存储阵列包括m行n列的1晶体管1磁隧道结1t1m存储单元、模式切换传输管单元、参考锁存单元，在计算模式时形成锁存结构单元。所有存储单元有共同的模式选择使能cen，单行存储单元使用的模式选择使能cen[n]，每列存储单元有共同的第一位线bl、与锁存结构相连的第二位线br、源线sl、每行存储单元有共同的字线wl；当使能cen与cen[n]同时为0时，参考锁存单元与存储单元断开，利用字线 wl、第一位线bl、源线sl实现存储单元基本的读写功能；当使能cen与cen[n]同时为1时，参考锁存单元与存储单元连接，电阻r阻值介于mtj高阻态与低阻态之间，参考锁存结构与存储单元形成正反馈，将字线wl电平根据存储内容拉高或拉低，将mram 的等效磁阻比(tmr)转换为晶体管的开关阻态之比。
[0021]
进一步的，计算模式时，所述存储单元、模式切换传输管单元、参考锁存单元组成的锁存结构单元包括：
[0022]
第一nmos管n1，其栅极连接字线wl，源极连接源线sl，漏极连接第一节点net1；
[0023]
第二nmos管n2，其栅极连接单行模式选择使能cen[n]，源极连接第二节点net2，漏极连接第一节点net1；
[0024]
第三nmos管n3，其栅极连接第二节点net2，源极接地，漏极连接第三节点net3；
[0025]
第四nmos管n4，其栅极连接总模式选择使能cen，源极连接字线wl，漏极连接第三节点net3；
[0026]
磁隧道结器件m，一端连接第一节点net1，另一端连接位线bl；
[0027]
电阻r，一端连接第三节点net3，另一端连接第二位线br；
[0028]
进一步的，行译码驱动电路包括译码器和控制字线选通的pmos组成，存储阵列的字线和译码器通过pmos管连接；当使能cen为0时，pmos导通，译码器能够控制存储阵列的字线；当使能cen为1时，pmos截止，存储阵列的字线wl和wlb的电平由存储单元内锁存结构决定。
[0029]
进一步的，读写电路包括预充电路、列选择器、灵敏放大器、输入输出单元，存储阵列的位线和读写电路通过pmos管连接；当使能cen为0时，pmos导通，位线和读写电路连接实现读写功能；当使能cen为1时，pmos截止，nmos导通，位线被置为高电平1。
[0030]
进一步的，数据输入单元和脉冲产生电路，在计算模式时，通过d触发器锁存激活值xin完成数据输入，并由计数器产生不同宽度的脉冲信号。
[0031]
进一步的，电流镜积分模块包括电流镜积分电路、反馈结构和时序控制单元；电流镜积分电路和反馈结构通过偏置电压节点bias和输出电压节点out连接；时序控制单元通过节点sw0和节点sw1实现对电流镜积分电路的时序控制。
[0032]
进一步的，电流镜积分电路包括：
[0033]
第一pmos管p1，其栅极连接第一节点net1，源极连接电源vdd，漏极连接计算位线cl；
[0034]
第二pmos管p2，其栅极连接第一节点net1，源极连接电源vdd，漏极连接第二节点net2；
[0035]
第三pmos管p3，其栅极连接节点sw0，源极连接电源vdd，漏极连接第一节点 net1；
[0036]
第四pmos管p4，其栅极连接偏置电压节点bias，源极连接第二节点net2，漏极连接输出电压节点out；
[0037]
第一nmos管n1，其栅极连接节点sw1，源极连接地gnd，漏极连接输出电压节点out；
[0038]
第一电容c1，一端连接输出电压节点out，另一端连接地gnd。
[0039]
进一步的，反馈结构包括：
[0040]
第五pmos管p5，其栅极连接输出电压节点out，源极连接电流镜使能信号cmen，漏极连接偏置电压节点bias；
[0041]
第二nmos管n2，其栅极连接偏置电压节点bias，源极连接地gnd，漏极连接偏置电压节点bias。
[0042]
进一步的，时序控制单元包括：
[0043]
第一反相器inv1，输入端连接第三节点net3，输出端连接节点sw0；第二反相器 inv2，输入端连接电流镜使能信号cmen，输出端连接节点sw1；第一与非门nand1，为双端输
入单端输出电路，其第一输入端连接时钟信号clkc，第二输入端连接电流镜使能信号cmen，输出端连接第三节点net3。
[0044]
本发明的一种基于磁性随机存储器的模拟域近存计算阵列结构，具有以下优点：
[0045]
(1)本发明1t1m存储阵列、模式切换传输管阵列、参考锁存阵列组成的锁存结构单元，相比于传统1t1m的存储单元，在进行近存计算时，能够有效提高mram等效 tmr，从而提高模拟近存计算的准确率。同时，将位线和计算电路解耦，避免了计算对存储数据的干扰。
[0046]
(2)本发明在模拟域实现神经网络的多比特乘累加计算，基于电流积分的模拟域 cim结构，在实现计算的同时，保留mram的工作模式，实现计算存储一体化的mram 计算阵列。
[0047]
(3)本发明利用具有反馈结构的电流镜积分模块，在电容的电压值上升后，仍保持相同的积分电流，解决了模拟近存计算非线性的问题，从而使模拟计算具有更高的量化精度，计算结果的准确率得到提升。
附图说明
[0048]
图1为本发明实施例提供的一种基于磁性随机存储器的模拟域近存计算阵列结构框图；
[0049]
图2为本发明实施例提供的一种基于磁性随机存储器的模拟域近存计算阵列结构中锁存结构与模拟计算单元形成的子阵列电路图；
[0050]
图3为本发明实施例提供的一种基于磁性随机存储器的模拟域近存计算阵列结构中存储单元、模式选择传输管单元与参考锁存单元形成的锁存结构单元电路图；
[0051]
图4为本发明实施例提供的一种基于磁性随机存储器的模拟域近存计算阵列结构中行译码驱动结构图；
[0052]
图5为本发明实施例提供的一种基于磁性随机存储器的模拟域近存计算阵列结构中读写电路结构图；
[0053]
图6为本发明实施例提供的一种基于磁性随机存储器的模拟域近存计算阵列结构中数据输入单元和脉冲产生电路结构图；
[0054]
图7为本发明实施例提供的一种基于磁性随机存储器的模拟域近存计算阵列结构中电流镜积分模块电路图；
[0055]
图8为本发明实施例提供的一种基于磁性随机存储器的模拟域近存计算阵列结构中 2bit输入的时序图；
[0056]
图9为本发明实施例提供的一种基于磁性随机存储器的模拟域近存计算阵列结构中未加反馈结构的电流积分和具有反馈结构的电流积分仿真结果图。
[0057]
图10为本发明实施例提供的一种基于磁性随机存储器的模拟域近存计算阵列结构中各功能模块能耗占比示意图。
具体实施方式
[0058]
为了更好地了解本发明的目的、结构及功能，下面结合附图，对本发明一种基于磁性随机存储器的模拟域近存计算阵列结构做进一步详细的描述。
[0059]
一种基于磁性随机存储器的模拟域近存计算阵列结构，包括1晶体管1磁隧道结 1t1m存储阵列、读写电路、行译码驱动电路、数据输入单元、脉冲产生电路、电流镜积分模块、a/d转换器、移位加法电路、时序控制电路以及模式选择模块；
[0060]
所述1晶体管1磁隧道结1t1m存储阵列包括m行n列的1晶体管1磁隧道结1t1m 存储单元、模式切换传输管阵列、参考锁存阵列和近存模拟计算阵列，读写模式时，实现相当于1晶体管1磁隧道结1t1m存储阵列的存储功能；计算模式时，与参考锁存阵列连接形成锁存结构，并与近存模拟计算阵列连接实现1t1m的计算功能；
[0061]
所述模式切换传输管阵列由与存储阵列列数相等的传输管组成，负责切换每列存储单元的工作模式。
[0062]
所述参考锁存阵列由2晶体管1电阻的锁存结构排列组成，在计算模式时将mram 的等效磁阻比(tmr)转换为晶体管的开关阻态之比；
[0063]
所述近存模拟计算阵列，在计算模式时，实现1晶体管1磁隧道结1t1m存储单元内数据与输入数据的近存计算功能；
[0064]
所述行译码驱动电路和读写电路，在读写模式时被用于所述存储阵列的行列译码和数据读写；
[0065]
所述数据输入单元和脉冲产生电路，在计算模式时实现激活数据的输入，并将激活数据转化为相对应的脉冲宽度；
[0066]
所述电流镜积分模块，在计算模式时将经过多个存储单元的电流进行镜像并对电容充电，把电流信号转化为电压信号；
[0067]
所述a/d转化器，在计算模式时，将得到模拟量电压进行量化，从而得到数字结果；
[0068]
所述移位加法电路，在计算模式时，将高位和低位权重的计算结果进行移位和求和计算，最终得到多比特乘累加计算的结果。
[0069]
所述的近存模拟计算阵列包括：1t1m存储阵列，输入接字线wl[n]、位线bl[n]、源线sl[n]，输出接模式切换传输管阵列；模式切换传输管阵列包括八个传输管，输入接存储阵列、每列功能选择使能信号cen[n]，输出接参考锁存阵列；参考锁存阵列输入接模式切换传输管阵列、总功能选择使能信号cen、第二位线bl，输出接字线wl[n]；近存模拟计算阵列包括第一反相器inv1，输入接字线wl[n]，输出接节点w[n]；总模式选择使能信号cen选通的三态门tsg[n]，输入接节点w[n]，输出接相邻子阵列wl[n]；第一nmos管n1，栅极接节点w0，源极接地，漏极接节点w2；第二nmos管n2，栅极接输入数据in[n]，源极接节点w2，漏极接计算线cl。
[0070]
当cen与cen[n]同时为1时，1t1m存储阵列、模式切换传输管阵列、参考锁存阵列与仅存模拟计算阵列连接，实现1t1m计算功能，当in[n]与读取单元内容同时为1时， n1与n2管同时打开，cl对地放电，计算结果为1；否则为0；
[0071]
所述1晶体管1磁隧道结1t1m存储阵列包括m行n列的1晶体管1磁隧道结1t1m 存储单元、模式切换传输管阵列、参考锁存阵列，在计算模式时形成锁存结构单元。所有存储单元有共同的模式选择使能cen，单行存储单元使用的模式选择使能cen[n]，每列存储单元有共同的第一位线bl、与锁存结构相连的第二位线br、源线sl、每行存储单元有共同的字线wl；当使能cen与cen[n]同时为0时，参考锁存阵列与存储阵列断开，利用字线wl、第一位线bl、源线sl实现存储单元基本的读写功能；当使能cen与cen[n] 同时为1时，参考锁存阵
列与存储阵列连接，电阻r阻值介于mtj高阻态与低阻态之间，参考锁存结构与存储单元形成正反馈，将字线wl电平根据存储内容拉高或拉低，将 mram的等效磁阻比(tmr)转换为晶体管的开关阻态之比。
[0072]
所述计算模式时，存储阵列、模式切换传输管阵列、参考锁存阵列组成的锁存结构包括：
[0073]
第一nmos管n1，其栅极连接字线wl，源极连接源线sl，漏极连接第一节点net1；
[0074]
第二nmos管n2，其栅极连接单行模式选择使能cen[n]，源极连接第二节点net2，漏极连接第一节点net1；
[0075]
第三nmos管n3，其栅极连接第二节点net2，源极接地，漏极连接第三节点net3；
[0076]
第四nmos管n4，其栅极连接总模式选择使能cen，源极连接字线wl，漏极连接第三节点net3；
[0077]
磁隧道结器件m，一端连接第一节点net1，另一端连接位线bl；
[0078]
电阻r，一端连接第三节点net3，另一端连接第二位线br；
[0079]
所述行译码驱动电路包括译码器和控制字线选通的pmos组成，存储阵列的字线和译码器通过pmos管连接；当使能cen为0时，pmos导通，译码器能够控制存储阵列的字线；当使能cen为1时，pmos截止，存储阵列的字线wl和wlb的电平由存储单元内锁存结构决定。
[0080]
所述读写电路包括预充电路、列选择器、灵敏放大器、输入输出单元，存储阵列的位线和读写电路通过pmos管连接；当使能cen为0时，pmos导通，位线和读写电路连接实现读写功能；当使能cen为1时，pmos截止，nmos导通，位线被置为高电平1。
[0081]
所述数据输入单元和脉冲产生电路，在计算模式时，通过d触发器锁存激活值xin 完成数据输入，并由计数器产生不同宽度的脉冲信号。
[0082]
所述电流镜积分模块包括电流镜积分电路、反馈结构和时序控制单元；电流镜积分电路和反馈结构通过偏置电压节点bias和输出电压节点out连接；时序控制单元通过节点 sw0和节点sw1实现对电流镜积分电路的时序控制。
[0083]
所述电流镜积分电路包括：
[0084]
第一pmos管p1，其栅极连接第一节点net1，源极连接电源vdd，漏极连接计算位线cl；
[0085]
第二pmos管p2，其栅极连接第一节点net1，源极连接电源vdd，漏极连接第二节点net2；
[0086]
第三pmos管p3，其栅极连接节点sw0，源极连接电源vdd，漏极连接第一节点 net1；
[0087]
第四pmos管p4，其栅极连接偏置电压节点bias，源极连接第二节点net2，漏极连接输出电压节点out；
[0088]
第一nmos管n1，其栅极连接节点sw1，源极连接地gnd，漏极连接输出电压节点out；
[0089]
第一电容c1，一端连接输出电压节点out，另一端连接地gnd。
[0090]
所述反馈结构包括：
[0091]
第五pmos管p5，其栅极连接输出电压节点out，源极连接电流镜使能信号cmen，漏极连接偏置电压节点bias；
[0092]
第二nmos管n2，其栅极连接偏置电压节点bias，源极连接地gnd，漏极连接偏置电
权重值存入本发明公开的1t1m存储阵列中的存储单元。
[0104]
公式(4)中激活值x
in
在本发明公开的1t1m存储阵列中映射为：
[0105][0106]
映射方式为将4个2bit激活值x
in
分别输入到数据输入单元，并通过脉冲产生电路转化为脉冲信号。
[0107]
存储单元阵列与参考锁存阵列形成的锁存结构图如图3所示，由4个mos管、1个磁隧道结mtj和1个电阻构成。当cen与cen[n]为0时，nmos管n2和n4截止， nmos管n1和磁隧道结m1可构成1t1m的存储单元，利用m1的高低阻态存储不同的数据。当cen与cen[n]为1时，切换为计算模式，bl和br置为高电平1，sl置为低电平0，nmos管n2和n4导通，nmos管n1、n3和磁隧道结m1和电阻r可构成锁存结构，因为m1与r阻值不同，会在节点net3产生高低电平，从而控制nmos管n1 的导通阻值。m1为高阻态hrs，r电阻低于m1时，存储数据1，计算模式时节点net3 为高电平，nmos管n1导通电阻为低阻；m1为低阻态lrs，r电阻高于m1时，存储数据0，计算模式时节点net3为低电平，nmos管n1导通电阻为高阻。
[0108]
行译码驱动结构图如图4所示，存储阵列的字线和译码器通过pmos管连接。当cen 为0时，pmos导通，译码器能够控制存储阵列的字线；当cen为1时，pmos截止，存储阵列的字线wl和wlb的电平由存储单元内锁存结构决定。
[0109]
读写电路结构图如图5所示，读写电路包括预充电路、列选择器、灵敏放大器、输入输出单元，存储阵列的位线和读写电路通过pmos管连接。当cen为0时，pmos导通，位线和读写电路连接实现读写功能；当cen为1时，pmos截止，nmos导通，位线被置为高电平1。
[0110]
如图6所示，为本发明实施例提供的一种基于磁性随机存储器的模拟域近存计算阵列结构中数据输入单元和脉冲产生电路结构图。通过d触发器锁存激活值x
in
完成数据输入，并通过计数器产生宽度为x
in
×
1ns的脉冲信号。
[0111]
如图7所示，为本发明实施例提供的一种基于磁性随机存储器的模拟域近存计算阵列结构中电流镜积分模块电路图。通过sw0和sw1实现对电流镜的时序控制。sw1为高电平时，电容放电，sw1为低电平时，电容充电。sw0为高电平时，电流镜工作，sw1 为低电平时，停止工作。本发明对普通电流镜进行改进，增加了反馈结构，当输出电压vout升高时，pmos管p5的导通电阻变大，p5两端分压变大，偏置电压vbias变小，pmos 管p4导通电阻变小，使得电容的充电电流能够维持稳定，提高了模拟计算的线性度。
[0112]
如图8所示，为本发明实施例提供的一种基于磁性随机存储器的模拟域近存计算阵列结构中2bit输入的时序图。cen为总模式选择信号，cen[n]为各列模式选择信号，cmen 为电流镜积分电路的使能信号。cen、cem[n]和cmen都为高电平1时，电流镜完成电流积分，将电流信号转化为电压信号vout。sw0位高电平1，sw1为低电平0时，对电容进行充电，通过调节sw0的脉冲宽度，能够控制vout的电压范围，从而使电流镜积分模块能够适应不同的近存计算。
[0113]
如图9所示，为本发明实施例提供的一种基于磁性随机存储器的模拟域近存计算阵列结构中4个2bit输入和4个1bit权重乘累加计算结果图。从下到上分别是量化结果为0
～12 的输出电压vout随时间变化的曲线。从图中可以看到，相邻输出电压的差值均在40mv 以上。
[0114]
如图10所示，为本发明实施例提供的一种基于磁性随机存储器的模拟域近存计算阵列结构中未加反馈结构的电流积分和具有反馈结构的电流积分仿真结果图。从图中可以看到，随着vout不断升高，未加反馈的电流镜积分电流逐渐降低，而具有反馈结构的电流镜偏置电压vbias不断下降，使得积分电流能够维持稳定，提高模拟计算的线性度。
[0115][0116]
可以理解，本发明是通过一些实施例进行描述的，本领域技术人员知悉的，在不脱离本发明的精神和范围的情况下，可以对这些特征和实施例进行各种改变或等效替换。另外，在本发明的教导下，可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明的精神和范围。因此，本发明不受此处所公开的具体实施例的限制，所有落入本申请的权利要求范围内的实施例都属于本发明所保护的范围内。

技术特征：

1.一种基于磁性随机存储器的模拟域近存计算阵列结构，其特征在于，包括1晶体管1磁隧道结1t1m存储阵列、读写电路、行译码驱动电路、数据输入单元、脉冲产生电路、电流镜积分模块、a/d转换器、移位加法电路、时序控制电路以及模式选择模块；所述1晶体管1磁隧道结1t1m存储阵列包括m行n列的1晶体管1磁隧道结1t1m存储单元、模式切换传输管阵列、参考锁存阵列和近存模拟计算阵列；读写模式时，实现相当于1晶体管1磁隧道结1t1m存储阵列的存储功能；计算模式时，与参考锁存阵列连接形成锁存结构，并与近存模拟计算阵列连接实现1t1m的计算功能；所述模式切换传输管阵列由与存储阵列列数相等的传输管组成，负责切换每列存储单元的工作模式；所述参考锁存阵列由2晶体管1电阻的锁存单元排列组成，在计算模式时将mram的等效磁阻比转换为晶体管的开关阻态之比；所述近存模拟计算阵列，在计算模式时，实现1晶体管1磁隧道结1t1m存储单元内数据与输入数据的近存计算功能；所述行译码驱动电路和读写电路，在读写模式时被用于所述存储阵列的行列译码和数据读写；所述数据输入单元和脉冲产生电路，在计算模式时实现激活数据的输入，并将激活数据转化为相对应的脉冲宽度；所述电流镜积分模块，在计算模式时将经过多个存储单元的电流进行镜像并对电容充电，把电流信号转化为电压信号；所述a/d转化器，在计算模式时，将得到模拟量电压进行量化，从而得到数字结果；所述移位加法电路，在计算模式时，将高位和低位权重的计算结果进行移位和求和计算，最终得到多比特乘累加计算的结果；所述模式选择模块，负责切换整个阵列的工作模式，以及产生各个模块的使能信号。2.根据权利要求1所述的基于磁性随机存储器的模拟域近存计算阵列结构，其特征在于，所述的近存模拟计算阵列包括1t1m存储阵列，输入接字线wl[n]、位线bl[n]、源线sl[n]，输出接模式切换传输管阵列；模式切换传输管阵列包括八个传输管，输入接存储阵列、每列功能选择使能信号cen[n]，输出接参考锁存阵列；参考锁存阵列输入接模式切换传输管阵列、总功能选择使能信号cen、第二位线bl，输出接字线wl[n]；近存模拟计算阵列包括第一反相器inv1，输入接字线wl[n]，输出接节点w[n]；总模式选择使能信号cen选通的三态门tsg[n]，输入接节点w[n]，输出接相邻子阵列wl[n]；第一nmos管n1，栅极接节点w0，源极接地，漏极接节点w2；第二nmos管n2，栅极接输入数据in[n]，源极接节点w2，漏极接计算线cl；当cen与cen[n]同时为1时，1t1m存储阵列、模式切换传输管阵列、参考锁存阵列与近存模拟计算阵列连接，实现1t1m计算功能，当in[n]与读取单元内容同时为1时，n1与n2管同时打开，cl对地放电，计算结果为1；否则为0。3.根据权利要求1所述的基于磁性随机存储器的模拟域近存计算阵列结构，其特征在于，所有1晶体管1磁隧道结1t1m存储单元有共同的模式选择使能cen，单行存储单元使用的模式选择使能cen[n]，每列存储单元有共同的第一位线bl、与锁存结构相连的第二位线br、源线sl、每行存储单元有共同的字线wl；当使能cen与cen[n]同时为0时，参考锁存阵列与存
储单元断开，利用字线wl、第一位线bl、源线sl实现存储单元基本的读写功能；当使能cen与cen[n]同时为1时，参考锁存阵列与存储单元连接，电阻r阻值介于mtj高阻态与低阻态之间，参考锁存结构与存储单元形成正反馈，将字线wl电平根据存储内容拉高或拉低，将mram的等效磁阻比转换为晶体管的开关阻态之比；计算模式时，所述存储阵列、模式切换传输管阵列、参考锁存阵列组成的锁存结构包括：第一nmos管n1，其栅极连接字线wl，源极连接源线sl，漏极连接第一节点net1；第二nmos管n2，其栅极连接单行模式选择使能cen[n]，源极连接第二节点net2，漏极连接第一节点net1；第三nmos管n3，其栅极连接第二节点net2，源极接地，漏极连接第三节点net3；第四nmos管n4，其栅极连接总模式选择使能cen，源极连接字线wl，漏极连接第三节点net3；磁隧道结器件m，一端连接第一节点net1，另一端连接位线bl；电阻r，阻值介于mtj的高阻态与低阻态之间，一端连接第三节点net3，另一端连接第二位线br。4.根据权利要求1所述的基于磁性随机存储器的模拟域近存计算阵列结构，其特征在于，所述行译码驱动电路包括译码器和控制字线选通的pmos，存储阵列的字线和译码器通过pmos管连接；当使能cen为0时，pmos导通，译码器能够控制存储阵列的字线；当使能cen为1时，pmos截止，存储阵列的字线wl和wlb的电平由存储单元内锁存结构决定。5.根据权利要求1所述的基于磁性随机存储器的模拟域近存计算阵列结构，其特征在于，所述读写电路包括预充电路、列选择器、灵敏放大器、输入输出单元，存储阵列的位线和读写电路通过pmos管连接；当使能cen为0时，pmos导通，位线和读写电路连接实现读写功能；当使能cen为1时，pmos截止，nmos导通，位线被置为高电平1。6.根据权利要求1所述的基于磁性随机存储器的模拟域近存计算阵列结构，其特征在于，所述数据输入单元和脉冲产生电路，在计算模式时，通过d触发器锁存激活值xin完成数据输入，并由计数器产生不同宽度的脉冲信号。7.根据权利要求1所述的基于磁性随机存储器的模拟域近存计算阵列结构，其特征在于，所述电流镜积分模块包括电流镜积分电路、反馈结构和时序控制单元；电流镜积分电路和反馈结构通过偏置电压节点bias和输出电压节点out连接；时序控制单元通过节点sw0和节点sw1实现对电流镜积分电路的时序控制。8.根据权利要求7所述的基于磁性随机存储器的模拟域近存计算阵列结构，其特征在于，所述电流镜积分电路包括：第一pmos管p1，其栅极连接第一节点net1，源极连接电源vdd，漏极连接计算位线cl；第二pmos管p2，其栅极连接第一节点net1，源极连接电源vdd，漏极连接第二节点net2；第三pmos管p3，其栅极连接节点sw0，源极连接电源vdd，漏极连接第一节点net1；第四pmos管p4，其栅极连接偏置电压节点bias，源极连接第二节点net2，漏极连接输出电压节点out；第一nmos管n1，其栅极连接节点sw1，源极连接地gnd，漏极连接输出电压节点out；第一电容c1，一端连接输出电压节点out，另一端连接地gnd。
9.根据权利要求7所述的基于磁性随机存储器的模拟域近存计算阵列结构，其特征在于，所述反馈结构包括：第五pmos管p5，其栅极连接输出电压节点out，源极连接电流镜使能信号cmen，漏极连接偏置电压节点bias；第二nmos管n2，其栅极连接偏置电压节点bias，源极连接地gnd，漏极连接偏置电压节点bias。10.根据权利要求7所述的基于磁性随机存储器的模拟域近存计算阵列结构，其特征在于，所述时序控制单元包括：第一反相器inv1，输入端连接第三节点net3，输出端连接节点sw0；第二反相器inv2，输入端连接电流镜使能信号cmen，输出端连接节点sw1；第一与非门nand1，为双端输入单端输出电路，其第一输入端连接时钟信号clkc，第二输入端连接电流镜使能信号cmen，输出端连接第三节点net3。

技术总结

本发明公开了一种基于磁性随机存储器(MRAM)的模拟域近存计算阵列结构，包括1晶体管1磁隧道结(1T1M)存储阵列、读写电路、行译码驱动电路、数据输入单元、脉冲产生电路、电流镜积分模块、模数转换器、移位加法电路、时序控制电路以及模式选择模块。该发明具备标准读写模式和近存计算模式。标准读写模式下实现存储阵列中数据的读写操作；近存计算模式下利用1T1M的存储单元，提高MRAM的等效磁阻比(TMR)，在读取数据的同时运用电流积分完成神经网络计算中的多比特乘累计算，同时将计算模块排布在存储阵列附近，既不改变存储阵列，也减少了访存能耗，相比传统的冯诺依曼架构的神经网络加速器，本发明有效提高计算精度和电路能效，且与现有存储结构兼容。现有存储结构兼容。现有存储结构兼容。