一种基于极性加固技术的抗辐照sram存储
电路技术领域
1.本发明涉及集成电路设计技术领域，尤其涉及一种基于极性加固技术的抗辐照sram存储电路。
背景技术：
2.随着科技进步，静态随机存储器(static random access memory，sram)已被广泛应用于各种航天电子领域，抗辐射设计成为了航天集成电路领域进一步发展的必由之路。随着航天任务复杂度的提升，就要求设计制造出更低功耗、更高集成度、更高抗辐射性能的集成电路，伴随着集成度越来越高，sram受到单粒子效应(single event effects，set)的影响导致单粒子翻转(single event upset，seu)的概率越来越高。单粒子效应即是单个高能粒子(质子、中子、α粒子以及重离子等)击中微电子器件的敏感部位，然后沿其路径的感应电荷通过漂移过程有效地收集和积累，一旦累积电荷产生的瞬态电压脉冲高于电路的开关阈值，该敏感
节点中的存储值将会改变，造成电路的暂时性或永久性损伤，故抗seu已经成为科研工作者不可忽略的一个问题。
技术实现要素：
3.本发明的目的是提供一种基于极性加固技术的抗辐照sram存储电路，该电路能够提高sram存储单元的稳定性，并提高单元抗单粒子翻转(single event upset，缩写为seu)能力。
4.本发明的目的是通过以下技术方案实现的：
5.一种基于极性加固技术的抗辐照sram存储电路，所述电路包括八个nmos
晶体管和六个pmos晶体管，八个nmos晶体管依次记为n1～n8，六个pmos晶体管依次记为p1～p6，其中：
6.pmos晶体管p3和p4具有交叉耦合结构，即pmos晶体管p3的
栅极与pmos晶体管p4的漏极电连接，pmos晶体管p4的栅极与pmos晶体管p3的漏极电连接，使得对主存储节点q、qn的数据进行锁存；nmos晶体管n3、n4作为上拉管，开启冗余存储节点s0、s1节点对电源通路；nmos晶体管n1、n2、n5、n6作为下拉管，其中nmos晶体管n1、n2开启主存储节点q、qn对地通路，nmos晶体管n5、n6开启冗余存储节点s0、s1对地通路；
7.两个主存储节点q与qn通过nmos晶体管n8与n7分别与位线bl和blb相连，两个冗余存储节点s1与s0通过pmos晶体管p6与p5分别与位线bl和blb相连，其中：
8.nmos晶体管n7、n8由字线wl控制，pmos晶体管p5、p6由字线wlb控制；
9.位线bl与nmos晶体管n8与pmos晶体管p6的源极电连接，位线blb与nmos晶体管n7与pmos晶体管p5的源极电连接；
10.字线wl与nmos晶体管n7和n8的栅极电连接，字线wlb与pmos晶体管p5和p6的栅极电连接；
11.nmos晶体管n7的漏极与nmos晶体管n2的漏极电连接，nmos晶体管n8的漏极与nmos
晶体管n1的漏极电连接；pmos晶体管p5的源极与nmos晶体管n1的栅极电连接，pmos晶体管p6的源极与nmos晶体管n2的栅极电连接；
12.电源vdd与pmos晶体管p1、p2的源极、以及nmos晶体管n3、n4的漏极电连接；
13.nmos晶体管n1、n2、n5、n6的源极均接地。
14.由上述本发明提供的技术方案可以看出，上述电路能够提高sram存储单元的稳定性，并提高单元抗单粒子翻转能力。
附图说明
15.为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
16.图1为本发明实施例提供的基于极性加固技术的抗辐照sram存储电路结构示意图；
17.图2为本发明实施例所提供的sram存储电路的时序波形图；
18.图3为本发明实施例所提供的sram存储电路在不同时刻不同节点受到双指数电流源脉冲注入的瞬态波形仿真图。
具体实施方式
19.下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，这并不构成对本发明的限制。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
20.如图1所示为本发明实施例提供的基于极性加固技术的抗辐照sram存储电路结构示意图，所述电路包括八个nmos晶体管和六个pmos晶体管，八个nmos晶体管依次记为n1～n8，六个pmos晶体管依次记为p1～p6，其中：
21.pmos晶体管p3和p4具有交叉耦合结构，即pmos晶体管p3的栅极与pmos晶体管p4的漏极电连接，pmos晶体管p4的栅极与pmos晶体管p3的漏极电连接，使得对主存储节点q、qn的数据进行锁存；nmos晶体管n3、n4作为上拉管，开启冗余存储节点s0、s1节点对电源通路；nmos晶体管n1、n2、n5、n6作为下拉管，其中nmos晶体管n1、n2开启主存储节点q、qn对地通路，nmos晶体管n5、n6开启冗余存储节点s0、s1对地通路；
22.两个主存储节点q与qn通过nmos晶体管n8与n7分别与位线bl和blb相连，两个冗余存储节点s1与s0通过pmos晶体管p6与p5分别与位线bl和blb相连，其中：
23.nmos晶体管n7、n8由字线wl控制，pmos晶体管p5、p6由字线wlb控制；
24.位线bl与nmos晶体管n8与pmos晶体管p6的源极电连接，位线blb与nmos晶体管n7与pmos晶体管p5的源极电连接；
25.字线wl与nmos晶体管n7和n8的栅极电连接，字线wlb与pmos晶体管p5和p6的栅极电连接；
26.nmos晶体管n7的漏极与nmos晶体管n2的漏极电连接，nmos晶体管n8的漏极与nmos
晶体管n1的漏极电连接；pmos晶体管p5的源极与nmos晶体管n1的栅极电连接，pmos晶体管p6的源极与nmos晶体管n2的栅极电连接；
27.电源vdd与pmos晶体管p1、p2的源极、以及nmos晶体管n3、n4的漏极电连接；
28.nmos晶体管n1、n2、n5、n6的源极均接地。
29.具体实现中，各晶体管的具体连接关系为：
30.pmos晶体管p1的漏极与pmos晶体管p3的源极电连接，并且pmos晶体管p1的栅极与nmos晶体管n1的栅极、pmos晶体管p5的源极电连接；
31.pmos晶体管p2的漏极与pmos晶体管p4的源极电连接，并且pmos晶体管p2的栅极与nmos晶体管n2的栅极、pmos晶体管p6的源极电连接；
32.pmos晶体管p3的漏极与nmos晶体管n1的漏极电连接，并且pmos晶体管p3的栅极与nmos晶体管n3的栅极、nmos晶体管n7的漏极、pmos晶体管p4的漏极电连接；
33.pmos晶体管p4的漏极与nmos晶体管n2的漏极电连接，并且pmos晶体管p4的栅极与nmos晶体管n4的栅极、pmos晶体管p3的漏极、nmos晶体管n8的漏极电连接；
34.pmos晶体管p5的源极与nmos晶体管n1的栅极、pmos晶体管p1的栅极、nmos晶体管n5的漏极、nmos晶体管n6的栅极电连接；
35.pmos晶体管p6的源极与nmos晶体管n2的栅极、pmos晶体管p2的栅极、nmos晶体管n6的漏极、nmos晶体管n5的栅极电连接；
36.nmos晶体管n1的漏极与pmos晶体管p3的漏极、pmos晶体管p4的栅极、nmos晶体管n4的栅极、nmos晶体管n8的漏极电连接，并且nmos晶体管n1的栅极与pmos晶体管p1的栅极、pmos晶体管p5的源极、nmos晶体管n6的栅极、nmos晶体管n5的漏极电连接；
37.nmos晶体管n2的漏极与pmos晶体管p4的漏极、pmos晶体管p3的栅极、nmos晶体管n3的栅极、nmos晶体管n7的漏极电连接，并且nmos晶体管n2的栅极与pmos晶体管p2的栅极、pmos晶体管p6的源极、nmos晶体管n5的栅极、nmos晶体管n6的漏极电连接；
38.nmos晶体管n3的源极与nmos晶体管n1的栅极、nmos晶体管n5的漏极、pmos晶体管p5的源极电连接，并且nmos晶体管n3的栅极与pmos晶体管p3的栅极、nmos晶体管n2的漏极、nmos晶体管n6的漏极电连接；
39.nmos晶体管n4的源极与nmos晶体管n2的栅极、nmos晶体管n6的漏极、pmos晶体管p6的源极电连接，并且nmos晶体管n4的栅极与pmos晶体管p4的栅极、nmos晶体管n1的漏极、nmos晶体管n8的漏极电连接；
40.nmos晶体管n5的漏极与nmos晶体管n3的源极、nmos晶体管n1的栅极、pmos晶体管p5的源极电连接，并且nmos晶体管n5的栅极与pmos晶体管p2的栅极、nmos晶体管n2的栅极、pmos晶体管p6的源极、nmos晶体管n6的漏极电连接；
41.nmos晶体管n6的漏极与nmos晶体管n4的源极、nmos晶体管n2的栅极、pmos晶体管p6的源极电连接，并且nmos晶体管n6的栅极与pmos晶体管p1的栅极、nmos晶体管n1的栅极、pmos晶体管p5的源极、nmos晶体管n5的漏极电连接；
42.nmos晶体管n7的漏极与nmos晶体管n2的漏极、nmos晶体管n3的栅极、pmos晶体管p3的栅极电连接；
43.nmos晶体管n8的漏极与nmos晶体管n1的漏极、nmos晶体管n4的栅极、pmos晶体管p4的栅极电连接。
44.基于上述电路的结构：
45.在保持阶段，位线bl和blb都预充到高电平，字线wl为低电平，字线wlb为高电平，电路内部保持初始状态，电路不工作；
46.在读数据阶段，位线bl和blb都预充到高电平，字线wl为高电平，字线wlb为低电平，作为传输晶体管的p5、p6、n7与n8打开；如果电路存储的数据为
‘0’
，则“q＝s1＝0、qn＝s0＝1”，那么位线bl通过晶体管p6与n6，以及晶体管n8与n1向地放电，使得位线bl产生电压差，然后通过灵敏放大器读出数据；如果电路存储的数据为
‘1’
，则“q＝s1＝1、qn＝s0＝0”，那么位线blb通过晶体管p5与n5，以及晶体管n7、n2与n4向地放电，使得位线blb产生电压差，然后通过灵敏放大器读出数据；
47.在写入数据阶段，字线wl为高电平，字线wlb为低电平，如果位线bl为高电平，位线blb为低电平，那么通过晶体管n8和p6分别向存储节点q与s1写
‘1’
；如果位线bl为低电平，位线blb为高电平，那么通过晶体管n7和p5分别向存储节点qn与s0写
‘1’
。
48.具体实现中，在写入数据阶段，因为通过传输晶体管n8与p6、n7与p5同时向内部节点q\s1与qn\s0写入数据，使得存储节点更容易被写入数据，这样写入的速度会大大提高，同时由于写入速度的提高从而使电路的功耗降低。
49.另外，所有晶体管的栅长均为65nm，其中：
50.pmos晶体管p1、p2、p3、p4的栅宽为150nm；
51.nmos晶体管n1、n2、n5、n6的栅宽为200nm，nmos晶体管n3、n4的栅宽为75nm；
52.其余晶体管的栅宽均为140nm。
53.如图2所示为本发明实施例所提供的sram存储电路的时序波形图，具体仿真条件为：corner：tt；temperature：27℃；vdd：1.2v，由图2可知：字线wl打开之前，位线bl、blb保持高电平，实现位线预充信号保持；开启字线wl之后，位线bl、blb分别变为高低电平交替。从波形可以直观看出：字线wl与wlb的信号是反向信号，同时观察得知，q与s1节点的存储信息保持一致，qn与s0节点的存储信息保持一致。
54.如图3所示为本发明实施例所提供的sram存储电路在不同时刻不同节点受到双指数电流源脉冲注入的瞬态波形仿真图，具体仿真条件为：vdd：1.2v，由图3可知：读写操作设置与图2设置保持一致，在10ns分别使用双指数电流源脉冲对主存储节点q、qn进行轰击，观察得到，q与qn节点快速的恢复到原来的存储数据，电平同样处于轰击前的水平；20ns时分别对冗余存储节点s0、s1和qn进行轰击，观察得电路仍可以抵御轰击电流的干扰，并且在两次轰击过程中，存储在q和qn的存储信息并未发生泄露或翻转，则可以得出结论，本发明实施例所述电路可以实现抗辐照设计的要求。
55.值得注意的是，本发明实施例中未作详细描述的内容属于本领域专业技术人员公知的现有技术。
56.综上所述，基于本技术实施例所述电路的结构，当只考虑电路结构对抗辐照性能的提升时，如果电路的存储节点受到粒子轰击，由于存储节点s0和s1均由pmos晶体管包围，根据极性加固原理，空间粒子轰击敏感节点pmos管，在节点仅产生“0-1”的电压脉冲，而该脉冲由于栅电容的存在不能影响其他晶体管的状态，这使得外部存储节点s0和s1有效避免发生翻转，同时s0和s1节点数据的稳定保证了内部存储节点q和qn可以在发生翻转后恢复至初始状态，从而使得电路抗seu的能力得到了提高，如果是其他非关键节点受到粒子的轰
击，那么存储单元更加不易受到影响。
57.以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。本文背景技术部分公开的信息仅仅旨在加深对本发明的总体背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
技术特征：
1.一种基于极性加固技术的抗辐照sram存储电路，其特征在于，所述电路包括八个nmos晶体管和六个pmos晶体管，八个nmos晶体管依次记为n1～n8，六个pmos晶体管依次记为p1～p6，其中：pmos晶体管p3和p4具有交叉耦合结构，即pmos晶体管p3的栅极与pmos晶体管p4的漏极电连接，pmos晶体管p4的栅极与pmos晶体管p3的漏极电连接，使得对主存储节点q、qn的数据进行锁存；nmos晶体管n3、n4作为上拉管，开启冗余存储节点s0、s1节点对电源通路；nmos晶体管n1、n2、n5、n6作为下拉管，其中nmos晶体管n1、n2开启主存储节点q、qn对地通路，nmos晶体管n5、n6开启冗余存储节点s0、s1对地通路；两个主存储节点q与qn通过nmos晶体管n8与n7分别与位线bl和blb相连，两个冗余存储节点s1与s0通过pmos晶体管p6与p5分别与位线bl和blb相连，其中：nmos晶体管n7、n8由字线wl控制，pmos晶体管p5、p6由字线wlb控制；位线bl与nmos晶体管n8与pmos晶体管p6的源极电连接，位线blb与nmos晶体管n7与pmos晶体管p5的源极电连接；字线wl与nmos晶体管n7和n8的栅极电连接，字线wlb与pmos晶体管p5和p6的栅极电连接；nmos晶体管n7的漏极与nmos晶体管n2的漏极电连接，nmos晶体管n8的漏极与nmos晶体管n1的漏极电连接；pmos晶体管p5的源极与nmos晶体管n1的栅极电连接，pmos晶体管p6的源极与nmos晶体管n2的栅极电连接；电源vdd与pmos晶体管p1、p2的源极、以及nmos晶体管n3、n4的漏极电连接；nmos晶体管n1、n2、n5、n6的源极均接地。2.根据权利要求1所述基于极性加固技术的抗辐照sram存储电路，其特征在于，各晶体管的具体连接关系为：pmos晶体管p1的漏极与pmos晶体管p3的源极电连接，并且pmos晶体管p1的栅极与nmos晶体管n1的栅极、pmos晶体管p5的源极电连接；pmos晶体管p2的漏极与pmos晶体管p4的源极电连接，并且pmos晶体管p2的栅极与nmos晶体管n2的栅极、pmos晶体管p6的源极电连接；pmos晶体管p3的漏极与nmos晶体管n1的漏极电连接，并且pmos晶体管p3的栅极与nmos晶体管n3的栅极、nmos晶体管n7的漏极、pmos晶体管p4的漏极电连接；pmos晶体管p4的漏极与nmos晶体管n2的漏极电连接，并且pmos晶体管p4的栅极与nmos晶体管n4的栅极、pmos晶体管p3的漏极、nmos晶体管n8的漏极电连接；pmos晶体管p5的源极与nmos晶体管n1的栅极、pmos晶体管p1的栅极、nmos晶体管n5的漏极、nmos晶体管n6的栅极电连接；pmos晶体管p6的源极与nmos晶体管n2的栅极、pmos晶体管p2的栅极、nmos晶体管n6的漏极、nmos晶体管n5的栅极电连接；nmos晶体管n1的漏极与pmos晶体管p3的漏极、pmos晶体管p4的栅极、nmos晶体管n4的栅极、nmos晶体管n8的漏极电连接，并且nmos晶体管n1的栅极与pmos晶体管p1的栅极、pmos晶体管p5的源极、nmos晶体管n6的栅极、nmos晶体管n5的漏极电连接；nmos晶体管n2的漏极与pmos晶体管p4的漏极、pmos晶体管p3的栅极、nmos晶体管n3的栅极、nmos晶体管n7的漏极电连接，并且nmos晶体管n2的栅极与pmos晶体管p2的栅极、pmos
晶体管p6的源极、nmos晶体管n5的栅极、nmos晶体管n6的漏极电连接；nmos晶体管n3的源极与nmos晶体管n1的栅极、nmos晶体管n5的漏极、pmos晶体管p5的源极电连接，并且nmos晶体管n3的栅极与pmos晶体管p3的栅极、nmos晶体管n2的漏极、nmos晶体管n6的漏极电连接；nmos晶体管n4的源极与nmos晶体管n2的栅极、nmos晶体管n6的漏极、pmos晶体管p6的源极电连接，并且nmos晶体管n4的栅极与pmos晶体管p4的栅极、nmos晶体管n1的漏极、nmos晶体管n8的漏极电连接；nmos晶体管n5的漏极与nmos晶体管n3的源极、nmos晶体管n1的栅极、pmos晶体管p5的源极电连接，并且nmos晶体管n5的栅极与pmos晶体管p2的栅极、nmos晶体管n2的栅极、pmos晶体管p6的源极、nmos晶体管n6的漏极电连接；nmos晶体管n6的漏极与nmos晶体管n4的源极、nmos晶体管n2的栅极、pmos晶体管p6的源极电连接，并且nmos晶体管n6的栅极与pmos晶体管p1的栅极、nmos晶体管n1的栅极、pmos晶体管p5的源极、nmos晶体管n5的漏极电连接；nmos晶体管n7的漏极与nmos晶体管n2的漏极、nmos晶体管n3的栅极、pmos晶体管p3的栅极电连接；nmos晶体管n8的漏极与nmos晶体管n1的漏极、nmos晶体管n4的栅极、pmos晶体管p4的栅极电连接。3.根据权利要求1所述基于极性加固技术的抗辐照sram存储电路，其特征在于，基于所述电路的结构：在保持阶段，位线bl和blb都预充到高电平，字线wl为低电平，字线wlb为高电平，电路内部保持初始状态，电路不工作；在读数据阶段，位线bl和blb都预充到高电平，字线wl为高电平，字线wlb为低电平，作为传输晶体管的p5、p6、n7与n8打开；如果电路存储的数据为
‘0’
，则“q＝s1＝0、qn＝s0＝1”，那么位线bl通过晶体管p6与n6，以及晶体管n8与n1向地放电，使得位线bl产生电压差，然后通过灵敏放大器读出数据；如果电路存储的数据为
‘1’
，则“q＝s1＝1、qn＝s0＝0”，那么位线blb通过晶体管p5与n5，以及晶体管n7、n2与n4向地放电，使得位线blb产生电压差，然后通过灵敏放大器读出数据；在写入数据阶段，字线wl为高电平，字线wlb为低电平，如果位线bl为高电平，位线blb为低电平，那么通过晶体管n8和p6分别向存储节点q与s1写
‘1’
；如果位线bl为低电平，位线blb为高电平，那么通过晶体管n7和p5分别向存储节点qn与s0写
‘1’
。4.根据权利要求1所述基于极性加固技术的抗辐照sram存储电路，其特征在于，所有晶体管的栅长均为65nm，其中：pmos晶体管p1、p2、p3、p4的栅宽为150nm；nmos晶体管n1、n2、n5、n6的栅宽为200nm，nmos晶体管n3、n4的栅宽为75nm；其余晶体管的栅宽均为140nm。
技术总结
本发明公开了一种基于极性加固技术的抗辐照SRAM存储电路，包括八个NMOS晶体管和六个PMOS晶体管，PMOS晶体管P3和P4交叉耦合，NMOS晶体管N3、N4和PMOS晶体管P1、P2作为上拉管，NMOS晶体管N1、N2、N5、N6作为下拉管；两个主存储节点Q与QN通过NMOS晶体管N8与N7分别与位线BL和BLB相连，两个冗余存储节点S1与S0通过PMOS晶体管P6与P5分别与位线BL和BLB相连，NMOS晶体管N7、N8由字线WL控制，PMOS晶体管P5、P6由字线WLB控制。上述电路能够提高SRAM存储单元的稳定性，并提高单元抗单粒子翻转能力。并提高单元抗单粒子翻转能力。并提高单元抗单粒子翻转能力。
技术研发人员：
卢文娟 刘海涛 朱志国 吕盼稂 赵强 彭春雨 郝礼才 蔺智挺 吴秀龙
受保护的技术使用者：
合肥市微电子研究院有限公司 合肥海图微电子有限公司
技术研发日：
2022.01.24
技术公布日：
2022/5/17
