用于接收器偏移校准的设备和方法与流程

阅读：评论：0

1.所公开的技术总体上涉及用于适于差分信令的接收器的偏移校准的设备和方法。

背景技术：

2.差分信令广泛用于高速数据传输。适于差分信令的接收器可以被配置为接收一对差分输入信号，并且基于差分输入信号之间的信号电平差来识别由差分输入信号携带的数据。关于差分信令的一个问题可能是接收器的输入偏移。接收器的输入偏移可能导致不成功的数据接收和/或降低对噪声、抖动、信号失真或其他不期望的影响的容差。

技术实现要素：

3.提供本发明内容是为了以简化的形式介绍下面在具体实施方式中进一步描述的概念的选择。本发明内容不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在限制所要求保护的主题的范围。
4.在一个或多个实施例中，提供了一种集成电路。集成电路包括多个信号输入、接收器、校准电路和输入开关电路。接收器包括差分输入端子。校准电路被配置为响应于集成电路被置于校准模式而校准接收器的差分输入端子之间的输入偏移。输入开关电路被配置为响应于集成电路被置于与校准模式不同的模式而切换多个信号输入和接收器的差分输入端子之间的电连接。输入开关电路还被配置为响应于集成电路被置于校准模式而将多个信号输入与接收器的差分输入端子电断开。
5.在一个或多个实施例中，提供了一种显示驱动器。显示驱动器包括接口电路和源极驱动器电路。接口电路包括多个信号输入、接收器、校准电路和输入开关电路。接收器包括差分输入端子。校准电路被配置为响应于显示驱动器被置于校准模式而校准接收器的差分输入端子的输入偏移。输入开关电路被配置为响应于显示驱动器被置于与校准模式不同的模式而切换多个信号输入和接收器的差分输入端子之间的电连接。输入开关电路还被配置为响应于显示驱动器被置于校准模式而将多个信号输入与接收器的差分输入端子电断开。源极驱动器电路被配置为基于接收器的输出来更新显示面板。
6.在一个或多个实施例中，提供了一种用于接收器的输入偏移校准的方法。该方法包括由输入开关电路基于通信协议来切换多个信号输入和接收器的差分输入端子之间的电连接，利用该通信协议将传输信号传输到多个信号输入。该方法还包括在校准过程中由输入开关电路将多个信号输入与接收器的差分输入端子电断开。该方法还包括在校准过程中校准接收器的差分输入端子之间的输入偏移。
7.根据以下描述和所附权利要求，实施例的其他方面将是显而易见的。
附图说明
8.为了以其可以详细地理解本公开的上述特征的方式，可以通过参考实施例来获得上面简要概述的本公开的更特别的描述，其中的一些实施例在附图中示出。然而，应注意，
附图仅说明示例性实施例，且因此不应被视为对本发明范围的限制，因为本公开可准许其他同等有效的实施例。
9.图1示出了根据一个或多个实施例的集成电路的示例配置。
10.图2a示出了根据一个或多个实施例的集成电路的示例详细配置。
11.图2b示出了根据一个或多个实施例的图2a中所示的集成电路的输入开关电路的示例操作。
12.图2c示出了根据一个或多个实施例的图2a中所示的集成电路的输入开关电路的示例操作。
13.图3示出了根据一个或多个实施例的集成电路的示例部分配置。
14.图4示出了根据一个或多个实施例的集成电路在校准模式下的示例操作。
15.图5示出了根据一个或多个实施例的预定非本征（extrinsic）输入偏移的示例集合。
16.图6示出了根据一个或多个实施例的预定非本征输入偏移的另一示例集合。
17.图7a示出了根据一个或多个实施例的第一非本征输入偏移的示例定义。
18.图7b示出了根据一个或多个实施例的第二非本征输入偏移的示例定义。
19.图8示出了根据一个或多个实施例的校准之前的接收器的示例输入-输出特性。
20.图9示出了根据一个或多个实施例的校准之后的接收器的示例输入-输出特性。
21.图10a示出了根据一个或多个实施例的接收器和偏移生成器的示例配置。
22.图10b示出了根据其他实施例的偏移生成器的示例配置。
23.图10c示出了根据其他实施例的接收器和偏移生成器的示例配置。
24.图11示出了根据一个或多个实施例的计数器电路的示例配置。
25.图12示出了根据一个或多个实施例的接收器的示例固有输入偏移。
26.图13a示出了根据一个或多个实施例的在校准过程之前的接收器的示例输出。
27.图13b示出了根据一个或多个实施例的在校准过程期间接收器的示例输出。
28.图13c示出了根据一个或多个实施例的在校准过程之后接收器的示例输出。
29.图14示出了根据一个或多个实施例的集成电路的示例操作。
30.图15a示出了根据一个或多个实施例的在校准过程之前的接收器的示例输出。
31.图15b示出了根据一个或多个实施例的在校准过程期间接收器的示例输出。
32.图15c示出了根据一个或多个实施例的在校准过程之后接收器的示例输出。
33.图16示出了根据一个或多个实施例的集成电路的示例操作。
34.图17a示出了根据一个或多个实施例的在校准过程之前的接收器的示例输出。
35.图17b示出了根据一个或多个实施例的在校准过程期间接收器的示例输出。
36.图17c示出了根据一个或多个实施例的在校准过程之后接收器的示例输出。
37.图18示出了根据一个或多个实施例的集成电路的示例操作。
38.图19示出了根据一个或多个实施例的在校准过程之前和之后的接收器的输入偏移的示例分布。
39.图20示出了根据一个或多个实施例的显示驱动器的示例配置。
40.图21示出了根据一个或多个实施例的用于操作集成电路的示例方法。
41.为了便于理解，在可能的情况下，已经使用相同的附图标记来指定附图所共有的
相同元件。可以预期，在一个实施例中公开的元件可以有益地用于其他实施例中，而无需具体叙述。后缀可以附接到附图标记，以用于将相同的元件彼此区分开。除非特别指出，否则本文提及的附图不应被理解为按比例绘制。此外，为了呈现和解释的清楚性，通常简化附图并且省略细节或部件。附图和讨论用于解释下面讨论的原理，其中相同的标号表示相同的元件。
具体实施方式
42.以下详细描述本质上仅是示例性的，并不旨在限制本公开或本公开的应用和用途。此外，不意图受前述背景技术、发明内容或以下具体实施方式中呈现的任何明示或暗示的理论的约束。
43.在本技术中，术语“耦合”意指直接连接到或通过一个或多个中间部件或电路连接。
44.以一对信号之间的电压差的形式传输数据的差分信令广泛用于高速数据传输。差分信令的示例包括移动行业处理器接口（mipi）d-phy、mipi c-phy和低电压差分信令（lvds）。一种适于差分信令的集成电路（ic）可包括接收器，该接收器被配置为接收一对差分输入信号以识别由该差分信号携带的数据。
45.用于差分信令的接收器可能遭受可能由制造变化或其他原因引起的输入偏移。例如，在差分输入级中接收差分信号的输入晶体管之间的电特性（例如，阈值电压和沟道电导率）的差异可能导致接收器的输入偏移。在下文中，由不可避免的原因（例如，制造变化）引起的输入偏移也可以被称为固有输入偏移。接收器的固有输入偏移可能不期望地引起数据错误和/或降低对噪声、抖动、信号失真或其他不期望的影响的容差。在其中差分输入信号之间的电压电平差非常小（例如，100 mv或更小）以减少电磁干扰（emi）的现代系统中，输入偏移的影响可能更显著。
46.同时，集成电路可以被设计为适于多个差分信令协议。在一些实现方式中，例如，集成电路可以适于mipi d-phy和mipi c-phy两者。适于多个差分信令协议可以有效地提高集成电路的可用性。
47.本公开提出了用于输入偏移校准的设备和方法，其可以适合于适于多个数据传输协议的集成电路。在一个或多个实施例中，集成电路包括多个信号输入、接收器、校准电路和输入开关电路。接收器包括差分输入端子。校准电路被配置为响应于集成电路被置于校准模式中而校准接收器的差分输入端子之间的输入偏移。输入开关电路被配置为响应于集成电路被置于与校准模式不同的模式中而切换多个信号输入和接收器的差分输入端子之间的电连接。所述输入开关电路还被配置为响应于集成电路被置于校准模式中而将多个信号输入与接收器的差分输入端子电断开。
48.图1示出了根据一个或多个实施例的集成电路100的示例配置。在所示实施例中，集成电路100包括多个信号输入1021、1022、1023、1024、1025、1026，输入开关电路104，短路开关电路sw3，多个接收器1061、1062、1063、1064、1065、1066，以及多个校准电路1081、1082、1083、1084、1085和1086。信号输入1021至1026在下文中可以统称为信号输入102。对应地，接收器1061至1066可以被称为接收器106，并且校准电路1081至1086可以被称为校准电路108。虽然图1示出了六个信号输入102
1-1026、六个短路开关电路sw3、六个接收器106和六个校准
电路108，但是本领域技术人员将理解，信号输入102、短路开关电路sw3、接收器106和校准电路108的数量可以根据目的和应用进行各种修改。
49.信号输入102被配置为从集成电路100外部的实体（例如，控制器、主机、中央处理单元（cpu）、应用处理器或其他处理器）接收传输信号。信号输入可以包括焊盘或其他类型的导体。在使用表面安装技术（smt）将集成电路100安装在基板（例如，显示面板、柔性印刷电路板、柔性树脂膜或其他基板）上的实施例中，信号输入102可以是耦合到凸块的表面安装焊盘，该凸块被配置为耦合到基板上的布线迹线。在其他实施例中，信号输入102可以是耦合到键合线的键合焊盘。提供给信号输入102的传输信号包括多对差分信号。
50.输入开关电路104被配置为切换信号输入102与接收器106的差分输入端子之间的电连接。在各种实施例中，输入开关电路104被配置为根据用于向集成电路100提供传输信号的数据传输协议来切换电连接以向不同的接收器106提供不同对的差分信号。输入开关电路104可以被配置为基于通信协议（利用该通信协议将传输信号发射到多个信号输入102），将多个信号输入102中的所选择的两个电连接到接收器106的差分输入端子。输入开关电路104可以被配置为将信号输入102中的两个的第一组合电连接到接收器106的差分输入端子，以实现根据第一协议的数据传输。输入开关电路104还可以被配置为将两个信号输入102的第二组合电连接到接收器106的差分输入端子，以实现根据第二协议的数据传输，其中第二组合不同于第一组合。在一个实现方式中，第一协议可以是mipi d-phy协议，并且第二协议可以是mipi c-phy协议。
51.接收器106各自被配置为在差分输入端子上接收一对差分信号，并且输出与由所接收的一对差分信号携带的数据相对应的单端信号。每个接收器106的差分输入端子中的一个是由图1中的“+”指示的非反相输入端子，并且另一个是由
“‑”
指示的反相输入端子。在一些实施例中，每个接收器106被配置为响应于非反相输入端子上的电压电平高于反相输入端子上的电压电平而将其输出设置为高电平（“h”），并且响应于非反相输入端子上的电压电平低于反相输入端子上的电压电平而将其输出设置为低电平（“l”）。在单端信号为低有效的其他实施例中，每个接收器106可以被配置为响应于非反相输入端子上的电压电平高于反相输入端子上的电压电平而将其输出设置为“l”，并且响应于非反相输入端子上的电压电平低于反相输入端子上的电压电平而将其输出设置为“h”。
52.短路开关电路sw3分别耦合到接收器106并且被配置为使对应接收器106的差分输入端子短路。在一个实现方式中，短路开关电路sw3被配置为将对应接收器106的差分输入端子短路到接地电压。在其他实施例中，短路开关电路sw3可以被配置为将对应接收器106的差分输入端子短路到可以是固定的共模电压。在所示实施例中，每个短路开关电路sw3包括分别耦合到对应接收器106的差分输入端子的一对开关元件，并且开关元件被配置为将差分输入端子短路到电路接地。
53.校准电路1081至1086被配置为分别校准对应接收器1061至1066的输入偏移。具有0v的固有输入偏移的理想接收器106被配置为当接收器106的差分输入端子之间的输入电压越过0v时，在“h”和“l”之间改变或翻转输出。然而，由于制造过程或其他原因，实际接收器106可能在不同于0v的输入电压下改变输出。接收器106的输入偏移可以指接收器106在“h”和“l”之间改变其输出的输入电压。在各种实施例中，校准电路108被配置为通过生成非本征输入偏移并将非本征输入偏移施加到对应的接收器106的差分输入端子以减轻或消除
接收器106的内部输入偏移来校准对应的接收器106。
54.在各种实施例中，在校准模式中执行接收器106的校准。校准电路1081至1086可以被配置为响应于集成电路100被置于校准模式中而校准对应的接收器1061至1066。在这样的实施例中，输入开关电路104可以被配置为响应于集成电路100被置于校准模式而将信号输入102与接收器106的差分输入端子电断开，并且短路开关电路sw3可以被配置为响应于集成电路100被置于校准模式而将接收器106的差分输入端子短路到接地电压或共模电压。输入开关电路104还可以被配置为响应于集成电路100被置于与校准模式不同的模式中而切换信号输入102与接收器106的差分输入端子之间的电连接。
55.图2a示出了根据一个或多个实施例的输入开关电路104的详细示例配置。在图2a所示的实施例中，集成电路100适于两个数据传输协议，mipi d-phy和mipi c-phy。输入开关电路104包括d-phy开关电路sw1和c-phy开关电路sw2。每个d-phy开关电路sw1可包括耦合至对应接收器106的差分输入端子的一对开关元件。d-phy开关电路sw1被配置为当根据mipi d-phy协议执行向集成电路100的数据传输时导通。每个c-phy开关电路sw2可包括耦合至对应接收器106的差分输入端子的一对开关元件。c-phy开关电路sw2被配置为当根据mipi c-phy协议执行数据传输时导通。
56.在所示实施例中，输入开关电路104中的电连接如下。接收器1061的非反相输入端子和反相输入端子经由对应的d-phy开关电路sw1分别耦合到信号输入1021和1022，并且还经由对应的c-phy开关电路sw2分别耦合到信号输入1021和1022。接收器1062的非反相输入端子和反相输入端子经由对应的d-phy开关电路sw1耦合到电路接地，并且还经由对应的c-phy开关电路sw2分别耦合到信号输入1023和1021。接收器1063的非反相输入端子和反相输入端子经由对应的d-phy开关电路sw1分别耦合到信号输入1023和1024，并且还经由对应的c-phy开关电路sw2分别耦合到信号输入1023和1021。接收器1064的非反相输入端子和反相输入端子经由对应的d-phy开关电路sw1耦合到电路接地，并且经由对应的c-phy开关电路sw2分别耦合到信号输入1024和1025。接收器1065的非反相输入端子和反相输入端子经由对应的d-phy开关电路sw1耦合到信号输入1025和1026，并且经由对应的c-phy开关电路sw2分别耦合到信号输入1026和1024。接收器1066的非反相输入端子和反相输入端子经由对应的d-phy开关电路sw1耦合到电路接地，并且经由对应的c-phy开关电路sw2分别耦合到信号输入1025和1026。
57.图2b示出了根据一个或多个实施例的输入开关电路104在d-phy模式下的示例操作，其中d-phy模式是其中根据mipi d-phy协议将d-phy传输信号发射到集成电路100的模式。在所示实施例中，集成电路100在d-phy模式中在信号输入1021至1026上接收第一对差分数据信号d0+、d0-、一对差分时钟信号clk+和clk-、以及第二对差分数据信号d1+、d1-。
58.在d-phy模式中，输入开关电路104中的d-phy开关电路sw1导通，同时c-phy开关电路sw2关断。接收器1061经由对应的d-phy开关电路sw1从信号输入1021和1022接收该对差分数据信号d0+和d0-，并且输出与该对差分信号d0+和d0-相对应的单端数据信号d0。接收器1062不在d-phy模式中使用，其中差分输入端子经由对应的d-phy开关电路sw1耦合到电路接地。接收器1063经由对应的d-phy开关电路sw1从信号输入1023和1024接收该对差分时钟信号clk+和clk-，并且输出与差分时钟信号clk+和clk-相对应的单端时钟信号clk。接收器1064不在d-phy模式中使用，其中差分输入端子经由对应的d-phy开关电路sw1耦合到电路
接地。接收器1065经由对应的d-phy开关电路sw1从信号输入1025和1026接收该对差分数据信号d1+和d1-，并且输出与该对差分数据信号d1+和d1-相对应的单端数据信号d1。接收器1066不在d-phy模式中使用，其中差分输入端子经由对应的d-phy开关电路sw1耦合到电路接地。单端时钟信号clk可以用于锁存耦合到接收器106的输出的下一级（未示出）中的单端数据信号d1和d2。
59.图2c示出了根据一个或多个实施例的输入开关电路104在c-phy模式下的示例操作，其中c-phy模式是根据mipi c-phy协议向集成电路100发射c-phy传输信号的模式。在所示实施例中，集成电路100在c-phy模式中在信号输入1021至1026上接收第一组数据信号a0、b0和c0以及第二组数据信号a1、b1和c1。数据信号a0、b0和c0中的两个的每个组合被用作一对差分信号，其中数据以电压差的形式被编码。对应地，数据信号a1、b1和c1中的两个的每个组合被用作一对差分信号，其中数据以电压差的形式被编码。
60.在c-phy模式中，输入开关电路104中的c-phy开关电路sw2导通，同时d-phy开关电路sw1关断。接收器1061经由对应的c-phy开关电路sw2分别从信号输入1021和1022接收数据信号a0和b0，并且输出与数据信号a0和b0之间的电压差相对应的单端数据信号ab0。接收器1062经由对应的c-phy开关电路sw2分别从信号输入1023和1021接收数据信号c0和a0，并且输出与数据信号c0和a0之间的电压差相对应的单端数据信号ca0。接收器1063经由对应的c-phy开关电路sw2分别从信号输入1022和1023接收数据信号b0和c0，并且输出与数据信号b0和c0之间的电压差相对应的单端数据信号bc0。接收器1064经由对应的c-phy开关电路sw2分别从信号输入1024和1025接收数据信号a1和b1，并且输出与数据信号a1和b1之间的电压差相对应的单端数据信号ab1。接收器1065经由对应的c-phy开关电路sw2分别从信号输入1026和1024接收数据信号c1和a1，并且输出与数据信号c1和a1之间的电压差相对应的单端数据信号ca1。接收器1066经由对应的c-phy开关电路sw2分别从信号输入1025和1026接收数据信号b1和c1，并且输出与数据信号b1和c1之间的电压差相对应的单端数据信号bc1。
61.图3示出了根据一个或多个实施例的集成电路100的示例部分配置。图3中示出的是与一个接收器106相关的部分，其包括d-phy开关电路sw1、c-phy开关电路sw2、短路开关电路sw3和校准电路108。d-phy开关电路sw1被配置为提供接收器106的差分输入端子与在d-phy模式中接收一对d-phy传输信号的两个信号输入102之间的电连接，并且c-phy开关电路sw2被配置为提供接收器106的差分输入端子与在c-phy模式中接收一对c-phy传输信号的两个信号输入102之间的电连接。
62.在一个或多个实施例中，集成电路100响应于d-phy模式信号d-phy_mode、c-phy模式信号c-phy_mode。在d-phy模式中激活d-phy模式信号d-phy_mode，并且在c-phy模式中激活c-phy模式信号c-phy_mode。d-phy开关电路sw1被配置为响应于d-phy模式信号d-phy_mode的激活而导通，并且c-phy开关电路sw2被配置为响应于c-phy模式信号c-phy_mode而导通。
63.集成电路100还响应于在校准模式中激活的校准模式信号cal_mode。校准电路108被配置为响应于校准模式信号cal_mode的激活而在校准模式下校准接收器106。
64.图4示出了根据一个或多个实施例的集成电路100在校准模式下的一个示例操作。在校准模式中，校准模式信号cal_mode被激活，而d-phy模式信号d-phy_mode和c-phy模式信号c-phy_mode被去激活。响应于d-phy模式信号d-phy_mode和c-phy模式信号c-phy_mode
的去激活，d-phy开关电路sw1和c-phy开关电路sw2被关断以将接收器106与信号输入102电断开。此外，响应于校准模式信号cal_mode的激活，短路开关电路sw3被接通以将接收器106的差分输入端子短路到接地电压。
65.在校准模式中，校准电路108在其中接收器106的差分输入端子被短路开关电路sw3短路的状态下校准接收器106的输入偏移。在一个实现方式中，校准过程可以包括搜索要施加到接收器106的差分输入端子的最优非本征输入偏移，以在其中接收器106的差分输入端子被短路开关电路sw3短路的状态下减轻或消除接收器106的固有输入偏移。最优非本征输入偏移的搜索可以包括在改变由校准电路108生成的非本征输入偏移的同时监测接收器106的输出。校准电路108还可以基于接收器106的输出的改变来确定最优非本征输入偏移，以减轻或消除接收器106的固有输入偏移。当接收器106被理想地制造并且接收器106的固有输入偏移是0v时，当非本征输入偏移越过0v时，接收器106的输出在h和l之间改变。在这种情况下，最优非本征输入偏移可以被确定为0v。当接收器106的固有输入偏移不是0v时，接收器106的输出在非本征输入偏移越过消除固有输入偏移的电压值时改变。可以基于接收器106的输出的改变来确定最优非本征输入偏移，以至少部分地消除或减轻接收器106的固有输入偏移。
66.在一个或多个实施例中，校准电路108包括偏移生成器110和计数器电路112。偏移生成器110被配置为通过基于从计数器电路112接收的计数值生成非本征输入偏移并将非本征输入偏移施加到接收器106的差分输入端子来调整接收器106的输入偏移。计数器电路112耦合到接收器106的输出，并且被配置为与可以从时钟生成器（未示出）提供的校准时钟信号clk_cal同步地对计数值进行计数。在一些实施例中，计数器电路112可以被配置为与校准时钟信号clk_cal同步地将计数值从零向上计数（或递增）到预定值。在其他实施例中，计数器电路112可以被配置为与校准时钟信号clk_cal同步地将计数值从预定值倒计数（或递减）到零。计数器电路112可以被配置为接收校准模式信号cal_mode并且响应于校准模式信号cal_mode的激活而开始计数。计数器电路112还可以被配置为监测接收器106的输出并且响应于接收器106的输出的改变而停止计数。
67.在各种实施例中，偏移生成器110可以被配置为基于从计数器电路112接收的计数值来选择预定的非本征输入偏移中的一个，并且将所选择的非本征输入偏移施加到接收器106的差分输入端子以减轻或消除固有输入偏移。图5示出了根据一个或多个实施例的预定非本征输入偏移的示例集合。在图5中，示例预定非本征输入偏移以接收器106的输入电压的形式示出，其引起接收器106的输出针对计数器电路112的相应允许计数值的改变。本文提及的输入电压是接收器106的差分输入端子（例如，非反相输入端子和反相输入端子）之间的电压。预定的非本征输入偏移可以以相等的增量来定义。在所示的实施例中，计数器电路112的允许计数值是“0”、“1”和“2”，并且计数值“0”、“1”和“2”的预定非本征输入偏移分别被定义为以δvoff的相等增量形式的
“‑
δvoff”、“0v”和“δvoff”。例如，当计数器电路112的计数值为“0”时，偏移生成器110选择
“‑
δvoff”的非本征输入偏移，并将
“‑
δvoff”的非本征输入偏移施加到接收器106的差分输入端子。对于计数值“1”和“2”也是类似的。
68.预定的非本征输入偏移的数量可以被修改，不限于三个。图6示出了根据一个或多个实施例的预定非本征输入偏移的另一示例集合。在所示实施例中，计数器电路112的允许计数值是“0”、“1”、“2”、“3”和“4”，并且计数值“0”、“1”、“2”、“3”和“4”的预定非本征输入偏
移分别是
“‑
2δvoff”、
“‑
δvoff”、“0v”、“δvoff”、“2δvoff”。注意，在图6所示的实施例中，预定的非本征输入偏移也以相等的增量定义。使用增加数量的重新确定的非本征输入偏移可以允许精细地调整接收器106的输入偏移。
69.在一个或多个实施例中，偏移生成器110可以被配置为定义用于校准模式的第一非本征输入偏移集合和用于其他操作模式（包括d-phy模式和c-phy模式）的第二非本征输入偏移集合，其中第二非本征输入偏移中的每个第二非本征输入偏移是通过将第一非本征输入偏移中的对应一个第一非本征输入偏移移位（shift）预定移位量来定义的。第一非本征输入偏移可以以相等增量定义，并且预定移位量可以是相等增量的一半。
70.根据一个或多个实施例，图7a示出了用于校准模式的第一非本征输入偏移的示例定义，并且图7b示出了用于其他操作模式的第二非本征输入偏移的示例定义。在图7a所示的实施例中，计数器电路112的允许计数值是“0”、“1”和“2”，并且对于计数值“0”、“1”和“2”，第一非本征输入偏移可以分别被定义为以δvoff的相等增量形式的
“‑
0.5δvoff”、“0.5δvoff”和“1.5δvoff”。注意，计数值“0”和“1”的第一非本征输入偏移在下文中可以分别被称为
“‑
vcal”和“+vcal”。如图7b所示，第二非本征输入偏移可以各自通过将第一非本征输入偏移中的对应一个移位0.5δvoff的移位量来定义。在所示实施例中，对于计数值“0”、“1”和“2”，第二非本征输入偏移可以分别被定义为
“‑
δvoff”、“0v”和“δvoff”。
71.偏移生成器110可以被配置为在校准模式中将第一非本征输入偏移中的所选择的一个第一非本征输入偏移施加到接收器106的差分输入端子，而在其他操作模式（包括d-phy模式和c-phy模式）中将第二非本征输入偏移中的所选择的一个第二非本征输入偏移施加到接收器106的差分输入端子。在一个实现方式中，如图3中所示，偏移生成器110可被配置为从计数器电路112接收偏移移位信号offset_shift，且基于偏移移位信号offset_shift在第一非本征输入偏移与第二非本征输入偏移之间切换。在一个实现方式中，计数器电路112可被配置为基于集成电路100是否被置于校准模式中而生成偏移移位信号offset_shift。计数器电路112可以被配置为响应于集成电路100被置于校准模式（例如，响应于校准模式信号cal_mode的激活）而将偏移移位信号offset_shift设置为“1”，并且偏移生成器110可以被配置为响应于偏移移位信号offset_shift被设置为“1”而将第一非本征输入偏移中所选择的一个第一非本征输入偏移施加到接收器106的差分输入端子。计数器电路112可以被配置为响应于集成电路100被置于其他操作模式（例如，响应于校准模式信号cal_mode的去激活）而将偏移移位信号offset_shift设置为“0”，并且偏移生成器110可以被配置为响应于偏移移位信号offset_shift被设置为“0”而将第二非本征输入偏移中的所选择的一个第二非本征输入偏移施加到接收器106的差分输入端子。
72.在一个实现方式中，偏移生成器110和计数器电路112可被配置为在校准模式中确定计数器电路112的最优计数值，并且在其他操作模式（包括d-phy模式和c-phy模式）中通过应用与最优计数值相对应的第二非本征输入偏移集合中的一个来调整接收器106的输入偏移。偏移生成器110可以被配置为响应于计数器电路112的计数值在校准模式中被向上计数或倒计数而顺序地选择第一非本征输入偏移，并且顺序地将所选择的第一非本征偏移施加到接收器106的差分输入端子。计数器电路112可以被配置为响应于接收器106的输出的改变而停止对计数值进行计数，并且将最优计数值确定为由计数器电路112在计数停止时保持的计数值。偏移生成器110可被配置为通过基于从计数器电路112接收到的最优计数值
来选择第二非本征输入偏移集合中的一个并将第二非本征输入偏移中的所选择的一个施加到接收器106的差分输入端子来调整d-phy模式和c-phy模式中的接收器106的差分输入端子之间的输入偏移。
73.图8和图9示出了根据一个或多个实施例的接收器106的输入偏移的示例校准过程。在图8所示的实施例中，其示出了校准之前接收器106的示例输入-输出特性，接收器106表现出接近δvoff的固有输入偏移vx1。换句话说，接收器106被配置为在校准之前在等于vx1的输入电压处改变其输出。在这种情况下，如图9所示，可以通过将计数器值设置为“0”来使接收器106的输入偏移更接近0v。
74.图10a示出了根据一个或多个实施例的接收器106和偏移生成器110的示例配置。在所示实施例中，接收器106包括正沟道金属氧化物半导体（pmos）晶体管mp1、mp2、mp3、mp4、负沟道金属氧化物半导体（nmos）晶体管mn1、mn2、mn3、mn4、恒流源122和缓冲器124。
75.pmos晶体管mp1、mp2、nmos晶体管mn1、mn2和恒流源122共同被配置为差分输入级，其在非反相输入端子in+和反相输入端子in-上接收一对差分输入信号。pmos晶体管mp1的栅极耦合到非反相输入端子in+，并且pmos晶体管mp2的栅极耦合到反相输入端子in-。pmos晶体管mp1和mp2的源极共同耦合到恒流源122。恒流源122被配置为向pmos晶体管mp1和mp2的共同耦合的源极提供恒定电流。nmos晶体管mn1和mn2是二极管连接的。nmos晶体管mn1的漏极和栅极耦合到pmos晶体管mp1的漏极，并且nmos晶体管mn1的源极耦合到低侧电源线126，在低侧电源线126上生成低侧电源电压vss。在一个实现方式中，低侧电源电压vss可以是接地电压。nmos晶体管mn2的漏极和栅极耦合到pmos晶体管mp2的漏极，并且nmos晶体管mn2的源极耦合到低侧电源线126。
76.pmos晶体管mp3、mp4、nmos晶体管mn3和mn4共同被配置为有源负载，该有源负载被配置为生成与提供给非反相输入端子in+和反相输入端子in-的差分输入信号之间的电压差相对应的电压。pmos晶体管mp3和mp4共同被配置为电流镜。pmos晶体管mp3和mp4的源极共同耦合到高侧电源线128，在高侧电源线128上生成高侧电源电压vdd，其中高侧电源电压vdd高于低侧电源电压vss。pmos晶体管mp3和mp4的栅极共同耦合到pmos晶体管mp3的漏极。nmos晶体管mn3的漏极耦合到pmos晶体管mp3的漏极，并且nmos晶体管mn3的栅极耦合到二极管连接的nmos晶体管mn1的漏极。nmos晶体管mn4的漏极耦合到pmos晶体管mp4的漏极，并且nmos晶体管mn4的栅极耦合到二极管连接的nmos晶体管mn2的漏极。nmos晶体管mn3和mn4的源极共同耦合到低侧电源线126。
77.缓冲器124被配置为响应于在nmos晶体管mn4的漏极上生成的电压而生成对应于差分输入信号的单端信号。缓冲器124可包括互补金属氧化物半导体（cmos）缓冲器。
78.如此配置的接收器106可能由于制造过程而遭受固有输入偏移。例如，pmos晶体管mp1和mp2之间的电特性（例如，阈值电压和沟道导电率）的差异可能导致固有输入偏移。为了减轻或消除固有输入偏移的影响，偏移生成器110被配置为生成非本征输入偏移并将非本征输入偏移施加到接收器106的差分输入以消除固有输入偏移。
79.在所示实施例中，偏移生成器110包括pmos晶体管mp5、mp6、恒流源132、可变电压生成器134、136和控制器138。pmos晶体管mp5和mp6的源极共同耦合到恒流源132，恒流源132被配置为向pmos晶体管mp5和mp6的源极提供恒定电流。pmos晶体管mp5的漏极耦合到二极管连接的nmos晶体管mn1的漏极和nmos晶体管mn3的栅极，并且pmos晶体管mp6的漏极耦
合到二极管连接的nmos晶体管mn2的漏极和nmos晶体管mn4的栅极。可变电压生成器134被配置为将第一可变栅极电压施加到pmos晶体管mp5的栅极，并且可变电压生成器136被配置为将第二可变栅极电压施加到pmos晶体管mp6的栅极。控制器138被配置为基于从计数器电路112（图3中所示）接收的计数值和偏移移位信号offset_shift而控制施加到pmos晶体管mp5和mp6的栅极的第一和第二栅极电压。
80.图10a的偏移生成器110被配置为通过控制施加到pmos晶体管mp5和mp6的第一可变栅极电压和第二可变栅极电压来控制行进通过二极管连接的nmos晶体管mn1和mn2的电流。对通过二极管连接的nmos晶体管mn1和mn2的电流的控制生成非本征输入偏移并将非本征输入偏移施加到接收器106的差分输入端子，如由从计数器电路112接收的计数值和偏移移位信号offset_shift所指示的那样。
81.图10b示出了根据一个或多个实施例的由附图标记110a表示的偏移生成器的另一示例配置。在所示实施例中，偏移生成器110a包括一对可变电阻器142、144和控制器146。可变电阻器142耦合在pmos晶体管mp1的源极与恒流源122之间，并且可变电阻器144耦合在pmos晶体管mp2的源极与恒流源122之间。控制器146被配置为基于从计数器电路112（图3中所示）接收的计数值和偏移移位信号来控制可变电阻器142和144的电阻。
82.图10b的偏移生成器110a被配置为通过控制可变电阻器142和144的电阻来控制行进通过二极管连接的nmos晶体管mn1和mn2的电流。对通过二极管连接的nmos晶体管mn1和mn2的电流的控制生成非本征输入偏移并将非本征输入偏移施加到接收器106的差分输入端子，如由计数值和偏移移位信号offset_shift所指示的那样。
83.图10c示出了根据其他实施例的由附图标记106b表示的接收器和由附图标记110b表示的偏移生成器的其他示例配置。接收器106b被配置为与时钟信号clk同步操作的采样锁存器。在所示实施例中，接收器106b包括pmos晶体管mp11、mp12、mp13、mp14、mp15、nmos晶体管mn11、mn12、mn13、mn14、mn15和mn16。
84.pmos晶体管mp11、nmos晶体管mn11、mn12、mn15和mn16被配置为与时钟信号clk同步地激活接收器106b的操作。pmos晶体管mp11具有提供有时钟信号clk的栅极和耦合到高侧电源线152的源极，在所述高侧电源线152上生成高侧电源电压vdd。pmos晶体管mp11被配置为响应于时钟信号clk的下拉而将高侧电源电压vdd提供到pmos晶体管mp12及mp13的共同连接的源极。nmos晶体管mn11具有被提供时钟信号clk的栅极、耦合到pmos晶体管mp12的漏极的漏极、以及耦合到低侧电源线154的源极，在低侧电源线154上生成低侧电源电压vss。nmos晶体管mn12具有提供有时钟信号clk的栅极、耦合到pmos晶体管mp14和nmos晶体管mn13的漏极的漏极、以及耦合到低侧电源线154的源极。nmos晶体管mn15具有提供有时钟信号clk的栅极、耦合到pmos晶体管mp15和nmos晶体管mn14的漏极的漏极、以及耦合到低侧电源线154的源极。nmos晶体管mn16具有提供有时钟信号clk的栅极、耦合到pmos晶体管mp13的漏极的漏极、以及耦合到低侧电源线154的源极。
85.pmos晶体管mp12、mp13、mp14、mp15、nmos晶体管mn13和mn14共同被配置为响应于提供给非反相输入端子in+和反相输入端子in-的差分输入信号，在输出端子out+和out-上生成一对输出信号。pmos晶体管mp12具有耦合到非反相输入端子in+的栅极，并且pmos晶体管mp13具有耦合到反相输入端子in-的栅极。pmos晶体管mp12和mp13的源极共同耦合到pmos晶体管mp11的漏极。pmos晶体管mp14、mp15以及nmos晶体管mn13和mn14共同被配置为
交叉耦合反相器。pmos晶体管mp14具有耦合到pmos晶体管mp12的漏极的源极和耦合到nmos晶体管mn13的漏极的漏极。pmos晶体管mp15具有耦合到pmos晶体管mp13的漏极的源极和耦合到nmos晶体管mn14的漏极的漏极。nmos晶体管mn13和mn14的源极共同耦合到低侧电源线154。pmos晶体管mp14和nmos晶体管mn13的栅极共同耦合到pmos晶体管mp15和nmos晶体管mn14的漏极。pmos晶体管mp15和nmos晶体管mn14的栅极共同耦合到pmos晶体管mp14和nmos晶体管mn13的漏极。pmos晶体管mp14和nmos晶体管mn13的漏极共同耦合到输出端子out-，并且pmos晶体管mp15和nmos晶体管mn14的漏极共同耦合到输出端子out+。输出信号在输出端子out+和out-上生成。在一个实现方式中，输出端子out+和out-可以耦合到输出缓冲器（未示出），该输出缓冲器被配置为生成对应于提供给非反相输入端子in+和反相输入端子in-的差分输入信号的单端信号。
86.在图10c所示的实施例中，偏移生成器110b包括可变电容器156和158以及控制器160。可变电容器156耦合在pmos晶体管mp12的漏极与低侧电源线154之间，并且可变电容器158耦合在pmos晶体管mp13的漏极与低侧电源线154之间。控制器160被配置为基于从计数器电路112（在图3中示出）接收的计数值和偏移移位信号offset_shift来控制可变电容器156和158的电容。图10c的偏移生成器110b被配置为控制可变电容器156和158的电容，并由此生成非本征输入偏移并将其施加到接收器106b的差分输入端子，如由从计数器电路112接收的计数值和偏移移位信号offset_shift所指示的那样。
87.图11示出了根据一个或多个实施例的计数器电路112的示例配置。在所示实施例中，计数器电路112被配置为两位计数器，其包括反相器162、or（或）门164、反相器166、and（与）门168、sr触发器170、and门172、d触发器174、176、反相器178、180、和and门182。
88.反相器162、or门164、反相器166、and门168、sr触发器170、and门172被共同配置为门控电路，其基于接收器106的输出、校准模式信号cal_mode和由计数器电路112保持的计数值来提供校准时钟信号clk_cal的门控。反相器162被配置为接收接收器106的输出。or门164具有耦合到反相器162的输出的第一输入和耦合到d触发器176的数据输出q的第二输入。注意，当由计数器电路112保持的计数值高于或等于“2”时，d触发器176的数据输出q被设置为“h”。反相器166具有接收校准模式信号cal_mode的输入和耦合到sr触发器170的设置输入s的输出。and门168具有耦合到or门164的输出的第一输入、接收校准模式信号cal_mode的第二输入，以及耦合到sr触发器170的复位输入r的输出。sr触发器170的数据输出q耦合到and门172的第一输入，并且还耦合到and门182的第一输入。and门172被配置为提供校准时钟信号clk_cal的门控。and门172被配置为响应于sr触发器170的数据输出q被设定为“h”而将校准时钟信号clk_cal提供到d触发器174。
89.d触发器174、176以及反相器178和180共同被配置为与通过and门172接收的校准时钟信号clk_cal同步地执行两位计数器操作。d触发器174具有耦合到and门172的输出的时钟输入ck、耦合到反相器178的输入的数据输出q、以及耦合到反相器178的输出的数据输入d。d触发器176具有耦合到反相器178的输出的时钟输入ck、耦合到反相器180的输入的数据输出q、以及耦合到反相器180的输出的数据输入d。d触发器174的数据输出q用作两位计数值的较低位（由图11中的“计数[0]”指示），并且d触发器176的数据输出q用作两位计数值的较高位（由图11中的“计数[1]”指示）。d触发器174和176还具有被配置为接收校准模式信号cal_mode的复位输入rb。
[0090]
and门182具有耦合到sr触发器170的数据输出q的第一输入、接收校准模式信号cal_mode的第二输入。and门182的输出信号用作偏移移位信号offset_shift。
[0091]
图11的计数器电路112被配置为响应于校准模式信号cal_mode被设置为“h”（或被激活）而开始计数，并且响应于接收器106的输出从“h”到“l”的改变并且还响应于计数值达到“2”而停止计数。更具体地，当集成电路100未被置于校准模式时，d触发器174和176响应于校准模式信号cal_mode被设置为“l”（或去激活）而被复位，以将计数值复位至“0”。同时，响应于校准模式信号cal_mode被设置为“l”，设置sr触发器170，以允许将校准时钟信号clk_cal提供给d触发器174。当校准模式信号cal_mode然后被设置为“h”（或被激活）以将集成电路100置于校准模式时，计数器电路112响应于d触发器174和176的复位输入被设置为“h”而开始对计数值进行计数。计数器电路112继续对计数值进行计数，直到sr触发器170响应于接收器106的输出被设置为“1”或计数值达到“2”而被复位。应注意，sr触发器170的复位停止将校准时钟信号clk_cal提供到d触发器174。
[0092]
在下文中，针对以下三种情况（还参见图12），给出包括图11中所示的计数器电路112的集成电路100的示例操作的描述。
[0093]
情况#1）接收器106的固有偏移电压是低于-vcal的va。
[0094]
情况#2）接收器106的固有偏移电压是在-vcal与+vcal之间的vb。
[0095]
情况#3）接收器106的固有偏移电压是高于+vcal的vc。
[0096]
注意，-vcal和+vcal是在校准模式中使用的计数值“0”和“1”的第一非本征偏移电压，如图7a所示。
[0097]
图13a、图13b、图13c和图14示出了根据一个或多个实施例的针对情况#1的集成电路100的示例操作。图13a示出了校准之前接收器106的示例输出。在所示实施例中，校准之前的接收器106被配置为当到接收器106的输入电压越过低于0v的电压va时，在“l”和“h”之间改变输出。在校准过程开始时，如图14所示，计数器电路112响应于校准模式信号cal_mode被设置为“h”而开始向上计数。在向上计数期间，偏移生成器110响应于计数值的向上计数而连续地改变施加到接收器106的差分输入端子的非本征输入偏移，从而改变接收器106的输出从“h”改变为“l”的输入电压，如图13b所示。由于接收器106的差分输入端子响应于校准模式信号cal_mode被设置为“h”而被短路开关电路sw3短路，因此接收器106的输出针对0v的输入电压被测量。如图14所示，对于计数值“0”和“1”，接收器106的输出是“h”，并且因此计数器电路112的计数值达到“2”，而接收器106的输出不会从“h”改变为“l”。因此，作为校准过程的结果，计数器电路112的计数值被设置为“2”。在校准过程之后，偏移生成器110生成对应于计数值为“2”的非本征输入偏移并将其施加到接收器106的差分输入端子。图13c示出了在校准过程之后接收器106的示例输出。由于接收器106的结果输入偏移是接收器106的固有输入偏移与由偏移生成器110生成的非本征输入偏移之和，因此校准过程至少部分地消除接收器106的固有输入偏移。
[0098]
图15a、图15b、图15c和图16示出了根据一个或多个实施例的针对情况#2的集成电路100的示例操作。图15a示出了校准之前接收器106的示例输出。在所示实施例中，校准之前的接收器106被配置为当到接收器106的输入电压越过电压vb（其相对接近0v）时，在“l”和“h”之间改变输出。在校准过程开始时，如图16所示，计数器电路112响应于校准模式信号cal_mode被设置为“h”而开始向上计数。在向上计数期间，偏移生成器110响应于计数值的
向上计数而连续地改变非本征输入偏移，从而改变接收器106的输出从“h”改变为“l”的输入电压，如图15b所示。如图16所示，对于计数值“0”，接收器106的输出最初是“h”。接收器106的输出响应于计数值被向上计数到“1”而从“h”改变为“l”。因此，作为校准过程的结果，计数器电路112的计数值被设置为“1”。在校准过程之后，偏移生成器110生成对应于计数值为“1”的非本征输入偏移并将其施加到接收器106的差分输入端子。图15c示出了在校准过程之后接收器106的示例输出，其至少部分地消除了接收器106的固有输入偏移。
[0099]
图17a、图17b、图17c和图18示出了根据一个或多个实施例的针对情况#3的集成电路100的示例操作。图17a示出了校准之前接收器106的示例输出。在所示实施例中，接收器106被配置为当到接收器106的输入电压越过高于0v的电压vc时，在“l”和“h”之间改变输出。在校准过程开始时，如图18所示，计数器电路112响应于校准模式信号cal_mode被设置为“h”而开始向上计数。如图17b所示，对于计数值“0”，接收器106的输出为“l”，并且因此作为校准过程的结果，计数器电路112的计数值被设置为“0”。在校准过程之后，偏移生成器110生成对应于计数值为“0”的非本征输入偏移并将其施加到接收器106的差分输入端子。图17c示出了在校准过程之后接收器106的示例输出，其至少部分地消除了接收器106的固有输入偏移。
[0100]
如这样讨论的，校准过程利用va、vb和vc的固有输入偏移来有效地校准接收器106中的任何。图19示出了根据一个或多个实施例的在校准过程之前和之后的接收器106的输入偏移的示例分布。通过蒙特卡洛（monte carlo）模拟获得所示的分布。蒙特卡罗模拟已经证明校准过程有效地将接收器106的结果输入偏移的范围缩小到0v附近。
[0101]
图20示出了根据一个或多个实施例的上述集成电路100的示例使用。在所示实施例中，集成电路100集成在显示驱动器200中，显示驱动器200被配置为基于从控制器400接收的图像数据来驱动显示面板300。可以根据mipi d-phy协议或mipi c-phy协议将图像数据发射到显示驱动器200。显示驱动器200包括接口（i/f）电路210、图像处理电路220和驱动电路230。接口电路210包含上述实施例中描述的集成电路100，以利用接收器106（图1中所示）从控制器400接收图像数据。接收器106的输出包括图像数据，并且驱动电路230被配置为基于接收器106的输出来更新显示面板300。
[0102]
在一个实现方式中，接口电路210可以被配置为将图像数据转发到图像处理电路220。在其他实施例中，接口电路210可以被配置为处理图像数据并将经处理的图像数据转发到图像处理电路220。图像处理电路220可以被配置为将一个或多个期望的图像处理（例如，伽马变换、颜调整、缩放、子像素渲染和其他图像处理）应用于图像数据，并将经处理的图像数据提供给驱动电路230。驱动电路230可以被配置为基于从图像处理电路220接收的经处理的图像数据来更新显示面板300。在一个实现方式中，驱动电路230可以被配置为基于经处理的图像数据来驱动显示面板300的源极线（其可以被称为数据线），以显示与图像数据相对应的图像。
[0103]
图21的方法2100示出了用于操作集成电路（例如，图1和图3中所示的集成电路100）的步骤。应注意，图21中所说明的步骤中的一个或多个可省略、重复和/或以与图21中所示的顺序不同的顺序执行。还应注意，可以同时实现两个或更多个步骤。
[0104]
方法2100包括在步骤2102处，由输入开关电路（例如，图1和2a中所示的输入开关电路104）基于通信协议（利用该通信协议将传输信号发射到多个信号输入）来切换多个信
号输入（例如，信号输入102）与接收器（例如，接收器106）的差分输入端子之间的电连接。方法2100还包括在步骤2104处，在校准过程中，由输入开关电路将多个信号输入与接收器的差分输入端子电断开。方法2100还包括在步骤2106处，在校准过程中校准接收器的差分输入端子之间的输入偏移。接收器的差分输入端子可能在校准过程期间短路。
[0105]
虽然已经描述了许多实施例，但是受益于本公开的本领域技术人员将理解，可以设计出不脱离范围的其他实施例。因此，本发明的范围应仅由所附权利要求书限制。

技术特征：

1.一种集成电路，包括：多个信号输入；接收器，所述接收器包括差分输入端子；校准电路，所述校准电路被配置为响应于所述集成电路被置于校准模式而校准所述接收器的所述差分输入端子之间的输入偏移；以及输入开关电路，所述输入开关电路被配置为：响应于所述集成电路被置于与所述校准模式不同的模式，切换所述多个信号输入和所述接收器的所述差分输入端子之间的电连接，以及响应于所述集成电路被置于所述校准模式，将所述多个信号输入与所述接收器的所述差分输入端子电断开。2.根据权利要求1所述的集成电路，还包括：短路开关电路，所述短路开关电路被配置为在所述校准模式下使所述接收器的所述差分输入端子短路。3.根据权利要求2所述的集成电路，其中使所述接收器的所述差分输入端子短路包括使所述接收器的所述差分输入端子短路到接地电压。4.根据权利要求2所述的集成电路，其中使所述接收器的所述差分输入端子短路包括使所述接收器的所述差分输入端子短路到共模电压。5.根据权利要求1所述的集成电路，其中切换所述多个信号输入与所述接收器的所述差分输入端子之间的所述电连接包括：基于通信协议将所述多个信号输入中的两个电连接到所述接收器的所述差分输入端子，利用所述通信协议将传输信号发射到所述多个信号输入。6.根据权利要求1所述的集成电路，其中切换所述多个信号输入与所述接收器的所述差分输入端子之间的所述电连接包括：将所述多个信号输入中的两个的第一组合电连接到所述接收器的所述差分输入端子，以根据第一协议实现数据传输；以及将所述多个信号输入中的两个的第二组合电连接到所述接收器的所述差分输入端子，以实现根据第二协议的数据传输，所述第二组合不同于所述第一组合。7.根据权利要求6所述的集成电路，其中所述第一协议是移动行业处理器接口mipi d-phy协议，并且所述第二协议是mipi c-phy协议。8.根据权利要求1所述的集成电路，其中所述校准电路包括：计数器电路，所述计数器电路被配置为基于所述接收器的输出来确定所述校准模式中的最优计数值；以及偏移生成器，所述偏移生成器被配置为基于所述最优计数值来调整所述接收器的所述差分输入端子之间的输入偏移。9.根据权利要求8所述的集成电路，其中调整所述接收器的所述差分输入端子之间的所述输入偏移包括：基于所述计数器电路的所述最优计数值来选择多个非本征输入偏移中的一个；以及将所述多个非本征输入偏移中的所选择的一个施加到所述接收器的所述差分输入端子。
10.根据权利要求9所述的集成电路，其中所述多个非本征输入偏移以相等增量定义。11.根据权利要求8所述的集成电路，其中所述计数器电路还被配置为：响应于所述集成电路被置于所述校准模式，开始对计数值进行计数；以及响应于所述接收器的所述输出的改变而停止对所述计数值进行计数，其中确定所述最优计数值包括：将所述最优计数值确定为由所述计数器电路在所述计数停止时保持的所述计数值。12.根据权利要求8所述的集成电路，其中所述偏移生成器被配置为：响应于所述计数器电路的计数值在所述校准模式中被向上计数或倒计数，顺序地选择多个第一非本征输入偏移；以及将所选择的第一非本征输入偏移顺序地施加到所述接收器的所述差分输入端子，其中所述计数器电路被配置为：响应于所述接收器的所述输出的改变而停止对所述计数值进行计数；以及将所述最优计数值确定为由所述计数器电路在所述计数停止时保持的所述计数值。13.根据权利要求12所述的集成电路，其中调整所述接收器的所述差分输入端子之间的所述输入偏移包括：基于所述最优计数值选择多个第二非本征输入偏移中的一个；以及将所述多个第二非本征输入偏移中的所选择的一个施加到所述接收器的所述差分输入端子，其中所述多个第二非本征输入偏移中的每一个是通过将所述多个第一非本征输入偏移中的对应的一个移位了预定移位量来定义的。14.根据权利要求13所述的集成电路，其中所述多个第一非本征输入偏移以相等增量定义。15.一种显示驱动器，包括：接口电路，包括：多个信号输入；接收器，所述接收器包括差分输入端子；校准电路，所述校准电路被配置为响应于所述显示驱动器被置于校准模式而校准所述接收器的所述差分输入端子的输入偏移；输入开关电路，所述输入开关电路被配置为：响应于所述显示驱动器被置于与所述校准模式不同的模式，切换所述多个信号输入和所述接收器的所述差分输入端子之间的电连接，以及响应于所述显示驱动器被置于所述校准模式，将所述多个信号输入与所述接收器的所述差分输入端子电断开；以及驱动电路，所述驱动电路被配置为基于所述接收器的输出来更新显示面板。16.根据权利要求15所述的显示驱动器，还包括：短路开关电路，所述短路开关电路被配置为在所述校准模式下使所述接收器的所述差分输入端子短路。17.根据权利要求15所述的显示驱动器，其中切换所述多个信号输入与所述接收器的所述差分输入端子之间的所述电连接包括：
将所述多个信号输入中的两个的第一组合电连接到所述接收器的所述差分输入端子，以根据第一协议实现数据传输；以及将所述多个信号输入中的两个的第二组合电连接到所述接收器的所述差分输入端子，以实现根据第二协议的数据传输，所述第二组合不同于所述第一组合。18.一种方法，包括：由输入开关电路基于通信协议来切换多个信号输入与接收器的差分输入端子之间的电连接，利用所述通信协议将传输信号发射到所述多个信号输入；在校准过程中，由所述输入开关电路将所述多个信号输入与所述接收器的所述差分输入端子电断开；以及在所述校准过程中校准所述接收器的所述差分输入端子之间的输入偏移。19.根据权利要求18所述的方法，还包括：在所述校准过程中使所述接收器的所述差分输入端子短路。20.根据权利要求18所述的方法，其中切换所述多个信号输入与所述接收器的所述差分输入端子之间的所述电连接包括：将所述多个信号输入中的两个的第一组合电连接到所述接收器的所述差分输入端子，以根据第一协议实现数据传输；以及将所述多个信号输入中的两个的第二组合电连接到所述接收器的所述差分输入端子，以实现根据第二协议的数据传输，所述第二组合不同于所述第一组合。21.根据权利要求18所述的方法，其中校准所述接收器的所述差分输入端子之间的所述输入偏移包括：对计数值进行向上计数或倒计数；基于所述计数值改变所述接收器的所述差分输入端子之间的所述输入偏移；响应于所述接收器的输出的改变而确定最优计数值；以及基于所述最优计数值调整所述接收器的所述差分输入端子之间的所述输入偏移。

技术总结

集成电路包括多个信号输入、接收器、校准电路和输入开关电路。接收器包括差分输入端子。校准电路被配置为响应于集成电路被置于校准模式而校准接收器的差分输入端子之间的输入偏移。输入开关电路被配置为响应于集成电路被置于与校准模式不同的模式而切换多个信号输入和接收器的差分输入端子之间的电连接。输入开关电路还被配置为响应于集成电路被置于校准模式而将多个信号输入与接收器的差分输入端子电断开。入端子电断开。入端子电断开。