一种新型架构的FPGA验证平台的制作方法

阅读：评论：0

一种新型架构的fpga验证平台
技术领域
1.本发明涉及集成电路设计验证领域，具体涉及一种新型架构的fpga验证平台。

背景技术：

2.随着集成电路的发展，集成电路规模日益增大，系统功能模块越来越复杂，庞大的设计规模以及复杂的功能使得设计必须更加严谨规范，细小的错误都有可能导致流片的失败，投放的周期变长，因此集成电路的测试验证变得至关重要。
3.基于纯软件和动态仿真技术和形式验证技术存在其固有的局限性，这就决定了有一些芯片设计的错误是不会被动态功能仿真发现的，因为仿真的速度不能与实际芯片工作的速度相提并论，而fpga系统则可以满足这一要求。
4.因此相对于软件仿真，基于fpga的原型验证系统不仅能加快asic等设计的开发，缩短了研发周期，降低了asic应用系统的开发成本，而且具有仿真速度快，允许设计者再平台上进行真实操作等优点，提高了芯片的流片成功率。
5.在fpga原型验证领域，当单板的fpga的逻辑门的容量达不到用户的逻辑需求时，我们就需要将多个fpga板连接起来。fpga可以通过相互之间的管脚连接实现信号的互相传递，但考虑到复杂的soc/asic设计，需要多层板的fpga协同完成，因此对时钟源的同步就产生了一定需求。
6.同时现有的fpga原型验证装置，功能模块大多集成在一个平面板上，占用面积大，迭代维护麻烦。

技术实现要素：

7.为解决现有技术的不足，本发明的目的在于提供一种占用面积小，迭代维护便利的新型架构的fpga验证平台。
8.为了实现上述目标，本发明采用如下的技术方案：一种新型架构的fpga验证平台，包括主fpga原型验证板和四块从fpga原型验证板，四块从fpga原型验证板分别与主fpga原型验证板连接，所述主fpga原型验证板包括一块主控fpga芯片c4、一个jtag接口、一个pcie接口、一块flash和21个fmc接口，所述pcie接口、jtag接口和flash均与主控fpga芯片c4连接，所述flash用于存放配置好的验证代码，从flash里写入到分控制器c1，从而对fpga里的代码进行验证，所述从fpga原型验证板包括一块控制fpga芯片c1、一块fpga芯片vu440和9个fmc接口，所述控制fpga芯片c1与fpga芯片vu440连接，所述fpga芯片vu440用于存放待测试的代码。
9.作为本发明的进一步优选，将主fpga原型验证板上的21个所述fmc接口平均分成4组，且每组包括5个fmc接口，每组所述fmc接口均与主控fpga芯片c4连接，剩余一个fmc接口与主控fpga芯片c4连接，用于后续升级迭代时，与更高规格的主控板连接。
10.作为本发明的进一步优选，所述主fpga原型验证板上的主控fpga芯片c4通过fmc接口将其生成的生成时钟，并将时钟信号、系统总线数据传输到4块从fpga原型验证板。
11.作为本发明的进一步优选，所述主fpga原型验证板上的pcie接口与服务器连接，用于连接服务器与硬件系统，将已配置好的fpga连接到服务器上。
12.作为本发明的进一步优选，所述主fpga原型验证板上的jtag接口通过下载器与服务器连接，用于将rtl设计在软件中进行逻辑综合、布局布线等一系列流程后所生成比特流文件下载到fpga中。
13.作为本发明的进一步优选，所述从fpga原型验证板包括顶面和底面，从fpga原型验证板上的5个所述fmc接口设置于顶面，剩余4个所述fmc接口设置于底面，设置于顶面的5个所述fmc接口用于与主fpga原型验证板上对应的fmc接口连接，设置于底面的4个所述fmc接口用于与外部子卡连接。
14.本发明的有益之处在于：本发明通过将四个从fpga原型验证板与主fpga原型验证板连接，形成板卡堆叠结构，既可以实现时钟的同步，避免时钟误差，还能够在迭代维护时，通过flash自动将配置好的验证代码烧写进去，减少jtag烧写，优化迭代步骤，提高工作效率。
15.其次，从fpga原型验证板可以分别给多用户进行使用，在验证容量较大的设计时，可以将其分割开，生成多个网表，然后分别存放到从fpga原型验证板上进行验证，在验证结束后，将所有结果打包到一起；对于容量较小的设计，可以在单独一块从fpga原型验证板上进行验证，其他三块从fpga原型验证板可以同时对其他的设计进行验证，互不干涉，这样的设计，具有更高的灵活性和可能性。
16.另外，通过主fpga原型验证板上单独一个fmc接口，可以将原有的主fpga原型验证板当作新的从fpga原型验证板与新设计的主fpga原型验证板连接，用以验证容量更加大的设计，同时还能保证时钟的同步性。
附图说明
17.图1是本发明主fpga原型验证板的结构示意图；图2是本发明从fpga原型验证板的结构示意图；图3是本发明主fpga原型验证板与从fpga原型验证板的连接结构示意图。
具体实施方式
18.以下结合附图和具体实施例对本发明作具体的介绍。
19.实施例一：根据图1，主fpga原型验证板包括一块主控fpga芯片c4、一个jtag接口、一个pcie接口、一块flash和21个fmc接口， pcie接口、jtag接口和flash均与主控fpga芯片c4连接。
20.主fpga原型验证板上的主控fpga芯片c4通过fmc接口将其生成的生成时钟，并将时钟信号、系统总线数据传输到4块从fpga原型验证板。
21.主fpga原型验证板上的pcie接口与服务器连接，用于连接服务器与硬件系统，将已配置好的fpga连接到服务器上。
22.主fpga原型验证板上的jtag接口通过下载器与服务器连接，用于将rtl设计在软件中进行逻辑综合、布局布线等一系列流程后所生成比特流文件下载到fpga中。
23.flash用于存放配置好的验证代码，从flash里写入到分控制器c1，从而对fpga里
的代码进行验证，在每次机器上电时，flash可以自动将配置好的验证代码烧写到主控fpga芯片c4中，减少jtag烧写，简化迭代步骤，减少验证时间，提高效率。
24.将主fpga原型验证板上的21个fmc接口平均分成4组，且每组包括5个fmc接口，每组fmc接口均与主控fpga芯片c4连接；剩余一个fmc接口与主控fpga芯片c4连接，用于后续升级迭代时，将原有的验证平台当做新的从fpga原型验证板连接到更高规格的总控板上。
25.实施例二：根据图2，所述从fpga原型验证板包括一块控制fpga芯片c1、一块fpga芯片vu440和9个fmc接口，所述控制fpga芯片c1与fpga芯片vu440连接，所述fpga芯片vu440用于存放待测试的代码。
26.所述从fpga原型验证板包括顶面和底面，从fpga原型验证板上9个fmc接口分别为tj1、tj2、tj3、tj4、tj5、bj1、bj2、bj3和bj4，其中tj1、tj2、tj3、tj4和tj5设置于从fpga原型验证板的顶面；tj1、tj2、tj3和tj4与fpga芯片vu440连接；tj5分别与控制fpga芯片c1、一块fpga芯片vu440连接，tj1、tj2、tj3、 tj4和tj5用于与主fpga原型验证板连接；bj1、bj2、bj3和bj4设置于从fpga原型验证板的底面，bj1、bj2、bj3和bj4与fpga芯片vu440连接，用于连接测试用的子卡。
27.从fpga原型验证板上的5个所述fmc接口设置于顶面，剩余4个所述fmc接口设置于底面，设置于顶面的5个所述fmc接口用于与主fpga原型验证板上的fmc接口连接，设置于底面的4个所述fmc接口用于与外部子卡连接。
28.实施例三：根据图3，将4个从fpga原型验证板分别通过各自顶面的fmc接口tj1、tj2、tj3、 tj4和tj5与主fpga原型验证板上对应的4组fmc接口连接，形成fpga验证平台。
29.本发明的有益之处在于：本发明通过将四个从fpga原型验证板与主fpga原型验证板连接，形成板卡堆叠结构，既可以实现时钟的同步，避免时钟误差，还能够在迭代维护时，通过flash自动将配置好的验证代码烧写进去，减少jtag烧写，优化迭代步骤，提高工作效率。
30.其次，从fpga原型验证板可以分别给多用户进行使用，在验证容量较大的设计时，可以将其分割开，生成多个网表，然后分别存放到从fpga原型验证板上进行验证，在验证结束后，将所有结果打包到一起；对于容量较小的设计，可以在单独一块从fpga原型验证板上进行验证，其他三块从fpga原型验证板可以同时对其他的设计进行验证，互不干涉，这样的设计，具有更高的灵活性和可能性。
31.另外，通过主fpga原型验证板上单独一个fmc接口，可以将原有的主fpga原型验证板当作新的从fpga原型验证板与新设计的主fpga原型验证板连接，用以验证容量更加大的设计，同时还能保证时钟的同步性。
32.以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解，上述实施例不以任何形式限制本发明，凡采用等同替换或等效变换的方式所获得的技术方案，均落在本发明的保护范围内。

技术特征：

1.一种新型架构的fpga验证平台，其特征在于，包括主fpga原型验证板和四块从fpga原型验证板，所述主fpga原型验证板包括一块主控fpga芯片c4、一个jtag接口、一个pcie接口、一块flash和21个fmc接口，所述pcie接口、jtag接口和flash均与主控fpga芯片c4连接，所述从fpga原型验证板包括一块控制fpga芯片c1、一块fpga芯片vu440和9个fmc接口，所述控制fpga芯片c1与fpga芯片vu440连接，所述fpga芯片vu440用于存放待测试的代码。2.根据权利要求1所述的一种新型架构的fpga验证平台，其特征在于，将主fpga原型验证板上的21个所述fmc接口平均分成4组，且每组包括5个fmc接口，每组所述fmc接口均与主控fpga芯片c4连接；剩余一个fmc接口与主控fpga芯片c4连接，用于后续升级迭代时，与高规格的主控板连接。3.根据权利要求1所述的一种新型架构的fpga验证平台，其特征在于，所述主fpga原型验证板上的主控fpga芯片c4通过fmc接口将其生成的生成时钟，并将时钟信号、系统总线数据传输到4块从fpga原型验证板。4.根据权利要求1所述的一种新型架构的fpga验证平台，其特征在于，所述主fpga原型验证板上的pcie接口与服务器连接。5.根据权利要求1所述的一种新型架构的fpga验证平台，其特征在于，所述主fpga原型验证板上的jtag接口通过下载器与服务器连接。6.根据权利要求1所述的一种新型架构的fpga验证平台，其特征在于，所述从fpga原型验证板包括顶面和底面，从fpga原型验证板上的5个所述fmc接口设置于顶面，剩余4个所述fmc接口设置于底面，设置于顶面的5个所述fmc接口用于与主fpga原型验证板上对应的fmc接口连接，设置于底面的4个所述fmc接口用于与外部子卡连接。

技术总结

本发明公开了一种新型架构的FPGA验证平台，包括主FPGA原型验证板和四块从FPGA原型验证板，四块从FPGA原型验证板分别与主FPGA原型验证板连接，主FPGA原型验证板包括一块主控FPGA芯片C4、一个JTAG接口、一个PCIE接口、一块flash和21个FMC接口，从FPGA原型验证板包括一块控制FPGA芯片C1、一块FPGA芯片VU440和9个FMC接口，相比现有技术，本发明通过将四块从FPGA原型验证板与主FPGA原型验证板连接，实现堆叠结构，实现时钟的同步，还能够在迭代维护时，通过flash自动将配置好的验证代码烧写进去，减少JTAG烧写，优化迭代步骤，提高工作效率。率。率。