一种双基岛封装器件的制作方法

阅读：评论：0

1.本实用新型主要涉及集成电路封装技术领域，具体涉及一种双基岛封装器件。

背景技术：

2.在集成电路封装技术中，多采用合封技术减少器件的体积，目前两个芯片的合封技术，采用单基岛框架或者双基岛框架进行合封，在单基岛框架上，将两个芯片封装在一个基岛上，芯片之间的爬电距离小，不能形成良好的电气隔离，从而导致器件的可靠性差。而双基岛框架中，为了达到良好的电气隔离，将单基岛分割形成两个基岛，这种实施方式在尺寸固定的情况下，器件的散热面积会减少，导致器件内部温度升高，同时增大了两个芯片之间的温差，进而会影响器件的使用寿命。

技术实现要素：

3.本实用新型的目的在于克服现有技术的不足，本实用新型提供了一种双基岛封装器件，所述封装器件通过在主基岛上设置次级基岛，提高了芯片之间的电气隔绝性能，降低了漏电风险，同时这种封装器件的散热面积比现有技术的散热面积有所提升，提高了器件的散热效果，同时会减少高功率芯片和控制芯片之间的温差，延长了器件的使用寿命。
4.本实用新型提供了一种双基岛封装器件，所述双基岛封装器件包括主基岛、次级基岛、高功率芯片和控制芯片，所述次级基岛和所述高功率芯片相互独立分布在所述主基岛顶面上，所述控制芯片位于所述次级基岛顶面上；
5.所述次级基岛包括第一金属镀层和绝缘基板，所述第一金属镀层覆盖在所述绝缘基板的顶面；
6.所述主基岛为金属基板，所述控制芯片固定在所述次级基岛的第一金属镀层上。
7.进一步的，所述次级基岛的正投影面积为s1，所述控制芯片的正投影面积为s2，所述s1和所述s2的约束关系为：1.5＊s2≤s1≤3＊s2。
8.进一步的，所述控制芯片和所述次级基岛配合连接后的高度为h1，所述高功率芯片的高度为h2，所述h1和所述h2之间的约束关系为：h1≤h2。
9.进一步的，所述次级基岛还包括第二金属镀层，所述第二金属镀层覆盖在所述绝缘基板底面上。
10.进一步的，所述第一金属镀层和所述第二金属镀层为镀铜层。
11.进一步的，所述次级基岛基于粘胶固定在所述主基岛上，或所述次级基岛焊接固定在所述主基岛上。
12.进一步的，所述主基岛四周设置有若干个连接引脚；
13.所述若干个连接引脚基于连接焊线与所述控制芯片的顶面电极电性连接。
14.进一步的，所述若干个连接引脚基于连接焊线与所述高功率芯片的顶面电极电性连接。
15.进一步的，所述控制芯片包括第一电极、第二电极和第三电极，所述第一电极和所
述第二电极为顶面电极，所述第三电极为底面电极；
16.或所述第一电极、所述第二电极和所述第三电极为顶面电极。
17.进一步的，所述高功率芯片包括第四电极、第五电极和第六电极，所述第四电极、第五电极和第六电极为顶面电极。
18.进一步的，所述控制芯片基于导电胶固定在所述次级基岛顶面上；
19.或所述控制芯片基于胶浆固定在所述次级基岛顶面上。
20.进一步的，所述第五电极基于连接焊线与所述第一金属镀层电性连接。
21.进一步的，所述第六电极基于连接焊线与所述主基岛的顶面电性连接。
22.本实用新型提供了一种双基岛封装器件，所述封装器件通过在主基岛上设置绝缘基板形成的次级基岛，提高了芯片之间的电气隔绝性能，降低了漏电风险，同时将主基岛的顶面作为散热面，使得封装器件的散热面积有所提升，从而使得器件的散热效果有所提高，降低器件上高功率芯片和控制芯片间的温度，此外，使得高功率芯片和控制芯片的温差减小，从而提高器件的可靠性，延长了器件的使用寿命。
附图说明
23.为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见的，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
24.图1是本实用新型实施例一中的双基岛框架结构示意图；
25.图2是本实用新型实施例一中的双基岛封装器件结构俯视图；
26.图3是本实用新型实施例一中控制芯片结构示意图；
27.图4是本实用新型实施例二中的双基岛器件封装结构示意图。
具体实施方式
28.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。
29.实施例一：
30.图1示出了本实用新型实施例中双基岛封器件结构示意图，图2示出了本实用新型实施例中双基岛封器件结构俯视图，所述双基岛框架包括主基岛1、次级基岛2、高功率芯片4和控制芯片5，所述高功率芯片4和所述次级基岛2相互独立分布在所述主基岛1顶面的不同位置上，所述控制芯片5固定在所述次级基岛2顶面上，控制芯片5位于所述次级基岛2顶面上。
31.进一步的，所述高功率芯片4的运行功率高于所述控制芯片5的运行功率，所述高功率芯片4的尺寸大，运行功率高，所述控制芯片5的尺寸较小，运行功率低，将所述控制芯片5与所述高功率芯片4以共源共栅级联结构连接封装，可以通过所述控制芯片5驱动和控制所述高功率芯片4的运行。
32.进一步的，所述高功率芯片4可以为但不限于氮化镓(gan)芯片，所述控制芯片5可以为但不限于硅(si)mos芯片。
33.进一步的，所述次级基岛2的正投影面积为s1，所述控制芯片5的正投影面积为s2，所述s1和所述s2的约束关系为：1.5＊s2≤s1≤3＊s2。调整所述次级基岛2的面积大小，可以适应不同尺寸的控制芯片5。
34.具体的，所述控制芯片5和所述次级基岛2配合连接后的高度为h1，所述高功率芯片4的高度为h2，所述h1和所述h2之间的约束关系为：h1≤h2。所述控制芯片5的高度低于所述高功率芯片4的高度，可以减少所述高功率芯片4与所述控制芯片5之间的焊线操作难度，同时避免所述封装器件的整体厚度过大。
35.具体的，图3示出了本实用新型实施例中次级基岛结构示意图，所述次级基岛2包括绝缘基板22，所述绝缘基板22可以为陶瓷基板，所述绝缘基板22也可以为玻璃基板，所述次级基岛2固定在所述主基岛1表面上，所述次级基岛2为绝缘材质，可以达到电气隔离的作用，降低了漏电风险。
36.具体的，所述次级基岛2包括第一金属镀层21、绝缘基板22和第二金属镀层23，绝缘基板22可以为陶瓷基板，绝缘基板22也可以为玻璃基板，达到电气隔离的作用。
37.具体的，所述次级基岛2为双面覆铜基板，所述次级基岛2的顶面上覆盖镀铜层形成所述第一金属镀层21，所述次级基岛2的底面上覆盖镀铜层形成第二金属镀层23。
38.进一步的，所述第一金属镀层21便于与芯片电极电性连接，增加器件的散热面积。
39.具体的，所述主基岛1为金属基板，所述第二金属镀层23和所述主基岛1顶面接触，便于导热，减少所述高功率芯片4和控制芯片5之间的温差。
40.具体的，所述次级基岛2通过粘胶固定在所述主基岛1上，所述粘胶可以为pes类热熔胶膜、或者po类热熔胶膜、或者环氧树脂粘胶等等。
41.进一步的，所述次级基岛2还可以通过焊接固定在所述主基岛1上，使得所述次级基岛2和主基岛1的连接更加稳定。
42.具体的，所述高功率芯片4为水平结构芯片，所述高功率芯片4的顶面电极基于连接线与所述主基岛1电性连接。
43.具体的，所述控制芯片5为垂直芯片，所述控制芯片5可以通过导电胶粘贴固定在所述次级基岛2的顶面上，所述控制芯片5的底面电极可以基于所述导电胶与所述第一金属镀层21电性连接。
44.进一步的，所述控制芯片5可以为水平结构芯片，所述控制芯片5基于胶浆连接固定在所述第一金属镀层21上。
45.进一步的，所述控制芯片5的顶面电极基于连接焊线与所述第一金属镀层21电性连接，或者所述控制芯片5的顶面电极基于连接焊线与所述高功率芯片4的顶面电极连接。
46.具体的，所述封装器件还包括若干个连接引脚3，所述连接引脚3包括第一引脚31、第二引脚32、第三引脚33和第四引脚34，所述第一引脚31、第二引脚32、第三引脚33和第四引脚34基于连接焊线与所述控制芯片5的顶面电极电性连接。
47.进一步的，根据器件的结构设计，可以调整所述封装器件的连接引脚个数。
48.具体的，所述次级基岛2连接在所述主基岛1上，在所述封装器件工作时，高功率芯片的功率高于控制芯片的功率，通过设置次级基岛，从而使得所述高功率芯片4和所述控制
芯片5之间温度接近，减少器件内部温差，提高器件的可靠性。
49.进一步的，根据器件实际运行温度需求，可以通过调整所述次级基岛2的厚度进行高功率芯片4和控制芯片5温差的调控。
50.具体的，所述控制芯片5包括第一电极51、第二电极52和第三电极53，所述第一电极51与所述第二电极52设置在所述控制芯片5的顶面上，所述第三电极53设置在所述控制芯片5的底面上。
51.具体的，所述第一电极51基于连接焊线与所述第一引脚31连接，所述第二电极52基于连接焊线与所述第二引脚32、所述第三引脚33和所述第四引脚34连接。所述第三电极53基于所述导电胶与所述次级基岛2顶面的第一金属镀层21电性连接。
52.具体的，所述高功率芯片4包括第四电极41、第五电极42和第六电极43，所述第五电极42、所述第四电极41和所述第六电极43设置在所述高功率芯片4的顶面上，所述第四电极41基于连接焊线与所述次级基岛2的第一金属镀层21连接；所述第五电极42基于连接焊线与所述第一电极51连接，所述第六电极43基于连接焊线与所述主基岛1电性连接。
53.进一步的，所述第六电极43与所述主基岛1电性连接，通过所述主基岛1直接接入外部电路中。
54.进一步的，所述主基岛1与所述高功率芯片4的第一电极43连接，所述器件可以减少连接引脚的设置，在所述封装器件尺寸固定的情况下，可以增加主基岛1的尺寸，从而提高了器件的散热面积，保证器件的散热效率，保证器件的使用寿命。
55.具体的，所述第四电极41通过所述次级基岛2顶面的第一金属镀层21与所述第三电极53连接，所述第五电极42通过所述第一电极51与所述第一引脚31连接。
56.进一步的，所述连接引脚3便于所述封装器件连接其它器件以及接入外部电路中，所述第六电极43与所述主基岛1的顶面连接，所述主基岛1的底部便于所述封装器件接入外部电路中。
57.具体的，所述第六电极43基于连接焊线与所述主基岛1的电性连接，减少连接引脚的设置，从而增大所述封装器件的面积，可以增大所述封装器件的散热面积，减少器件发热，保证器件使用寿命。
58.进一步的，根据器件的散热需求，所述次级基岛2的尺寸可以调整，如减少所述次级基岛2的尺寸大小，减少次级基岛2与所述主基岛1的接触面积，从而增加所述器件的散热面积，提高所述器件的散热能力。
59.实施例二：
60.图4示出了本实用新型实施例中双基岛器件封装示意图，在本实施例中，与实施例一的区别在于，所述连接引脚3还包括第五引脚35、第六引脚36、第七引脚37和第八引脚38。
61.具体的，所述第四电极41、所述第六电极43和所述第五电极42设置在所述高功率芯片4的顶面上，所述第六电极43基于连接焊线与所述第五引脚35、第六引脚36、第七引脚37和第八引脚38连接。
62.进一步的，通过设置所述第五引脚35、第六引脚36、第七引脚37和第八引脚38，从而使主基岛绝缘，形成主基岛与次级基岛的良好电气隔离。
63.本实用新型实施例提供了一种双基岛封装器件，所述封装器件通过在主基岛1上设置绝缘基板形成的次级基岛2，使得封装器件的散热面积有所提升，从而使得器件的散热
效果有所提高，降低器件上高功率芯片和控制芯片间的温度，同时使得高功率芯片和控制芯片的温差减小，从而提高器件的可靠性，延长了器件的使用寿命。
64.实施例三：
65.在本实施中，将本实用新型实施例提供的双基岛封装器件与传统双基岛封装器件以及单基岛封装器件进行比较，得到的芯片发热温度对比结果如下表：
[0066][0067]
其中，本实施例中高功率芯片4采用氮化镓(gan)芯片，控制芯片5采用硅(si)mos芯片。
[0068]
进一步的，由上表可得，本实用新型提供的双基岛封装器件中，高功率芯片4的发热温度为67.414℃，低于单基岛封装器件中高功率芯片4的温度67.556℃以及传统双基岛封装器件的高功率芯片4温度67.647℃，本实用新型提供的双基岛封装器件的控制芯片5温度为65.760℃，与高功率芯片4温度的温差为1.654℃，低于所述单基岛的芯片温差2.303℃，以及传统双基岛芯片温差2.615℃。由上表可以得到，本实用新型实施例提供的双基岛封装芯片散热效果比单基岛芯片以及传统双基岛芯片的散热效果好，有效降低高功率芯片4的发热，减少高功率芯片4和控制芯片5的温差，提高器件的可靠性，保证器件的使用寿命。
[0069]
另外，以上对本实用新型实施例所提供的一种双基岛封装器件进行了详细介绍，本文中应采用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。

技术特征：

1.一种双基岛封装器件，其特征在于，所述双基岛封装器件包括主基岛、次级基岛、高功率芯片和控制芯片，所述次级基岛和所述高功率芯片相互独立分布在所述主基岛顶面上，所述控制芯片位于所述次级基岛顶面上；所述次级基岛包括第一金属镀层和绝缘基板，所述第一金属镀层覆盖在所述绝缘基板的顶面；所述主基岛为金属基板，所述控制芯片固定在所述次级基岛的第一金属镀层上。2.如权利要求1所述的双基岛封装器件，其特征在于，所述次级基岛的正投影面积为s1，所述控制芯片的正投影面积为s2，所述s1和所述s2的约束关系为：1.5＊s2≤s1≤3＊s2。3.如权利要求1所述的双基岛封装器件，其特征在于，所述控制芯片和所述次级基岛配合连接后的高度为h1，所述高功率芯片的高度为h2，所述h1和所述h2之间的约束关系为：h1≤h2。4.如权利要求1所述的双基岛封装器件，其特征在于，所述次级基岛还包括第二金属镀层，所述第二金属镀层覆盖在所述绝缘基板的底面上。5.如权利要求4所述的双基岛封装器件，其特征在于，所述第一金属镀层和所述第二金属镀层为镀铜层。6.如权利要求1所述的双基岛封装器件，其特征在于，所述次级基岛基于粘胶固定在所述主基岛上，或所述次级基岛焊接固定在所述主基岛上。7.如权利要求1所述的双基岛封装器件，其特征在于，所述主基岛四周设置有若干个连接引脚；所述若干个连接引脚基于连接焊线与所述控制芯片的顶面电极电性连接。8.如权利要求7所述的双基岛封装器件，其特征在于，所述若干个连接引脚基于连接焊线与所述高功率芯片的顶面电极电性连接。9.如权利要求8所述的双基岛封装器件，其特征在于，所述控制芯片包括第一电极、第二电极和第三电极，所述第一电极和所述第二电极为顶面电极，所述第三电极为底面电极；或所述第一电极、所述第二电极和所述第三电极为顶面电极。10.如权利要求9所述的双基岛封装器件，其特征在于，所述高功率芯片包括第四电极、第五电极和第六电极，所述第四电极、第五电极和第六电极为顶面电极。11.如权利要求1所述的双基岛封装器件，其特征在于，所述控制芯片基于导电胶浆固定在所述次级基岛顶面上；或所述控制芯片基于胶浆固定在所述次级基岛顶面上。12.如权利要求10所述的双基岛封装器件，其特征在于，所述第五电极基于连接焊线与所述第一金属镀层电性连接；或所述第五电极基于连接焊线与所述第三电极电性连接。13.如权利要求10所述的双基岛封装器件，其特征在于，所述第六电极基于连接焊线与所述主基岛的顶面电性连接；或所述第六电极基于连接焊线与所述连接引脚电性连接。

技术总结

本实用新型公开了一种双基岛封装器件，所述双基岛封装器件包括主基岛、次级基岛、高功率芯片和控制芯片，所述次级基岛和所述高功率芯片相互独立分布在所述主基岛顶面上，所述控制芯片位于所述次级基岛顶面上；所述次级基岛包括第一金属镀层和绝缘基板，所述第一金属镀层覆盖在所述绝缘基板的顶面；所述主基岛为金属基板，所述控制芯片固定在所述次级基岛的第一金属镀层上。所述封装器件通过在主基岛上设置绝缘基板形成的次级基岛，提高了芯片之间的电气隔绝性能，降低了漏电风险，同时散热面积有所提升，提高了器件的散热效果，此外，会减少高功率芯片和控制芯片之间的温差，延长了器件的使用寿命。的使用寿命。的使用寿命。