像素电路及其驱动方法、显示面板与流程

阅读：评论：0

1.本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。

背景技术：

2.随着显示技术的发展，有机发光显示装置的应用越来越广泛。
3.有机发光显示装置进行显示时，根据用户的使用需求，部分情况下需要显示不断变化的动态画面，部分情况下需要长时间显示同一静态画面。
4.然而，现有有机发光显示装置存在功耗较高的问题。

技术实现要素：

5.本发明提供一种像素电路及其驱动方法、显示面板，以实现降低显示面板的功耗。
6.第一方面，本发明实施例提供了一种像素电路，包括：数据写入模块、驱动模块、发光模块和锁存模块；
7.数据写入模块用于在第一显示模式下的数据写入阶段向驱动模块的控制端写入数据电压；
8.驱动模块、发光模块串联在第一电源线和第二电源线之间，驱动模块用于在第一显示模式下的第一发光阶段根据自身控制端的电压向发光模块输出驱动电流；
9.锁存模块与发光模块的第一端电连接，用于在第二显示模式下，根据输入的数据电压的大小，在第二发光阶段向发光模块的第一端输出第一电压或第二电压，所述第一电压为使所述发光模块发光的电压，所述第二电压为使所述发光模块不发光的电压；发光模块的第二端连接第二电源线。
10.可选的，锁存模块还用于在第一显示模式下，根据输入的设定电压，在第一初始化阶段向发光模块的第一端输出第二电压；
11.可选的，第一显示模式下的画面切换频率大于第二显示模式下的画面切换频率。
12.可选的，锁存模块包括锁存单元、输入控制单元和输出控制单元；锁存单元的输入端通过输入控制单元与数据线电连接，锁存单元的输出端通过输出控制单元与发光模块的第一端电连接；
13.输入控制单元用于在第一锁存写入阶段，将输入的设定电压传输至锁存单元的输入端，以使锁存单元根据设定电压锁存并输出第二电压；输出控制单元用于在第一初始化阶段将第二电压传输至发光模块的第一端；其中第一锁存写入阶段为第一显示模式下的锁存写入阶段；
14.和/或，输入控制单元用于在第二锁存写入阶段，将数据电压传输至锁存单元的输入端，以使锁存单元用于根据数据电压的大小锁存并输出第一电压或第二电压；输出控制单元用于在第二发光阶段将第一电压或第二电压传输至发光模块的第一端；其中第二锁存写入阶段为第二显示模式下的锁存写入阶段。
15.可选的，第一锁存写入阶段包括开机阶段，以及第二显示模式切换为第一显示模式的开始时段；和/或，第二锁存写入阶段包括第一显示模式切换为第二显示模式的开始时段；以及第二显示模式下不同显示画面之间切换的阶段。
16.可选的，输入控制单元的控制端连接第一控制信号线，输入控制单元的第一端连接数据线，输入控制单元的第二端连接锁存单元的输入端；输出控制单元的控制端连接第二控制信号线，输出控制单元的第一端连接锁存单元的输出端，输出控制单元的第二端连接发光模块的第一端；
17.可选的，数据写入模块的控制端连接第一扫描线，数据写入模块的第一端连接数据线，数据写入模块的第二端连接驱动模块的第一端；
18.像素电路还包括补偿模块，补偿模块的控制端连接补偿控制信号线，补偿模块的第一端连接驱动模块的第二端，补偿模块的第二端连接驱动模块的控制端；
19.像素电路还包括第一发光控制模块和第二发光控制模块，第一发光控制模块、驱动模块、第二发光控制模块、发光模块串联在第一电源线和第二电源线之间。
20.可选的，锁存单元包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；
21.第一晶体管的栅极与锁存单元的输入端电连接，第一晶体管的第一极接入第一电压，第一晶体管的第二极与第二晶体管的第一极电连接，第二晶体管的栅极与锁存单元的输入端电连接，第二晶体管的第二极接入第二电压；
22.第三晶体管的栅极与锁存单元的输出端电连接，第三晶体管的第一极接入第一电压，第三晶体管的第二极与第四晶体管的第一极电连接，第四晶体管的栅极与锁存单元的输出端电连接，锁存单元的第二极接入第二电压；
23.第一晶体管的栅极、第二晶体管的栅极与第三晶体管的第二极电连接；第三晶体管的栅极、第四晶体管的栅极与第一晶体管的第二极电连接；
24.其中，第一晶体管和第三晶体管的沟道类型相同，第二晶体管和第四晶体管的沟道类型相同。
25.可选的，第一电压等于第一电源线上的电压；
26.和/或像素电路还包括初始化模块，初始化模块的第一端接入初始化电压，初始化模块的第二端与驱动模块的控制端电连接，初始化模块用于在第一初始化阶段将初始化电压写入到驱动模块的控制端；或者，初始化模块用于在第二初始化阶段将初始化电压写入到驱动模块的控制端，其中第二初始化阶段与第一初始化阶段不同时进行；
27.其中第二电压等于初始化电压。
28.第二方面，本发明实施例还提供了一种像素电路的驱动方法，包括：
29.在第一显示模式下，数据写入模块在数据写入阶段向驱动模块的控制端写入数据电压；驱动模块在第一发光阶段根据自身控制端的电压向发光模块输出驱动电流；
30.在第二显示模式下，锁存模块根据输入的数据电压的大小，在第二发光阶段向发光模块的第一端输出第一电压或第二电压，所述第一电压为使所述发光模块发光的电压，所述第二电压为使所述发光模块不发光的电压；
31.可选的，第一显示模式下的画面切换频率大于第二显示模式下的画面切换频率；
32.可选的，驱动方法还包括：在第一显示模式下，锁存模块根据输入的设定电压，在第一初始化阶段向发光模块的第一端输出第二电压。
33.可选的，锁存模块包括锁存单元、输入控制单元和输出控制单元；
34.在第一显示模式下，锁存模块根据输入的设定电压，在第一初始化阶段向发光模块的第一端输出第二电压，包括：
35.输入控制单元在第一锁存写入阶段，将输入的设定电压传输至锁存单元的输入端，以使锁存单元根据设定电压输出第二电压；输出控制单元在第一初始化阶段将第二电压传输至发光模块的第一端；
36.和/或，在第二显示模式下，锁存模块根据输入的数据电压的大小，在第二发光阶段向发光模块的第一端输出第一电压或第二电压，包括：
37.输入控制单元在第二锁存写入阶段，将数据电压传输至锁存单元的输入端，以使锁存单元用于根据数据电压的大小锁存并输出第一电压或第二电压；输出控制单元在第二发光阶段将第一电压或第二电压传输至发光模块的第一端；
38.其中，第一锁存写入阶段为第一显示模式下的锁存写入阶段；第二锁存写入阶段为第二显示模式下的锁存写入阶段；
39.可选的，驱动方法还包括：
40.在第二显示模式下，通过控制输出控制单元的导通时长控制发光模块的发光亮度。
41.第三方面，本发明实施例还提供了一种显示面板，包括第一方面的像素电路；
42.和/或，包括多个像素电路和多个锁存模块，每个锁存模块对应连接至少两个像素电路，像素电路包括数据写入模块、驱动模块和发光模块；
43.锁存模块包括输入控制单元、锁存单元和与锁存模块连接的像素电路一一对应的输出控制单元，锁存单元的输入端通过输入控制单元连接对应的一像素电路所连接的数据线，锁存单元的输出端通过对应的输出控制单元连接对应的像素电路的发光模块的第一端；
44.其中，锁存模块中，不同输出控制单元的控制端连接的信号线不同。
45.本发明实施例的像素电路及其驱动方法、显示面板，通过设置像素电路包括锁存模块，锁存模块与发光模块的第一端电连接，锁存模块在第二显示模式下，根据输入的数据电压的大小，在第二发光阶段向发光模块的第一端输出第一电压或第二电压，第一电压为使发光模块发光的电压，第二电压为使发光模块不发光的电压，即在第二显示模式下通过锁存模块控制发光模块的发光状态，因锁存模块自身的锁存所用，使得画面不需要进行改变时，通过向锁存模块输入一次数据电压后，锁存模块可以长时间输出第一电压或第二电压，使得显示面板可以较长时间保持同一静态画面不变，则第二显示模式下数据写入模块和驱动模块均可关断，且驱动芯片输出数据电压的频率降低，从而降低显示装置的功耗。
附图说明
46.图1是本发明实施例提供的一种像素电路的结构示意图；
47.图2是本发明实施例提供的另一种像素电路的结构示意图；
48.图3是本发明实施例提供的另一种像素电路的结构示意图；
49.图4是本发明实施例提供的像素电路在第一锁存写入阶段的驱动时序图；
50.图5是本发明实施例提供的像素电路在第一显示模式下显示阶段的驱动时序图；
51.图6是本发明实施例提供的像素电路在第二锁存写入阶段的驱动时序图；
52.图7是本发明实施例提供的像素电路在第二显示模式下显示阶段的驱动时序图；
53.图8是本发明实施例提供的一种像素电路的驱动方法的流程图；
54.图9是本发明实施例提供的一种显示面板的结构示意图；
55.图10是本发明实施例提供的另一种显示面板的结构示意图；
56.图11是本发明实施例提供的另一种显示面板的结构示意图。
具体实施方式
57.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
58.正如背景技术中所述，现有有机发光显示装置存在功耗较高的问题。经发明人研究发现，出现上述问题的原因在于，现有的有机发光显示装置无论对于显示不断变化的动态画面，还是长时间显示静态画面，在对像素电路进行驱动时，均根据刷新频率在每一帧均向像素电路中写入数据，即现有显示面板的显示模式固定，显示画面的刷新频率固定，即使对于需要长时间显示的同一静态画面，仍在每一帧内进行显示画面的刷新，使得显示面板的功耗较高。
59.基于上述问题，本发明实施例提供一种像素电路，图1是本发明实施例提供的一种像素电路的结构示意图，参考图1，该像素电路包括：数据写入模块110、驱动模块120、发光模块130和锁存模块140；
60.数据写入模块110用于在第一显示模式下的数据写入阶段向驱动模块120的控制端g1写入数据电压；驱动模块120、发光模块130串联在第一电源线vdd和第二电源线vss之间，驱动模块120用于在第一显示模式下的第一发光阶段根据自身控制端的电压向发光模块130输出驱动电流；锁存模块140与发光模块130的第一端电连接，用于在第二显示模式下，根据输入的数据电压的大小，在第二发光阶段向发光模块130的第一端输出第一电压或第二电压，第一电压为使发光模块130发光的电压，第二电压为使发光模块130不发光的电压；发光模块130的第二端连接第二电源线vss。
61.具体的，像素电路包括数据写入模块110和驱动模块120，数据写入模块110与驱动模块120的控制端直接或间接连接，进而可以实现向驱动模块120的控制端写入数据电压。其中图1中示例性示出了数据写入模块110与驱动模块120的控制端直接连接的情况，在本发明其他可选实施例中，数据写入模块110与驱动模块120的控制端间接连接，在数据写入模块110与驱动模块120的控制端间接连接时，像素电路还可以包括补偿模块150，数据写入模块110通过驱动模块120和补偿模块150将数据电压写入到驱动模块120的控制端。像素电路还包括锁存模块140，锁存模块140与发光模块130的第一端电连接，进而可以根据输入的电压来控制锁发光模块130的第一端的电压，进而实现对发光模块130发光状态的控制。
62.其中，显示面板的显示模式包括第一显示模式和第二显示模式。可选的，第一显示模式下的画面切换频率大于第二显示模式下的画面切换频率。具体的，第一显示模式可以是常规显示模式，常规显示模式即根据刷新频率，在每一帧内向驱动模块120的控制端进行数据电压的写入，驱动模块120根据数据电压控制发光模块130发光的模式。第一显示模式
下，每一帧均包括数据写入阶段和第一发光阶段。在数据写入阶段，数据写入模块110向驱动模块120的控制端写入数据电压；在第一发光阶段，驱动模块120根据自身控制端的数据电压向发光模块130输出驱动电流，发光模块130发光。可选的，驱动模块120根据自身控制端和自身第一端的电压差产生驱动电流并输出至发光模块130。其中，驱动模块120的第一端连接第一电源线vdd。
63.第二显示模式可以为存储显示模式，存储显示模式下，向锁存模块140输入数据电压，在第二发光阶段，锁存模块140根据输入的数据电压大小向发光模块130的第一端输出第一电压或第二电压，其中第一电压为使发光模块130点亮发光的电压，第二电压为使发光模块130不发光的电压，进而控制发光模块130的发光状态，也即在第二显示模式下，通过向锁存模块140输入的数据电压的不同来控制锁存模块140的输出，从而控制发光模块130的发光状态。也即第二显示模式下不通过数据写入模块110向驱动模块120的控制端写入数据电压，而是通过锁存模块140来控制发光模块130第一端的电压，因此第二显示模式下，可以不必在每一帧通过数据写入模块110向驱动模块120的控制端进行数据电压的写入，即可以控制数据写入模块110和驱动模块120关断，通过锁存模块140锁存根据输入的数据电压大小输出第一电压或第二电压，使得一次向锁存模块140输入数据电压既可实现显示画面的长时间保持，进而降低显示面板的功耗。
64.本实施例的像素电路，通过设置像素电路包括锁存模块，锁存模块与发光模块的第一端电连接，锁存模块在第二显示模式下，根据输入的数据电压的大小，在第二发光阶段向发光模块的第一端输出使发光模块发光的第一电压或使发光模块不发光的第二电压，即在第二显示模式下通过锁存模块控制发光模块的发光状态。因锁存模块自身的锁存所用，使得画面不需要进行改变时，通过向锁存模块输入一次数据电压后，锁存模块可以长时间输出第一电压或第二电压，使得显示面板可以较长时间保持同一静态画面不变，则第二显示模式下数据写入模块和驱动模块均可关断，且驱动芯片输出数据电压的频率降低，从而降低显示装置的功耗。
65.在上述技术方案的基础上，可选的，锁存模块140还用于在第一显示模式下，根据输入的设定电压，在第一初始化阶段向发光模块130的第一端输出第二电压。
66.具体的，在第一显示模式下，像素电路在一帧的工作过程包括第一初始化阶段、数据写入阶段和第一发光阶段。其中，第一初始化阶段可以在数据写入阶段之前进行，也可在数据写入阶段之后进行；且第一初始化阶段在第一发光阶段之前进行。
67.在第一初始化阶段，锁存模块140被输入设定电压，锁存模块140根据输入的设定电压向发光模块130输出第二电压，进而使得发光模块130在第一初始化阶段无法点亮发光，实现对发光模块130的第一端的初始化。
68.图2是本发明实施例提供的另一种像素电路的结构示意图，参考图2，可选的，锁存模块140包括锁存单元141、输入控制单元142和输出控制单元143；锁存单元141的输入端通过输入控制单元142与数据线data电连接，锁存单元141的输出端通过输出控制单元143与发光模块130的第一端电连接；
69.输入控制单元142用于在第一锁存写入阶段，将输入的设定电压传输至锁存单元141的输入端，以使锁存单元141根据设定电压锁存并输出第二电压；输出控制单元143用于在第一初始化阶段将第二电压传输至发光模块130的第一端；其中第一锁存写入阶段为第
一显示模式下的在第一初始化阶段之前的锁存写入阶段。
70.和/或输入控制单元142用于在第二锁存写入阶段，将数据电压传输至锁存单元141的输入端，以使锁存单元141用于根据数据电压的大小锁存并输出第一电压或第二电压；输出控制单元143用于在第二发光阶段将第一电压或第二电压传输至发光模块130的第一端；其中第二锁存写入阶段为第二显示模式下的锁存写入阶段。
71.具体的，数据线data与驱动芯片的输出端电连接，驱动芯片的输出端在第一显示阶段的第一锁存写入阶段输出设定电压，因此在第一锁存写入阶段，数据线data传输设定电压；驱动芯片的输出端在第一显示模式的数据写入阶段和第二显示模式的第二锁存写入阶段输出数据电压，因此在数据写入阶段和第二锁存写入阶段，数据线data传输数据电压。其中，根据显示画面，在数据写入阶段和第二锁存写入阶段的数据电压可以是相同的，也可以是不同的，本实施例在此不做具体限定。
72.在第一锁存写入阶段，输入控制单元142的输入端被输入设定电压，在第一锁存写入阶段，输入控制单元142将该设定电压传输至锁存单元141的输入端，使得锁存单元141根据该设定电压锁存并输出第二电压。第一初始化阶段在第一锁存写入阶段之后进行，在第一初始化阶段输出控制单元143将锁存单元141锁存并输出的第二电压传输至发光模块130的第一端，实现对发光模块130第一端的初始化。
73.在第二锁存写入阶段，输入控制单元142的输入端被输入数据电压，在第二锁存写入阶段，输入控制单元142将该数据电压传输至锁存单元141的输入端，使得锁存单元141根据该输入电压锁存并输出第一电压或第二电压。第二发光阶段在第二锁存写入阶段之后进行，在第二发光阶段输出控制单元143将锁存单元141锁存并输出的第一电压或第二电压传输至发光模块130的第一端，实现对发光模块130发光状态的控制。
74.继续参考图2，可选的，输入控制单元142的控制端连接第一控制信号线ctrl1，输入控制单元142的第一端连接数据线data，输入控制单元142的第二端连接锁存单元141的输入端；输出控制单元143的控制端连接第二控制信号线ctrl2，输出控制单元143的第一端连接锁存单元141的输出端，输出控制单元143的第二端连接发光模块130的第一端。
75.在图2所示的实施例中，第一电压为第一电源线vdd提供的电源电压，第二电压为初始化信号线vref提供的初始化电压，可以减少布线。当然，第一电压和第二电压并不限于此，还可以为额外设置的信号线提供的电压。
76.具体的，第一显示模式下，在第一锁存写入阶段，第一控制信号线ctrl1向输入控制单元142的控制端传输有效电平信号，数据线data向输入控制单元142的第一端传输设定电压，使得输入控制单元142导通，将设定电压传输至锁存单元141的输入端，使得锁存单元141输出第二电压；在第一初始化阶段，第二控制信号线ctrl2向输出控制单元143的控制端传输有效电平信号，使得输出控制单元143导通，锁存单元141输出的第二电压被输出控制单元143传输至发光模块130的第一端，实现对发光模块130第一端的初始化。
77.第二显示模式下，在第二锁存写入阶段，第一控制信号线ctrl1向输入控制单元142的控制端传输有效电平信号，数据线data向输入控制单元142的第一端传输数据电压，使得输入控制单元142导通，将数据电压传输至锁存单元141的输入端，使得锁存单元141输出第一电压或第二电压；在第二发光阶段，第二控制信号线ctrl2向输出控制单元143的控制端传输有效电平信号，使得输出控制单元143导通，锁存单元141输出的第一电压或第二
电压被输出控制单元143传输至发光模块130的第一端，实现对发光模块130发光状态的控制。
78.在上述技术方案的基础上，可选的，第一锁存写入阶段包括：开机阶段，和/或第二显示模式切换为第一显示模式的开始时段。
79.可选的，第二锁存写入阶段包括：第一显示模式切换为第二显示模式的开始时段，和/或第二显示模式下不同显示画面之间切换的阶段。
80.具体的，本实施例中，开机阶段和第二显示模式切换为第一显示模式的开始时段，输入控制单元142将设定电压传输至锁存单元141的输入端，使得锁存单元141锁存第二电压，以使得开机时段后，以及第二显示模式切换为第一显示模式后，在第一显示模式下后续进行的每一帧内，第一初始化阶段可以实现对发光模块130的第一端进行初始化。即本实施例中，在第一锁存写入阶段后，显示面板中像素电路进行逐帧数据电压的刷新，显示面板进行逐帧显示。
81.因第二显示模式与第一显示模式不同，第二显示模式下，通过锁存模块140控制发光模块130的第一端的电位实现对发光模块130的发光控制。因此在第一显示模式切换为第二显示模式后，需要使得输入控制单元142导通，将数据电压传输至锁存单元141的输入端，使得锁存单元141锁存第一电压或第二电压，以便后续在第二显示阶段的第二发光阶段输出控制单元143导通时，锁存单元141将第一电压或第二电压输出至发光模块130的输出端，进而实现对发光模块130发光状态的控制。在第二显示模式下，因对于同一像素电路中的发光模块130来说，不同显示画面下的发光状态可能是不同的，因此在第二显示模式下进行不同显示画面的切换时，数据线data传输的数据电压发生改变，相应的，锁存单元141锁存的电压可能需要发生改变，例如，在前一显示画面下，锁存单元141锁存第一电压以使得发光模块130发光，在后一显示画面下，锁存单元141锁存第二电压以使得发光模块130不发光。因此，设置第二锁存写入阶段还第二显示模式下不同显示画面之间切换的阶段，以控制锁存单元141所锁存的电压，进而在第二发光阶段控制发光模块130的发光状态，实现显示画面的切换。
82.图3是本发明实施例提供的另一种像素电路的结构示意图，参考图2和图3，可选的，锁存单元141包括第一晶体管t1、第二晶体管t2、第三晶体管t3和第四晶体管t4；
83.第一晶体管t1的栅极与锁存单元141的输入端电连接，第一晶体管t1的第一极接入第一电压，第一晶体管t1的第二极与第二晶体管t2的第一极电连接，第二晶体管t2的栅极与锁存单元141的输入端电连接，第二晶体管t2的第二极接入第二电压；
84.第三晶体管t3的栅极与锁存单元141的输出端电连接，第三晶体管t3的第一极接入第一电压，第三晶体管t3的第二极与第四晶体管t4的第一极电连接，第四晶体管t4的栅极与锁存单元141的输出端电连接，锁存单元141的第二极接入第二电压；
85.第一晶体管t1的栅极、第二晶体管t2的栅极与第三晶体管t3的第二极电连接；第三晶体管t3的栅极、第四晶体管t4的栅极与第一晶体管t1的第二极电连接；
86.其中，第一晶体管t1和第三晶体管t3的沟道类型相同，第二晶体管t2和第四晶体管t4的沟道类型相同。
87.可选的，第一晶体管t1和第三晶体管t3均为p沟道晶体管，第二晶体管t2和第四晶体管t4均为n沟通晶体管。当输入控制单元142的输出端向锁存单元141传输设定电压时，第
一晶体管t1根据在自身栅极的设定电压以及第一极的第一电压关断，第二晶体管t2根据自身栅极的设定电压以及第一极的第二电压导通，将第二电压传输至第二晶体管t2的第二极，然后由第二晶体管t2的第二极传输至第三晶体管t3的栅极和第四晶体管t4的栅极，也即锁存单元141的输出端。同时第三晶体管t3响应该第二电压导通，将第一电压传输至第三晶体管t3的第二极，该第一电压由第三晶体管t3的第二极传输至第一晶体管t1的栅极和第二晶体管t2的栅极，进而使得第二晶体管t2导通，实现锁存单元141的锁存作用。
88.当输入控制单元142的输出端向锁存单元141传输数据电压时，当该数据电压为黑画面数据电压时，锁存单元141的工作过程与输入控制单元142的输出端向锁存单元141传输设定电压的工作过程相同，在此不再赘述。也即设定电压可以等于黑画面数据电压。当该数据电压为白画面数据电压时，第一晶体管t1根据在自身栅极的白画面数据电压以及第一极的第一电压导通，将第一电压传输至第一晶体管t1的第二极，第二晶体管t2根据自身栅极的白画面数据电压以及第一极的第二电压关断，第一晶体管t1的第二极的第一电压传输至第三晶体管t3的栅极和第四晶体管t4的栅极，也即锁存单元141的输出端。同时第四晶体管t4响应该第一电压导通，将第二电压传输至第四晶体管t4的第二极，该第二电压由第四晶体管t4的第二极传输至第一晶体管t1的栅极和第二晶体管t2的栅极，进而使得第一晶体管t1导通，实现锁存单元141的锁存作用。
89.需要说明的是，其中黑画面数据电压和白画面数据电压可以在驱动芯片中预先设定，可选的，当第一晶体管t1和第三晶体管t3为p型晶体管，第二晶体管t2和第四晶体管t4为n型晶体管时，黑画面数据电压满足的条件为，黑画面数据电压与第一电压的差值大于第一晶体管t1的阈值电压，且黑画面数据电压与暗态数据电压的差值大于或等于第二晶体管t2的阈值电压；白画面数据电压满足的条件为，白画面数据电压与第一电压的差值小于或等于第一晶体管t1的阈值电压，且黑画面数据电压与暗态数据电压的差值小于第二晶体管t2的阈值电压。
90.继续参考图2和图3，可选的，输入控制单元142包括第五晶体管t5，第五晶体管t5的栅极作为输入控制单元142的控制端，第五晶体管t5的第一极作为输入控制单元142的输入端连接数据线data，第五晶体管t5的第二极作为输入控制单元142的输出端连接锁存单元141的输入端。输出控制单元143包括第六晶体管t6，第六晶体管t6的栅极作为输出控制单元143的控制端，第六晶体管t6的第一极作为输出控制单元143的输入端连接锁存单元141的输出端，第六晶体管t6的第二极作为输出控制单元143的输出端连接发光模块130的第一端。
91.图2和图3中示出了数据写入模块110的两种连接方式。参考图2，可选的，数据写入模块110与驱动模块120的控制端直接连接，数据写入模块110的控制端连接第一扫描线scan1，数据写入模块110的第一端连接数据线data，数据写入模块110的第二端连接驱动模块120的控制端。
92.参考图3，可选的，数据写入模块110与驱动模块120的控制端间接连接，数据写入模块110的控制端连接第一扫描线scan1，数据写入模块110的第一端连接数据线data，数据写入模块110的第二端连接驱动模块120的第一端。
93.参考图3，可选的，像素电路还包括补偿模块150，补偿模块150的控制端连接补偿控制信号线bctr，补偿模块150的第一端连接驱动模块120的第二端，补偿模块150的第二端
连接驱动模块120的控制端。
94.具体的，在第一显示模式下，在数据写入阶段，第一扫描线scan1上的信号为有效电平信号，数据写入模块110导通，将数据电压传输至驱动模块120的第一端。在数据写入阶段，补偿控制信号线bctr上的信号为有效电平信号，补偿模块150导通，数据电压通过驱动模块120和补偿模块150写入至驱动模块120的控制端，其中，驱动模块120包括驱动晶体管，在数据写入阶段，实现对驱动晶体管的阈值电压的补偿。在第二显示模式下，第一扫描线scan1上的信号为无效电平信号，补偿控制信号线bctr上的信号为无效电平信号，数据写入模块110和补偿控制模块均关断。
95.其中，第一扫描线scan1上的有效电平信号为对数据写入模块110有效的电平信号，即使数据写入模块110导通的电平信号；补偿控制信号线bctr上的电平信号为对补偿模块150有效的电平信号，即使补偿模块150导通的电平信号。其中，在数据写入模块110和补偿模块150所包括的晶体管的类型相同时，可以复用第一扫描线为补偿控制信号线。
96.继续参考图3，像素电路还包括第一发光控制模块160和第二发光控制模块170，第一发光控制模块160、驱动模块120、第二发光控制模块170、发光模块130串联在第一电源线vdd和第二电源线vss之间。
97.具体的，第一发光控制模块160的控制端和第二发光控制模块170的控制端连接发光控制信号线。在第一显示模式下，第一初始化阶段和数据写入阶段，发光控制信号线传输无效电平信号，第一发光控制模块160和第二发光控制模块170关断。在第一发光阶段，发光控制信号线传输有效电平信号，第一发光控制模块160和第二发光控制模块170导通，驱动模块120驱动发光模块130发光。在第二显示模式下，发光控制信号线向第一发光控制模块160和第二发光控制模块170传输无效电平信号，第一发光控制模块160和第二发光控制模块170关断。
98.继续参考图3，像素电路还包括初始化模块180，初始化模块180的第一端接入初始化电压，初始化模块180的第二端与驱动模块120的控制端电连接，初始化模块180用于在第一初始化阶段将初始化电压写入到驱动模块120的控制端；或者，初始化模块180用于在第二初始化阶段将初始化电压写入到驱动模块120的控制端，其中第二初始化阶段与第一初始化阶段不同时进行；其中第二电压等于初始化电压。可选的，初始化模块180的控制端连接第二扫描信号线，初始化模块180的第一端连接初始化信号线vref，初始化模块180的第二端连接驱动模块120的控制端。
99.在一种可选实施例方式中，在第一显示模式下，一帧内像素电路的工作过程包括顺序进行的第一初始化阶段、数据写入阶段和第一发光阶段。在另一种可选实施例方式中，在第一显示模式下，一帧内像素电路的工作过程包括第二初始化阶段、第一初始化阶段、数据写入阶段和第一发光阶段。
100.本实施例中，设置第二电压等于初始化电压，则锁存单元141中第二晶体管t2的第一极和第四晶体管t4的第一极连接传输初始化电压的初始化信号线vref即可，进而无需在显示面板额外设置提供第二电压的信号线，使得显示面板中信号线的数量较少，进而有利于简化布线。
101.需要说明的是，在本发明其他可选实施例中，第二电压也可不等于初始化电压，此时在显示面板中设置提供第二电压的信号线连接锁存单元141即可。
102.可选的，第一电压等于第一电源线vdd上的电压，锁存单元141中第一晶体管t1和第三晶体管t3可以直接连接第一电源线vdd，无需在显示面板中设置提供第一电压的信号线，使得显示面板中信号线的数量较少，进而有利于简化布线。
103.继续参考图2和图3，驱动模块120包括驱动晶体管，数据写入模块110包括第七晶体管t7。继续参考图3，补偿模块150包括第八晶体管t8，第一发光控制模块160包括第九晶体管t9，第二发光控制模块170包括第十晶体管t10。可选的，补偿模块150包括第八晶体管t8为氧化物晶体管，进而可以使得补偿模块150具有较小的漏电流，使得在第一发光阶段，驱动模块120的控制端的电位可以较好地保持。如图3所示，除第八晶体管t8外，其余晶体管均为p型晶体管。可选的，发光模块130包括发光器件，发光器件可以是有机发光器件或无机发光器件。存储模块包括存储电容cst。
104.图4是本发明实施例提供的像素电路在第一锁存写入阶段的驱动时序图，图5是本发明实施例提供的像素电路在第一显示模式下显示阶段的驱动时序图，图4和图5所示驱动时序用于驱动图3所示像素电路。
105.参考图3和图4，在第一锁存写入阶段t01，第一扫描线scan1、第二扫描线scan2和发光控制信号线上的信号均为高电平vgh，相应的，第七晶体管t7、第十一晶体管t11、第九晶体管t9和第十晶体管t10均关断；补偿控制信号线bctr上的信号为低电平vgl，补偿模块150也关断。数据线data向第五晶体管t5的第一极传输设定电压，其中设定电压为高电平vgh，第一控制信号线ctrl1向第五晶体管t5的栅极输入有效电平信号，使得第五晶体管t5导通，将设定电压传输至锁存单元141的输入端，使得锁存单元141根据设定电压向第六晶体管t6输出第二电压(即初始化信号线vref上的初始化电压)。
106.将第一显示模式下的显示阶段记为第一显示阶段，参考图3和图5，在第一初始化阶段t1，第二扫描线scan2上的信号为低电平vgl，第十一晶体管t11导通，将初始化电压传输至驱动晶体管的栅极，实现对驱动晶体管栅极的初始化。
107.在第二初始化阶段t2，第二控制信号线ctrl2的信号为低电平vgl，使得第六晶体管t6导通，将第二电压(即初始化信号线vref上的初始化电压)传输至发光器件的阳极，使得发光器件不发光，实现对发光器件阳极的初始化。
108.在数据写入阶段t3，第一扫描线scan1上的信号为低电平vgl，第七晶体管t7导通，补偿控制信号线bctr上的信号为低电平vgl，第八晶体管t8导通，数据电压通过第七晶体管t7、驱动晶体管和第八晶体管t8写入到驱动晶体管的栅极，实现向驱动晶体管栅极的数据写入以及对驱动晶体管的阈值电压补偿。
109.在第一发光阶段t4，发光控制信号线上的信号为低电平vgl，第九晶体管t9和第十晶体管t10导通，驱动晶体管驱动发光器件发光。
110.需要说明的是，图5以第一显示阶段，一帧内像素电路的工作过程包括第一初始化阶段t1、第二初始化阶段t2、数据写入阶段t3和第一发光阶段t4为例进行了示出，当一帧内像素电路的工作过程包括第一初始化阶段t1、数据写入阶段t3和第一发光阶段t4，第二控制信号线ctrl2上的低电平vgl信号与第二扫描线scan2上的低电平vgl信号重合。
111.图6是本发明实施例提供的像素电路在第二锁存写入阶段的驱动时序图，图7是本发明实施例提供的像素电路在第二显示模式下显示阶段的驱动时序图，图6和图7所示驱动时序用于驱动图3所示像素电路。
112.参考图3和图6，在第二锁存写入阶段t02，第一扫描线scan1、第二扫描线scan2和发光控制信号线上的信号均为高电平vgh，相应的，第七晶体管t7、第十一晶体管t11、第九晶体管t9和第十晶体管t10均关断；补偿控制信号线bctr上的信号为低电平vgl，补偿模块150也关断。数据线data向第五晶体管t5的第一极传输数据电压，第一控制信号线ctrl1向第五晶体管t5的栅极输入低电平vgl，使得第五晶体管t5导通，将数据电压传输至锁存单元141的输入端，使得锁存单元141根据数据电压的大小向第六晶体管t6输出第一电压或第二电压。
113.参考图3和图7，在第二发光阶段t5，第一扫描线scan1、第二扫描线scan2和发光控制信号线上的信号均为高电平vgh，相应的，第七晶体管t7、第十一晶体管t11、第九晶体管t9和第十晶体管t10均关断；补偿控制信号线bctr上的信号为低电平vgl，补偿模块150也关断。第二控制信号线ctrl2向第六晶体管t6的栅极输入低电平vgl，使得第六晶体管t6导通，锁存单元141锁存并输出的第一电压或第二电压通过第六晶体管t6输出至发光器件的阳极，在锁存单元141锁存的电压为第一电压时，发光器件发光；在锁存单元141锁存的电压为第二电压时，发光器件不发光。
114.其中，在第二显示阶段，驱动芯片可以不向数据线data输出电压，驱动芯片的输出端处于浮置状态n/a。
115.本发明实施例还提供了一种像素电路的驱动方法，该像素电路的驱动方法用于驱动本发明上述任意实施例的像素电路，图8是本发明实施例提供的一种像素电路的驱动方法的流程图，参考图8，可选的，该像素电路的驱动方法包括：
116.步骤210、在第一显示模式下，数据写入模块在数据写入阶段向驱动模块的控制端写入数据电压；驱动模块在第一发光阶段根据自身控制端的电压向发光模块输出驱动电流；
117.步骤220、在第二显示模式下，锁存模块根据输入的数据电压的大小，在第二发光阶段向发光模块的第一端输出第一电压或第二电压。
118.其中，第一电压为使发光模块发光的电压，第二电压为使发光模块不发光的电压
119.可选的，第一显示模式下的画面切换频率大于第二显示模式下的画面切换频率。
120.可选的，驱动方法还包括：在第一显示模式下，锁存模块根据输入的设定电压，在第一初始化阶段向发光模块的第一端输出第二电压。
121.该像素电路的驱动方法用于驱动本发明上述任意实施例的像素电路，具备本发明上述任意实施例的像素电路的有益效果。
122.可选的，锁存模块包括锁存单元、输入控制单元和输出控制单元；
123.上述步骤210还包括：
124.输入控制单元在第一锁存写入阶段，将输入的设定电压传输至锁存单元的输入端，以使锁存单元根据设定电压输出第二电压；输出控制单元在第一初始化阶段将第二电压传输至发光模块的第一端；其中，第一锁存写入阶段为第一显示模式下的锁存写入阶段。
125.上述步骤220包括：
126.输入控制单元在第二锁存写入阶段，将数据电压传输至锁存单元的输入端，以使锁存单元用于根据数据电压的大小锁存并输出第一电压或第二电压；输出控制单元在第二发光阶段将第一电压或第二电压传输至发光模块的第一端；其中，第二锁存写入阶段为第
二显示模式下的锁存写入阶段；
127.可选的，驱动方法还包括：
128.在第二显示模式下，通过控制输出控制单元的导通时长控制发光模块的发光亮度。具体的，因锁存单元锁存的第一电压和第二电压都是固定不变的，因此，本实施例中，通过控制输出控制单元的导通时长来实现对发光模块发光亮度的控制，其中，输出控制单元的导通时长越长，视觉上发光模块的亮度越亮。
129.本发明实施例还提供了一种显示面板，图9是本发明实施例提供的一种显示面板的结构示意图，参考图9，该显示面板包括本发明上述任意实施例的像素电路10。
130.图10是本发明实施例提供的另一种显示面板的结构示意图，参考图10，显示面板包括多个像素电路20和多个锁存模块30，多个像素电路20和多个锁存模块30，每个锁存模块30对应连接至少两个像素电路20，像素电路20包括数据写入模块、驱动模块和发光模块；锁存模块30包括输入控制单元31、锁存单元32和与至少两个像素电路20一一对应的输出控制单元33，锁存单元32的输入端通过输入控制单元31连接像素电路20所连接的数据线，锁存单元32的输出端通过输出控制单元33连接对应的像素电路20的发光模块的第一端；其中，锁存模块30中，不同输出控制单元33的控制端所连接的信号线不同。其中图10中示意性示出了两个像素电路20连接同一锁存模块30的情况，锁存模块30的其中一个输出控制单元33的控制端连接第一信号线l1，另一输出控制单元33的控制端连接第二信号线l2。
131.本实施例中，通过设置锁存模块包括输入控制单元31、锁存单元32和与至少两个像素电路一一对应的输出控制单元33，在锁存单元32锁存第一电压或第二电压后，通过输出控制单元33控制锁存单元32锁存的电压是否输出至对应连接的发光模块的第一端，进而控制对应连接的像素电路的发光模块的发光状态，可以实现通过一个锁存单元32锁存电压来控制多个发光模块的发光状态。并且，因不同输出控制单元33的控制端连接的信号线不同，因此可以实现与连接同一锁存模块的像素电路中发光模块不同时发光，因此可以实现彩画面的显示。
132.需要说明的是，图10中示意性了示出了像素电路为图1所示像素电路去除锁存模块的结构，像素电路还可以是图3所示像素电路去除锁存模块的结构。
133.图11是本发明实施例提供的另一种显示面板的结构示意图，参考图11，在本发明另一可选实施例中，锁存模块30中，不同输出控制单元33的控制端所连接的信号线(图11中示意性输出了各输出控制单元的控制端均连接第二控制信号线ctrl2的情况，且输入控制单元的控制端连接第一控制信号线ctrl1)相同，则连接同一锁存模块的像素电路中的发光模块同时发光，可选的，一个像素中所包括的红子像素、绿子像素和蓝子像素对应的像素电路连接同一锁存模块，相应的，图11中所示连接红子像素的数据线40传输的信号为红子像素对应的第一数据电压vdatar、连接绿子像素的数据线40传输的信号为绿子像素对应的第二数据电压vdatag、连接蓝子像素的数据线40传输的信号为绿子像素对应的第三数据电压vdatab，且红子像素、绿子像素和蓝子像素所连接的输出控制单元33均连接第二控制信号线ctrl2，则此种情况显示面板在亮态下可显示白画面。
134.需要说明的是，图11所示显示面板中，像素电路20的结构可以与上述实施例中图4所示像素电路去除锁存模块的结构相同。
135.本实施例的显示面板，通过设置一个锁存模块对应连接多个像素电路，可以减少
显示面板中锁存模块的数量，进而有利于提高显示面板的分辨率。
136.需要说明的是，本实施例中输入控制单元31、锁存单元32和输出控制单元33可与本发明其他实施例中结构相同，在此不再赘述。
137.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

技术特征：

1.一种像素电路，其特征在于，包括：数据写入模块、驱动模块、发光模块和锁存模块；所述数据写入模块用于在第一显示模式下的数据写入阶段向驱动模块的控制端写入数据电压；所述驱动模块、所述发光模块串联在第一电源线和第二电源线之间，所述驱动模块用于在所述第一显示模式下的第一发光阶段根据自身控制端的电压向所述发光模块输出驱动电流；所述锁存模块与所述发光模块的第一端电连接，用于在第二显示模式下，根据输入的数据电压的大小，在第二发光阶段向所述发光模块的第一端输出第一电压或第二电压，所述第一电压为使所述发光模块发光的电压，所述第二电压为使所述发光模块不发光的电压；所述发光模块的第二端连接所述第二电源线。2.根据权利要求1所述的像素电路，其特征在于，所述锁存模块还用于在所述第一显示模式下，根据输入的设定电压，在第一初始化阶段向所述发光模块的第一端输出第二电压；优选的，所述第一显示模式下的画面切换频率大于所述第二显示模式下的画面切换频率。3.根据权利要求2所述的像素电路，其特征在于，所述锁存模块包括锁存单元、输入控制单元和输出控制单元；所述锁存单元的输入端通过所述输入控制单元与数据线电连接，所述锁存单元的输出端通过输出控制单元与所述发光模块的第一端电连接；所述输入控制单元用于在第一锁存写入阶段，将所述输入的设定电压传输至所述锁存单元的输入端，以使所述锁存单元根据所述设定电压锁存并输出第二电压；所述输出控制单元用于在所述第一初始化阶段将所述第二电压传输至所述发光模块的第一端；其中所述第一锁存写入阶段为所述第一显示模式下的锁存写入阶段；和/或，所述输入控制单元用于在第二锁存写入阶段，将所述数据电压传输至所述锁存单元的输入端，以使所述锁存单元用于根据所述数据电压的大小锁存并输出所述第一电压或所述第二电压；所述输出控制单元用于在所述第二发光阶段将所述第一电压或所述第二电压传输至发光模块的第一端；其中所述第二锁存写入阶段为所述第二显示模式下的锁存写入阶段。4.根据权利要求3所述的像素电路，其特征在于，所述第一锁存写入阶段包括开机阶段，以及所述第二显示模式切换为所述第一显示模式的开始时段；和/或，所述第二锁存写入阶段包括所述第一显示模式切换为所述第二显示模式的开始时段；以及所述第二显示模式下不同显示画面之间切换的阶段。5.根据权利要求3所述的像素电路，其特征在于，所述输入控制单元的控制端连接第一控制信号线，所述输入控制单元的第一端连接所述数据线，所述输入控制单元的第二端连接所述锁存单元的输入端；所述输出控制单元的控制端连接第二控制信号线，所述输出控制单元的第一端连接所述锁存单元的输出端，所述输出控制单元的第二端连接所述发光模块的第一端；优选的，所述数据写入模块的控制端连接第一扫描线，所述数据写入模块的第一端连接数据线，所述数据写入模块的第二端连接所述驱动模块的第一端；所述像素电路还包括补偿模块，所述补偿模块的控制端连接补偿控制信号线，所述补偿模块的第一端连接所述驱动模块的第二端，所述补偿模块的第二端连接所述驱动模块的
控制端；所述像素电路还包括第一发光控制模块和第二发光控制模块，所述第一发光控制模块、所述驱动模块、所述第二发光控制模块、所述发光模块串联在所述第一电源线和所述第二电源线之间。6.根据权利要求3所述的像素电路，其特征在于，所述锁存单元包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；所述第一晶体管的栅极与所述锁存单元的输入端电连接，所述第一晶体管的第一极接入所述第一电压，所述第一晶体管的第二极与所述第二晶体管的第一极电连接，所述第二晶体管的栅极与所述锁存单元的输入端电连接，所述第二晶体管的第二极接入所述第二电压；所述第三晶体管的栅极与所述锁存单元的输出端电连接，所述第三晶体管的第一极接入所述第一电压，所述第三晶体管的第二极与所述第四晶体管的第一极电连接，所述第四晶体管的栅极与所述锁存单元的输出端电连接，所述锁存单元的第二极接入所述第二电压；所述第一晶体管的栅极、所述第二晶体管的栅极与所述第三晶体管的第二极电连接；所述第三晶体管的栅极、所述第四晶体管的栅极与所述第一晶体管的第二极电连接；其中，所述第一晶体管和所述第三晶体管的沟道类型相同，所述第二晶体管和所述第四晶体管的沟道类型相同。7.根据权利要求2所述的像素电路，其特征在于，所述第一电压等于所述第一电源线上的电压；和/或所述像素电路还包括初始化模块，所述初始化模块的第一端接入初始化电压，所述初始化模块的第二端与驱动模块的控制端电连接，所述初始化模块用于在所述第一初始化阶段将所述初始化电压写入到所述驱动模块的控制端；或者，初始化模块用于在第二初始化阶段将所述初始化电压写入到所述驱动模块的控制端，其中所述第二初始化阶段与所述第一初始化阶段不同时进行；其中所述第二电压等于所述初始化电压。8.一种像素电路的驱动方法，其特征在于，包括：在第一显示模式下，数据写入模块在数据写入阶段向驱动模块的控制端写入数据电压；驱动模块在第一发光阶段根据自身控制端的电压向发光模块输出驱动电流；在第二显示模式下，锁存模块根据输入的数据电压的大小，在第二发光阶段向所述发光模块的第一端输出第一电压或第二电压；优选的，第一显示模式下的画面切换频率大于第二显示模式下的画面切换频率；优选的，所述驱动方法还包括：在第一显示模式下，锁存模块根据输入的设定电压，在第一初始化阶段向所述发光模块的第一端输出第二电压。9.根据权利要求8所述的像素电路的驱动方法，其特征在于，所述锁存模块包括锁存单元、输入控制单元和输出控制单元；所述在第一显示模式下，锁存模块根据输入的设定电压，在第一初始化阶段向所述发光模块的第一端输出第二电压，包括：所述输入控制单元在第一锁存写入阶段，将输入的设定电压传输至所述锁存单元的输
入端，以使所述锁存单元根据所述设定电压输出第二电压；所述输出控制单元在所述第一初始化阶段将所述第二电压传输至所述发光模块的第一端；和/或，所述在第二显示模式下，所述锁存模块根据输入的数据电压的大小，在第二发光阶段向所述发光模块的第一端输出第一电压或所述第二电压，包括：所述输入控制单元在第二锁存写入阶段，将所述数据电压传输至所述锁存单元的输入端，以使所述锁存单元用于根据所述数据电压的大小锁存并输出所述第一电压或所述第二电压；所述输出控制单元在所述第二发光阶段将所述第一电压或所述第二电压传输至发光模块的第一端；其中，所述第一锁存写入阶段为所述第一显示模式下的锁存写入阶段；所述第二锁存写入阶段为所述第二显示模式下的锁存写入阶段；优选的，所述驱动方法还包括：在所述第二显示模式下，通过控制所述输出控制单元的导通时长控制所述发光模块的发光亮度。10.一种显示面板，其特征在于，包括权利要求1-7任一项所述像素电路；和/或，包括多个像素电路和多个锁存模块，每个所述锁存模块对应连接至少两个所述像素电路，所述像素电路包括数据写入模块、驱动模块和发光模块；所述锁存模块包括输入控制单元、锁存单元和与所述锁存模块连接的像素电路一一对应的输出控制单元，所述锁存单元的输入端通过所述输入控制单元连接对应的一像素电路所连接的数据线，所述锁存单元的输出端通过对应的所述输出控制单元连接对应的像素电路的发光模块的第一端；其中，所述锁存模块中，不同所述输出控制单元的控制端连接的信号线不同。

技术总结

本发明实施例公开了一种像素电路及其驱动方法、显示面板，通过设置像素电路包括锁存模块，锁存模块与发光模块的第一端电连接，锁存模块在第二显示模式下，根据输入的数据电压的大小，在第二发光阶段向发光模块的第一端输出使发光模块发光的第一电压或使发光模块不发光的第二电压，即在第二显示模式下通过锁存模块控制发光模块的发光状态。因锁存模块自身的锁存所用，使得画面不需要进行改变时，通过向锁存模块输入一次数据电压后，锁存模块可以长时间输出第一电压或第二电压，使得显示面板可以较长时间保持同一静态画面不变，则第二显示模式下数据写入模块和驱动模块均可关断，且驱动芯片输出数据电压的频率降低，从而降低显示装置的功耗。示装置的功耗。示装置的功耗。