显示面板、集成芯片及显示装置的制作方法

阅读：评论：0

1.本发明涉及显示技术领域，特别是涉及一种显示面板、用于为该显示面板提供信号的集成芯片以及包含该显示面板的显示装置。

背景技术：

2.随着显示技术的不断发展和消费者对于显示面板的要求日益增多，显示面板所集成的功能日趋增多，在一些场景下，对于同一显示面板，要求不同区域具备不同的显示功能，例如，对于游戏、电影播放等显示区域和对于文字、时间信息等显示区域的要求不同，通过对这些不同区域进行差异化设计，则可以在实现较好的用户体验的同时，实现降低功耗等效果。
3.像素电路是显示面板中的关键部件，其决定着显示面板的发光元件所接收的驱动电流，进而决定着显示面板的发光效果，当显示面板的不同区域进行差异化设计时，往往需要针对不同显示区分别调整其各自对应的像素电路，使得不同的显示区在实现各自的功能的同时，能够具有较好的显示效果。

技术实现要素：

4.有鉴于此，本技术提供一种显示面板、用于为该显示面板提供信号的集成芯片以及包含该显示面板的显示装置，用以对不同显示区根据其各自的功能进行分区域差异化设计，以实现不同显示区的功能。
5.本技术实施例的一方面提供一种显示面板，包括：
6.第一显示区和第二显示区；
7.像素电路，像素电路包括第一像素电路和第二像素电路，第一像素电路与第一显示区的发光元件连接，第二像素电路与第二显示区的发光元件连接；
8.像素电路包括驱动晶体管和第一预设模块，第一预设模块的一端与驱动晶体管连接；其中，
9.第一像素电路中的第一预设模块的控制端用于接收第一控制信号，第二像素电路中的第一预设模块的控制端用于接收第二控制信号；
10.在显示面板工作过程的至少一个阶段内，第一控制信号的脉冲变化频率为f1，第二控制信号的脉冲变化频率为f2，其中，f1≠f2。
11.本技术实施例的另一方面提供一种集成芯片，用于为上述显示面板提供信号。
12.本技术实施例的又一方面提供一种显示装置，包括上述的显示面板。
13.通过上述描述可知，本技术实施例提供的显示面板、集成芯片和显示装置，其中，显示面板包括与第一显示区的发光元件连接的第一像素电路和与第二显示区的发光元件连接的第二像素电路，第一像素电路中的第一预设模块的控制端用于接收第一控制信号，第二像素电路中的第一预设模块的控制端用于接收第二控制信号，在显示面板工作过程的至少一个阶段内，第一控制信号的脉冲变化频率f1与第二控制信号的脉冲变化频率f2不相
等。因为第一预设模块的一端与驱动晶体管连接，用于为驱动晶体管传输预设信号，当f1≠f2时，第一控制信号控制第一预设模块开启和关断的频率将与第二控制信号控制第一预设模块开启和关断的频率不同，如此，第一像素电路接收预设信号的频率将与第二像素电路接收预设信号的频率不同，本技术通过如此设计，从而实现第一像素电路和第二像素电路接收预设信号的频率差异化，从而对第一显示区和第二显示区根据其各自的功能来控制预设信号的传输，在实现其各自功能的同时，充分降低功耗。
附图说明
14.图1是本技术实施例提供的一种显示面板的示意图；
15.图2是本技术实施例提供的另一种显示面板的示意图；
16.图3是本技术实施例提供的又一种显示面板的示意图；
17.图4是本技术实施例提供的再一种显示面板的示意图；
18.图5是本技术实施例提供的又一种显示面板的示意图；
19.图6是本技术实施例提供的再一种显示面板的示意图；
20.图7是本技术实施例提供的又一种显示面板的示意图；
21.图8是本技术实施例提供的再一种显示面板的示意图；
22.图9是本技术实施例提供的又一种显示面板的示意图；
23.图10是本技术实施例提供的一种晶体管的对比示意图；
24.图11是本技术实施例提供的再一种显示面板的示意图；
25.图12是本技术实施例提供的又一种显示面板的示意图；
26.图13是本技术实施例提供的再一种显示面板的示意图；
27.图14是本技术实施例提供的又一种显示面板的示意图；
28.图15是本技术实施例提供的再一种显示面板的示意图；
29.图16是本技术实施例提供的又一种显示面板的示意图；
30.图17是本技术实施例提供的再一种显示面板的示意图；
31.图18是本技术实施例提供的又一种显示面板的示意图；
32.图19是本技术实施例提供的再一种显示面板的示意图；
33.图20是本技术实施例提供的一种显示装置的示意图。
具体实施方式
34.为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。
35.需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
36.本技术实施例的一方面提供一种显示面板，显示面板可以为有机发光二极管(oled，organic light emitting diode)显示面板，也可以为微型发光二极管(micro led，micro light emitting diode)显示面板，还可以为其他类型的显示面板，本实施例对此不作特殊限定。
37.参考图1-图8，图1是本技术实施例提供的一种显示面板的示意图，图2是本技术实施例提供的另一种显示面板的示意图，图3是本技术实施例提供的又一种显示面板的示意图，图4是本技术实施例提供的再一种显示面板的示意图，图5是本技术实施例提供的又一种显示面板的示意图，图6是本技术实施例提供的再一种显示面板的示意图，图7是本技术实施例提供的又一种显示面板的示意图，图8是本技术实施例提供的再一种显示面板的示意图，其中，显示面板包括：第一显示区100和第二显示区200；像素电路，像素电路包括第一像素电路101和第二像素电路102，第一像素电路101与第一显示区100的发光元件20连接，第二像素电路102与第二显示区200的发光元件20连接；像素电路10包括驱动晶体管t0和第一预设模块11，第一预设模块11的一端与驱动晶体管t0连接；其中，第一像素电路101中的第一预设模块11的控制端用于接收第一控制信号vc1，第二像素电路102中的第一预设模块11的控制端用于接收第二控制信号vc2；在显示面板工作过程的至少一个阶段内，第一控制信号vc1的脉冲变化频率为f1，第二控制信号vc2的脉冲变化频率为f2，其中，f1≠f2。
38.本实施例中，第一预设模块11的一端与驱动晶体管t0连接，可选的，如图1所示，第一预设模块11的一端连接于驱动晶体管t0的第一极，即n2节点，第一像素电路101中，第一预设模块11在第一控制信号vc1的控制下，用于为驱动晶体管t0的第一极提供信号，第二像素电路102中，第一预设模块11在第二控制信号vc2的控制下，用于为驱动晶体管t0的第一极提供信号。可选的，如图2所示，第一预设模块11的一端连接于驱动晶体管t0的第二极，即n3节点，第一像素电路101中，第一预设模块11在第一控制信号vc1的控制下，用于为驱动晶体管t0的第二极提供信号，第二像素电路102中，第一预设模块11在第二控制信号vc2的控制下，用于为驱动晶体管t0的第二极提供信号。可选的，如图3所示，第一预设模块11的一端连接于驱动晶体管t0的栅极，即n1节点，第一像素电路101中，第一预设模块11在第一控制信号vc1的控制下，用于为驱动晶体管t0的栅极提供信号，第二像素电路102中，第一预设模块11在第二控制信号vc2的控制下，用于为驱动晶体管t0的栅极提供信号。可选的，如图4所示，第一预设模块11的一端连接于驱动晶体管t0的栅极，即n1节点，另一端连接于驱动晶体管t0的第一极或者第二极，即n2节点或者n3节点，第一像素电路101中，第一预设模块11在第一控制信号vc1的控制下，用于选择性地为驱动晶体管t0的栅极和第一极或者第二极之间提供信号通路，第二像素电路102中，第一预设模块11在第二控制信号vc2的控制下，用于选择性地为驱动晶体管t0的栅极和第一极或者第二极之间提供信号通路。
39.通过上述描述可知，第一预设模块11的一端与驱动晶体管t0连接，用于为驱动晶体管t0的栅极或者第一极或者第二极提供信号，而本实施例中，基于对第一显示区100和第二显示区200的功能要求不同，因此，对于第一像素电路101和第二像素电路102接收预设信号的频率要求也不同，这就使得对于第一预设模块11的控制信号的脉冲变化频率要求不同，也即第一控制信号vc1的脉冲变化频率f1与第二控制信号vc2的脉冲变化频率f2不同，从而对第一像素电路101和第二像素电路102的驱动晶体管t0的栅极或者第一极或者第二极接收预设信号的频率进行分别管控，进而实现第一显示区100和第二显示区200各自的功能。
40.本实施例中，可选的，如图5-图8所示，第一预设模块11为数据写入模块111，数据写入模块111连接于驱动晶体管t0的第一极，用于为驱动晶体管t0提供数据信号vdata；或者，第一预设模块11为补偿模块112，补偿模块112连接于驱动晶体管t0的栅极和第二极之
间，用于补偿驱动晶体管t0的阈值电压偏差；或者，第一预设模块11为复位模块113，复位模块113连接于驱动晶体管t0的栅极或者第二极，用于为驱动晶体管t0提供复位信号vref；或者，第一预设模块11为偏置调节模块114，偏置调节模块114连接于驱动晶体管t0的第一极或者第二极，用于为驱动晶体管t0提供偏置调节信号v0。
41.需要说明的是，如图5和图6所示，驱动晶体管t0为pmos型晶体管，其中，图5中偏置调节模块114连接于驱动晶体管t0的第一极，图6中偏置调节模块114连接于驱动晶体管t0的第二极。如图7和图8所示，驱动晶体管t0为nmos型晶体管，其中，图7中偏置调节模块114连接于驱动晶体管t0的第一极，图8中偏置调节模块114连接于驱动晶体管t0的第二极。当驱动晶体管t0为pmos型晶体管时，在发光阶段，驱动晶体管t0的栅极上施加的信号为数据信号vdata，第一极上施加的信号为第一电源信号pvdd，而第二极的信号可能为一个相对较低的电位，此时，可能存在驱动晶体管t0的栅极电位高于第二极电位的情形，而此时pmos型的驱动晶体管t0处于开启状态，这时，栅极与第二极之间会存在一个反向电场，导致驱动晶体管t0的有源层的载流子极化，从而导致驱动晶体管t0的阈值电压偏移，进而影响驱动电流的生成，为了改善这一现象，通过偏置调节模块114为驱动晶体管t0的第一极或者第二极输入一个相对高电平的偏置调节信号，使得第一极或者第二极的电位高于栅极电位，从而抵消掉前述阈值电压偏移的问题。当驱动晶体管t0为nmos型晶体管时，情况类似，在发光阶段，可能存在nmos型的驱动晶体管t0的栅极电位低于第二极电位的情形，此时也会形成一个反向电场，因此驱动晶体管t0的阈值电压偏移，因此，通过偏置调节模块114为驱动晶体管t0的第一极或者第二极输入一个相对低电平的偏置调节信号，使得第一极或者第二极的电位低于栅极电位，从而抵消掉前述阈值电压偏移的问题。
42.本实施例中，在一些情形下，对于第一显示区100和第二显示区200的功能要求，体现在数据刷新频率的差异，例如，第一显示区100为播放电影、游戏等画面的区域，则要求较高的数据刷新频率，以保证快速的画面刷新，提升用户体验，而第二显示区200为显示文字、时间信息等的区域，则不需要较高的数据刷新频率，在较低的数据刷新频率下，即可满足要求。在此种情形下，第一像素电路101和第二像素电路102接收数据信号的频率不同，那么，要实现此目的，要将第一像素电路101和第二像素电路102的涉及到数据信号输入路径上的模块的控制信号的频率设计为不同。
43.上述位于数据信号输入路径上的模块，可以为数据写入模块111，数据写入模块111的一端连接于数据信号端，用于接收数据信号vdata，另一端连接于驱动晶体管t0的第一极，用于为驱动晶体管t0的第一极提供数据信号vdata，因此，如果第一预设模块11为数据写入模块111，则通过使得第一控制信号vc1和第二控制信号vc2的脉冲变化频率不同，则可以控制第一显示区100和第二显示区200的数据刷新频率不同。参考图5-图8，当第一预设模块11为数据写入模块111时，第一像素电路101中的数据写入模块111的控制信号s11即为第一控制信号vc1，第二像素电路102中的数据写入模块111的控制信号s21即为第二控制信号vc2。可选的，数据写入模块111包括数据写入晶体管t1，第一像素电路101中的数据写入晶体管t1的栅极接收控制信号s11，即第一控制信号vc1，第二像素电路102中的数据写入晶体管t1的栅极接收控制信号s21，即第二控制信号vc2。
44.另外，上述位于数据信号输入路径上的模块，也可以为补偿模块112，补偿模块112的一端连接于驱动晶体管t0的栅极，另一端连接于驱动晶体管t0的第二极，用于补偿驱动
晶体管t0的阈值电压偏差，因为数据信号vdata需要输入驱动晶体管t0的栅极，才可产生驱动电流，因此，数据信号vdata由数据写入模块111输入驱动晶体管t0的第一极后，会经由驱动晶体管t0输入驱动晶体管t0的第二极，再经由补偿模块112输入驱动晶体管t0的栅极，因此，如果第一预设模块11为补偿模块112，则通过使得第一控制信号vc1和第二控制信号vc2的脉冲变化频率不同，可以控制第一显示区100和第二显示区200的数据刷新频率不同。参考图5-图8，当第一预设模块11为补偿模块112时，第一像素电路101中的补偿模块112的控制信号s12即为第一控制信号vc1，第二像素电路102中的补偿模块112的控制信号s22即为第二控制信号vc2。可选的，补偿模块112包括补偿晶体管t2，第一像素电路101中的补偿晶体管t2的栅极接收控制信号s21，即为第一控制信号vc1，第二像素电路102中的补偿晶体管t2的栅极接收控制信号s22，即第二控制信号vc2。
45.此外，在像素电路的工作过程中，一般地，数据写入阶段往往需要伴随复位阶段的进行，因为，数据信号vdata写入驱动晶体管t0的栅极之前，一般需要对驱动晶体管t0的栅极进行复位，将前一帧的数据信号复位至一固定电位后，再进行数据信号vdata的写入，从而避免前一帧的数据信号对于当前帧的数据信号vdata造成干扰，因此，一般而言，对于不需要写入数据信号的帧，也不需要进行复位阶段，故而，第一预设模块11也可以为复位模块113，复位模块113的一端连接于驱动晶体管t0的栅极或者第二极，另一端连接于复位信号端，用于为驱动晶体管t0提供复位信号vref，此时，通过使得第一控制信号vc1和第二控制信号vc2的脉冲变化频率不同，则可以控制第一显示区100和第二显示区200的复位频率不同，从而匹配第一显示区100和第二显示区200的数据刷新频率不同的要求。参考图5-图8，当第一预设模块11为复位模块113时，第一像素电路101中的复位模块113的控制信号s13即为第一控制信号vc1，第二像素电路102中的复位模块113的控制信号s23即为第二控制信号vc2。可选的，复位模块113包括复位晶体管t3，第一像素电路101中的复位晶体管t3的栅极接收控制信号s13，即第一控制信号vc1，第二像素电路102中的复位晶体管t3的栅极接收控制信号s23，即第二控制信号vc2。
46.在一些其他情形下，第一预设模块11还可以为偏置调节模块114，因为第一像素电路101和第二像素电路102的数据刷新频率不同，而如前面所述，数据刷新频率不同，会导致不同的发光阶段中驱动晶体管t0的栅极的信号变化频率不同，而驱动晶体管t0的偏置程度与驱动晶体管t0的栅极的电位有关，因此，第一像素电路101和第二像素电路102的偏置情况可能存在差别，基于此，第一像素电路101和第二像素电路102中输入偏置调节信号的频率也可以不同，因此，第一预设模块11可以为偏置调节模块114。此时，参考图5-图8，第一像素电路101中的偏置调节模块114的控制信号s14即为第一控制信号vc1，第二像素电路102中的偏置调节模块114的控制信号s24即为第二控制信号vc2。可选的，偏置调节模块114包括偏置调节晶体管t4，第一像素电路101中偏置调节晶体管t4的栅极接收控制信号s14，即为第一控制信号vc1，第二像素电路102中偏置调节晶体管t4的栅极接收控制信号s24，即为第二控制信号vc2。
47.可选的，本实施例中，在显示面板工作过程的至少一个阶段内，第一像素电路101的数据刷新频率大于第二像素电路102的数据刷新频率；其中，当第一预设模块11为数据写入模块111或者补偿模块112或者复位模块113时，f1＞f2；或者，当第一预设模块11为偏置调节模块114时，f1＞f2，或者，f1≤f2。
48.显示面板中，一般帧刷新频率为画面刷新的最小单元子帧的变化频率，而数据刷新频率是指数据信号vdata写入驱动晶体管t0的栅极的频率，以帧刷新频率为120hz的面板为例说明，数据刷新频率为60hz时，则表示，一个数据刷新周期内包括1个数据写入帧和1个保持帧，数据写入帧指有数据信号vdata写入驱动晶体管t0的栅极的子帧，保持帧指无数据信号vdata写入驱动晶体管t0的栅极的子帧；当数据刷新频率为30hz时，则表示，一个数据刷新周期内包括1个数据写入帧和3个保持帧，以此类推。第一像素电路101的数据刷新频率大于第二像素电路102的数据刷新频率，例如，第一像素电路101的数据刷新频率为60hz，第二像素电路102的数据刷新频率为30hz等，仅举例说明，在其他的情形下，可以根据实际需要设定第一像素电路101和第二像素电路102的数据刷新频率。
49.由前文描述可知，因数据写入模块111和补偿模块112位于数据信号vdata输入驱动晶体管t0的栅极的路径上，因此，当第一预设模块11为数据写入模块111或者补偿模块112时，第一像素电路101的数据刷新频率大于第二像素电路102的数据刷新频率时，则会存在f1＞f2。也即，第一像素电路101上控制数据信号vdata传输的模块的开关频率大于第二像素电路102上控制数据信号vdata传输的模块的开关频率，如此才能实现第一像素电路101的数据刷新频率大于第二像素电路102的数据刷新频率。
50.另外，也如前文所述，因为复位阶段往往是伴随着数据写入阶段而产生的，因此，当第一预设模块11为复位模块113时，第一像素电路101的数据刷新频率大于第二像素电路102的数据刷新频率时，则会存在f1＞f2。也即数据刷新频率大的像素电路中，复位模块113的开关频率也较大。
51.此外，当第一预设模块11为偏置调节模块114时，此时情况与上述情况存在一定不同，因为偏置调节模块114不位于数据信号vdata输入驱动晶体管t0的栅极的路径上，也不位于复位信号vref的写入路径上，也即，偏置调节模块114不用于控制数据刷新频率，因此，当第一像素电路101的数据刷新频率大于第二像素电路102的数据刷新频率时，偏置调节模块114的开关频率需要根据其功能进行设计。在一些情形下，当数据刷新频率越大时，表示驱动晶体管t0的栅极电位的变化频率也越大，而如前文所述，驱动晶体管t0的偏置问题跟发光阶段驱动晶体管t0的栅极电位密切相关，当驱动晶体管t0的栅极电位的变化频率较大时，驱动晶体管t0不会长时间存在相同的反向电场，也即，不会长时间处于相同的偏置问题下，而驱动晶体管t0的栅极电位变化频率较小时，那么如果出现偏置问题，则偏置问题可能在相对较长的时间内存在，因此，当像素电路的数据刷新频率较低时，可能会导致偏置问题更加严重，为了解决这一问题，可能需要进行偏置调节阶段的频率大一些，通过多次的偏置调节来修正偏置问题，而像素电路的数据刷新频率较高时，偏置问题相对较轻缓一些，则偏置调节阶段的频率可以适当小一些，因此，在这种情形下，可能存在f1≤f2的情况。当然，在一些其他的情形中，例如，当第一像素电路101和第二像素电路102的数据刷新频率都比较低，只是第一像素电路101的数据刷新频率相对高一些，此时，第一像素电路101和第二像素电路102都需要多次的偏置调节阶段，才能修正驱动晶体管t0的偏置问题，以及，如果对于第一像素电路101所对应的第一显示区100的显示效果要求更好时，可能也会存在f1＞f2的情形。
52.本实施例中，可选的，参考图9，图9是本技术实施例提供的又一种显示面板的示意图，其中，像素电路还包括第二预设模块12；第一像素电路101中的第二预设模块12的控制
端用于接收第四控制信号vc4，第二像素电路102中的第二预设模块12的控制端用于接收第五控制信号vc5；其中，在显示面板工作过程的至少一个阶段内，第四控制信号vc4的脉冲变化频率为f4，第五控制信号vc5的脉冲变化频率为f5；|f1-f2|＞|f4-f5|≥0。
53.在显示面板中，位于数据信号vdata写入驱动晶体管t0的栅极路径上的模块数据写入模块111和补偿模块112，以及用于为驱动晶体管t0的栅极提供复位信号vref的复位模块113，都与数据刷新频率的变化息息相关，因此，这些模块都可以称为第一预设模块11，当第一像素电路101和第二像素电路102的数据刷新频率不同时，第一控制信号vc1的脉冲变化频率为f1，第二控制信号vc2的脉冲变化频率为f2，f1和f2之间的差别代表着第一像素电路101和第二像素电路102之间的数据刷新频率差。而像素电路中往往还包括一些模块，跟数据刷新频率的变化无关，这些模块进行开启和关断的转换不一定受到数据刷新频率的限制，这一类模块即为第二预设模块12。在一些情形中，只要像素电路进行子帧的刷新，那么，第二预设模块12就需要进行开启和关断的转换，此时，第一像素电路101和第二像素电路102中第二预设模块12开启和关断的频率可以相同，也即，第四控制信号的脉冲变化频率f4与第五控制信号的脉冲变化频率f5相等。在一些其他的情形下，第一像素电路101和第二像素电路102中第二预设模块12开启和关断的频率可以不同，但是，可能存在小幅度的差异，并不会完全按照数据刷新频率的差异来设置，此时，可能存在f4与f5不相等，但是|f1-f2|＞|f4-f5|的情形，因此，综合来看，|f1-f2|＞|f4-f5|≥0。
54.需要说明的是，图9仅示意性地示出了第二预设模块12的连接方式，不应理解为第二预设模块12只能连接于n2节点，在其他实施方式中，第二预设模块12还可以连接于n1节点或者n3节点，以及也可以连接于发光元件，还可以连接于其他位置。
55.可选的，参考图5-图8，第二预设模块12可以为发光控制模块115，发光控制模块115连接于第一电源信号端与驱动晶体管t0之间，或者，发光控制模块115连接于驱动晶体管t0与发光元件20之间，用于选择性地允许发光元件20进入发光阶段。可选的，发光控制模块115包括第一发光控制模块1151和第二发光控制模块1152，第一发光控制模块1151连接于第一电源信号端与驱动晶体管t0的第一极(如图5和图6所示)或第二极(如图7和图8所示)之间，用于为驱动晶体管t0提供第一电源信号vdata，第二发光控制模块1152连接于驱动晶体管t0的第一极(如图7和图8所示)或者第二极(如图5和图6所示)与发光元件20之间，用于选择性地允许驱动电流进入发光元件20。因为发光控制模块115的开启和关断控制着发光元件是否发光，而在一个子帧的周期内，即存在发光元件开启和关断的过程，因此，一般而言，发光控制模块115的开启和关断，需要与子帧的频率保持一致，故而，发光控制模块115的控制信号的频率的变化与数据刷新频率的变化不同。本实施例中，第一像素电路101中，发光控制模块115的控制信号为em1，即第四控制信号vc4，第二像素电路102中，发光控制模块115的控制信号为em2，即第五控制信号vc5。可选的，第一发光控制模块1151包括第一发光控制晶体管t5，第二发光控制模块1152包括第二发光控制晶体管t6，第一像素电路101中，第一发光控制晶体管t5和第二发光控制晶体管t6的栅极用于接收控制信号em1，即第四控制信号vc4；第二像素电路102中，第一发光控制晶体管t5和第二发光控制晶体管t6的栅极用于接收控制信号em2，即第五控制信号vc5。
56.可选的，第二预设模块12还可以为初始化模块117，初始化模块117的一端连接于初始化信号端，另一端连接于发光元件20，用于为发光元件20提供初始化信号vini。因发光
元件20在上一帧发光结束后，一般还存留着上一帧的驱动电流信息，需要对发光元件20施加一初始化信号vini，将上一帧的驱动电流信息进行初始化，之后再写入当前帧的驱动电流，因此，初始化模块117的开启和关闭也与数据刷新频率没有直接的对应关系，在一些情形下，当显示面板经过一个发光阶段，就要进行一次初始化阶段，因此，第一像素电路101和第二像素电路102的初始化模块117的控制信号的脉冲变化频率差异与数据刷新频率差异存在不同。此时，第一像素电路101中初始化模块117的控制信号s15，即为第四控制信号vc4，第二像素电路102中初始化模块117的控制信号s25，即为第五控制信号vc5。可选的，初始化模块117包括初始化晶体管t7，第一像素电路101中的初始化晶体管t7的栅极接收控制信号s15，即第四控制信号vc4，第二像素电路102中的初始化晶体管t7的栅极接收控制信号s25，即第五控制信号vc5。
57.另外，可选的，在一些实施方式中，第二预设模块12还可以为偏置调节模块114，偏置调节模块114连接于驱动晶体管t0的第一极或者第二极，用于为驱动晶体管t0提供偏置调节信号。因为偏置调节模块114不直接位于数据信号vdata写入或者复位信号vref写入的路径上，因此，偏置调节模块114的开启和关断频率与数据刷新频率变化可以不同，因此，偏置调节模块114也可以为第二预设模块12，因偏置调节模块114主要用于为驱动晶体管t0提供偏置调节信号，在一些情形中，一帧画面结束后，即需要进行偏置调节阶段，从而及时将驱动晶体管t0的偏置问题进行修正。此时，第一像素电路101中的偏置调节模块114的控制信号s14，即为第四控制信号vc4，第二像素电路102中的偏置调节模块114的控制信号s24，即为第五控制信号vc5。可选的，偏置调节模块114包括偏置调节晶体管t4，第一像素电路101中的偏置调节晶体管t4的栅极接收控制信号s14，即为第四控制信号vc4，第二像素电路102中的偏置调节晶体管t4的栅极接收控制信号s24，即为第五控制信号vc5。
58.可选的，本实施例中，(f1-f2)
×
(f4-f5)≥0。如前文所述，f1可能决定着第一像素电路101的数据刷新频率，f2可能决定着第二像素电路102的数据刷新频率，而f4和f5与数据刷新频率的联系并不大，在这种情形下，可能存在f4＝f5的情形，也即，第二预设模块12的开启和关断的频率在第一像素电路101和第二像素电路102中保持一致，这种情形下，(f1-f2)
×
(f4-f5)＝0。在其他情形下，可能存在一些情形，当第一像素电路101和第二像素电路102的数据刷新频率不同时，第二预设模块12的开启和关断的频率也随着发生相应的变化，但是变化的幅度并没有f1和f2之间的幅度那样大，比如，第二像素电路102的数据刷新频率较小，那么对于一个数据刷新周期，因为数据信号保持不变，也即驱动电流保持不变，那么，相对应地，初始化模块117的变化频率可以适当降低，可以经过多帧之后，再进行一次刷新。因此，此时可能出现的情形为f4＞f5，且(f1-f2)
×
(f4-f5)＞0。
59.在一些特殊的情形下，也可能存在(f1-f2)
×
(f4-f5)＜0的情况，例如，当第二预设模块12为偏置调节模块114时，如前文所述，可能存在一种情形，当第一像素电路101的数据刷新频率较高，而第二像素电路102的数据刷新频率较低时，为了避免第二像素电路102长期保持在同一偏置状态下，可能需要对低频数据刷新的第二像素电路102进行相对高频的偏置调节，才能充分调整第二像素电路102的偏置问题，此时，可能存在f4＜f5的情况，使得(f1-f2)
×
(f4-f5)＜0。
60.可选的，本实施例中，参考图10，图10是本技术实施例提供的一种晶体管的对比示意图，其中，在衬底基板3000上，第一像素电路101的第一预设模块11包括第一晶体管t10，
第二像素电路102的第一预设模块11包括第二晶体管t20，第一晶体管t10和第二晶体管t20的有源层均包含氧化物半导体，第一晶体管t10包括有源层3011、栅极3012a和/或栅极3012b、源极3013、漏极3014，其中有源层3011包含氧化物半导体；第二晶体管t20包括有源层3021、栅极3022a和/或栅极3022b、源极3023、漏极3024，其中有源层3021包含氧化物半导体；需要说明的是，第一晶体管t10中的栅极3012a可以为底栅，栅极3012b可以为顶栅，通过顶、底双栅极的设计，提升第一晶体管t10的稳定性。类似地，第二晶体管t20中的栅极3022a可以为底栅，栅极3022b可以为顶栅，从而提升第二晶体管t20的稳定性。第一像素电路101的第二预设模块12包括第三晶体管t30，第二像素电路102的第二预设模块12包括第四晶体管t40，第三晶体管t30和第四晶体管t40的有源层均包含硅。第三晶体管t30包括有源层3031、栅极3032、源极3033和漏极3034，第四晶体管t40包括有源层3041、栅极3042、源极3043和漏极3044。
61.因氧化物半导体晶体管具有漏电流小的优势，因此，像素电路中，与驱动晶体管t0连接的晶体管，尤其是与驱动晶体管t0的栅极连接的晶体管，优选为氧化物半导体晶体管，因为驱动晶体管t0的栅极承担着存储数据信号vdata的功能，而驱动电流的生成与数据信号vdata密切相关，因此，驱动晶体管t0的栅极电位稳定性直接影响着驱动电流的稳定性，因此，选择漏电流较小的氧化物半导体晶体管连接于驱动晶体管t0的栅极，从而充分保证发光阶段驱动晶体管t0的栅极电位稳定性。因本实施例中，第一预设模块11的一端连接于驱动晶体管t0，其一般位于数据信号vdata的写入路径上，或者复位信号vref信号的写入路径上，这都要求第一预设模块11具有较小的关态漏电流，从而保证驱动晶体管t0上的电位稳定性，因此，优选第一像素电路101和第二像素电路102中的第一预设模块11都包含氧化物半导体晶体管。而对于第二预设模块12，因其不直接位于数据信号vdata或者复位信号vref的输入路径上，也不与驱动晶体管t0的栅极直接连接，其更需要具备较快的响应速度，因此，一般采用响应速度较快的硅晶体管。
62.可选的，本实施例中，如图5-图8所示，像素电路包括偏置调节模块114，偏置调节模块114连接于驱动晶体管t0的第一极或者第二极，用于为驱动晶体管t0提供偏置调节信号；第一像素电路101中的偏置调节模块用于接收第一偏置调节信号vb1，第二像素电路102中的偏置调节模块用于接收第二偏置调节信号vb2。
63.在一些实施方式中，f1≠f2时，vb1＝vb2，也即，第一像素电路101与第二像素电路102的数据刷新频率不同，但是第一像素电路101接收的偏置调节信号vb1与第二像素电路102接收的偏置调节信号vb2相同，当第一像素电路101与第二像素电路102的数据刷新频率相差并不大，偏置问题的差异并不明显时，可以通过相同的偏置调节信号来调节，如此，有助于简化面板工艺。
64.在另一些实施方式中，f1≠f2时，vb1≠vb2，也即，第一像素电路101与第二像素电路102的数据刷新频率不同，而且其各自接收的偏置调节信号也不同，在一些情形中，第一像素电路101与第二像素电路102的数据刷新频率相差较大，偏置问题存在较大差异，或者，对于第一像素电路101的偏置问题修正的效果要求与第二像素电路102的偏置问题修正的效果要求不同时，会分别针对第一像素电路101和第二像素电路102选择各自比较适合的偏置调节信号，从而保证第一显示区100和第二显示区200各自的显示功能。
65.可选的，在一些实施方式中，f1＞f2，vb1＜vb2，或者，f1＜f2，vb1＞vb2，也即，
(f1-f2)
×
(vb1-vb2)＜0，数据刷新频率的变化与偏置调节信号的电压值变化呈负相关。对于驱动晶体管t0为pmos型晶体管的情形，驱动晶体管t0的偏置问题主要是因为发光阶段可能存在栅极的电位高于第二极的电位而导致的，因此，为了抵消偏置问题，偏置调节信号往往是比较高的电位，当数据刷新频率较低时，在同一数据信号下的发光阶段保持的时间比较长，因此，偏置问题相对会比较严重，这种情况下，为了在较短的时间内充分抵消偏置问题，可能需要更高的偏置调节信号，从而使得，数据刷新频率低时，偏置调节信号反而高，从而出现f1＞f2，vb1＜vb2，或者，f1＜f2，vb1＞vb2的情况，也即(f1-f2)
×
(vb1-vb2)＜0。当然，驱动晶体管t0为pmos型晶体管时，在另一些情形下，也可能出现(f1-f2)
×
(vb1-vb2)＞0的情形，即数据刷新频率的变化与偏置调节信号的电压值变化呈正相关。例如，当第一像素电路101为高数据刷新频率，第二像素电路102为低刷新频率时，第一显示区100用于播放高刷新频率的画面，而第二显示区200用于播放相对静止的画面，如此，对于第一像素电路101的偏置问题改善的要求远远大于对于第二像素电路102的偏置问题改善的要求，因为，偏置问题是否改善，会影响到灰阶变化过程中的闪烁以及亮度不稳定等问题，在此种情况下，就可能存在，为第一像素电路101提供较高的偏置调节信号，以保证偏置问题充分改善，而第二像素电路102提供相对较低的偏置调节信号，满足对于相对静止的第二显示区200的显示要求即可。
66.当驱动晶体管t0为nmos型晶体管时，驱动晶体管t0的偏置问题主要是因为发光阶段可能产生的栅极电位低于第二极电位而产生的，此时，需要为驱动晶体管t0提供一个相对低电平的偏置调节信号，来抵消偏置问题。当数据刷新频率越低时，驱动晶体管t0在同一数据信号下的发光阶段保持的时间较长，从而偏置问题可能更严重，因此，需要一个更低电平的偏置调节信号，以在较短的时间内充分抵消偏置问题，在这种情形下，就会存在f1＞f2，vb1＞vb2，或者，f1＜f2，vb1＜vb2，也即(f1-f2)
×
(vb1-vb2)＞0的情况。当然，与前文所述相似，当对于第一显示区100和第二显示区200的偏置问题改善的要求不同时，也可能存在(f1-f2)
×
(vb1-vb2)＜0的情况，也即，对于数据刷新频率较高的区域，要求不具备闪烁等问题，则需要更低的偏置调节信号，而对于相对静态的画面，只需设置一定的偏置调节信号满足相对静态画面的显示要求即可。
67.可选的，本实施例中，f1＞f2，且，|f1/f2|＞|vb1/vb2|，当f1＞f2，|vb1|＜|vb2|时，此式自然成立；当f1＞f2，|vb1|＞|vb2|时，如前文所述，因为f1和f2往往决定着第一像素电路101和第二像素电路102的数据刷新频率，例如，当第一像素电路101的数据刷新频率为60hz，第二像素电路102的数据刷新频率为30hz时，f1/f2＝2，而偏置调节信号的作用为抬升驱动晶体管t0第二极的电位(驱动晶体管t0为pmos型晶体管)或者拉低驱动晶体管t0第二极的电位(驱动晶体管t0为nmos型晶体管)，而逆转驱动晶体管t0的栅极与第二极之间的电位差，如驱动晶体管t0的栅极电位为vg，第二极电位为vd，那么调整的电位差为|vd-vg|，一般而言，偏置调节信号的电位为5v-6v之间，而偏置调节信号的电位变化1v，即可引起|vd-vg|发生较大变化，如果偏置调节信号按照f1/f2的比例变化，那么，偏置调节信号的变化幅度将会较大，而偏置调节信号的变化过大，例如，对于pmos型驱动晶体管，偏置调节信号较低时，则起不到较好的偏置调节作用，偏置调节信号过高时，则会造成功耗的增大，对于nmos型驱动晶体管，偏置调节信号较高时，则起不到较好的偏置调节作用，偏置调节信号过低时，也会造成功耗的增大，因此，一般而言，会设置偏置调节信号的变化幅度小于数据
刷新频率的变化幅度，即f1＞f2时，|f1/f2|＞|vb1/vb2|。
68.进一步地，本实施例中，设置f01作为分隔频率，当f1＞f2＞f01时，|f1/f2|＜|vb1/vb2|，f01＞f1＞f2时，|f1/f2|＞|vb1/vb2|，因为随着数据刷新频率的增大，f1/f2逐渐减小，例如，f1为120hz，f2为100hz，此时，|f1/f2|＝1.2，而如第一偏置调节信号vb1为5v，第二偏置调节信号vb2为4v，则|vb1/vb2|＝1.25，此时，|f1/f2|＜|vb1/vb2|，也即，当数据刷新频率增大到一定程度时，f1/f2减小，|f1/f2|＜|vb1/vb2|也不会导致偏置调节信号出现较大幅度的变化。当f01＞f1＞f2时，随着数据刷新频率的减小，f1/f2逐渐增大，例如，f1为30hz，f2为1hz，此时，|f1/f2|＝30，此时，如果第一偏置调节信号vb1为5v，如果第二偏置调节信号vb2为vb1的30倍或者1/30，那么第二偏置调节信号vb2则会过大或者过小，都起不到较好的偏置调节作用，因此，此种情形下，|f1/f2|＞|vb1/vb2|。一般地，f01可以取数据刷新频率段的中间值，例如，对于数据刷新频率在1hz-120hz范围内变化的情形，f01为中间区域的频率值，例如为40hz-80hz，具体的，可以为80hz、60hz、40hz等。
69.可选的，本实施例中，显示面板的工作过程包括第一阶段和第二阶段；第一阶段中第一像素电路101所接收的第一控制信号vc1的脉冲变化频率减去第二阶段中第一像素电路101所接收的第一控制信号vc2的脉冲变化频率之差为δf1；第一阶段中第一像素电路101所接收的第一偏置调节信号vb1减去第二阶段中第一像素电路101所接收的第一偏置调节信号vb1之差为δvb；其中，δf1≠0，且，δvb≠0。
70.在本实施例中，可能存在一些情形，显示面板的第一显示区100的数据刷新频率可能发生变化，例如从60hz变为30hz，因为第一控制信号vc1的脉冲变化频率决定着数据刷新频率，因此，随着数据刷新频率的变化，第一控制信号vc1的脉冲变化频率变化幅度为δf1，如前文所述，当数据刷新频率不同时，驱动晶体管t0的偏置问题也不同，因此，可以设置δvb≠0，也即针对不同的数据刷新频率设置不同的偏置调节信号进行分别调整。
71.可选的，本实施例中，δf1
×
δvb＜0，参考前文，对于驱动晶体管t0为pmos型晶体管的情形，当数据刷新频率变低时，驱动晶体管t0在同一数据信号下发光阶段保持的时间较长，从而偏置问题可能更严重，此时，需要设置较高的偏置调节信号，来对驱动晶体管t0的偏置状态进行充分的调节，因此，当数据刷新频率变低时，偏置调节信号升高，使得δf1
×
δvb＜0。在其他的实施方式中，也可能存在δf1
×
δvb＞0的情形，例如，当对于高数据刷新频率的区域的偏置问题要求更严格时，可能存在数据刷新频率较高，偏置调节信号也变高的情况，即δf1
×
δvb＞0。
72.对于驱动晶体管t0为nmos型晶体管的情形，当数据刷新频率变低，偏置问题可能更严重时，则需要更低的偏置调节信号来调整偏置状态，此时，δf1
×
δvb＞0。当对于高数据刷新频率的区域的偏置问题要求更严格时，可能存在数据刷新频率较高，偏置调节信号变低的情况，即δf1
×
δvb＜0。
73.可选的，本实施例中，第一阶段中第一像素电路101所接收的第一控制信号vc1的脉冲变化频率与第二阶段中第一像素电路101所接收的第一控制信号vc1的脉冲变化频率之比的绝对值为r11；第一阶段中第一像素电路101所接收的第一偏置调节信号vb1与第二阶段中第一像素电路101所接收的第一偏置调节信号vb1之比的绝对值为r12；其中，δf1＞0，且r11＞r12。
74.参考前文所述，一般而言，第一控制信号vc1的脉冲变化频率一般为呈数倍甚至数
十倍的变化，例如，从60hz变为1hz，呈60倍的变化，而偏置调节信号一般为0v-5v之间，偏置调节信号的变化一般在0-2v的区域之间，即可对偏置调节程度造成影响，因此，偏置调节信号的变化幅度小于第一控制信号vc1的脉冲变化频率的变化幅度，也即δf1＞0时，r11＞r12。
75.可选的，本实施例中，参考图11，图11是本技术实施例提供的再一种显示面板的示意图，其中，显示面板包括偏置调节信号总线40，偏置调节信号总线40通过偏置调节信号线400为第一像素电路101提供第一偏置调节信号vb1，以及为第二像素电路102提供第二偏置调节信号vb2；其中，控制信号s14控制第一像素电路101中的偏置调节模块114开启时，控制信号s24控制第二像素电路102中的偏置调节模块114关断，偏置调节信号总线40上的信号为第一偏置调节信号vb1；控制信号s14控制第一像素电路101中的偏置调节模块114关断时，控制信号s24控制第二像素电路102中的偏置调节模块114开启，偏置调节信号总线40上的信号为第二偏置调节信号vb2。
76.本实施例中，因为第一像素电路101和第二像素电路102位于不同的显示区，为了充分节省偏置调节信号总线的数量，从而节省显示面板的边框面积，可以使用同一偏置调节信号总线为第一像素电路101和第二像素电路102提供偏置调节信号，此种情形下，为了防止信号串扰，需要保证第一像素电路101中的偏置调节模块114开启时，第二像素电路102中的偏置调节模块114关断，此时，偏置调节信号总线40上的信号为第一偏置调节信号vb1，用于为第一像素电路101提供偏置调节信号。而第一像素电路101中的偏置调节模块114关断时，第二像素电路102中的偏置调节模块114开启，此时，偏置调节信号总线40上的信号为第二偏置调节信号vb2，用于为第二像素电路102提供偏置调节信号。
77.另外，可选的，本实施例中，参考图12，图12是本技术实施例提供的又一种显示面板的示意图，其中，显示面板包括第一偏置调节信号总线41和第二偏置调节信号总线42；第一偏置调节信号总线41通过第一偏置调节信号线401为第一显示区100提供第一偏置调节信号vb1；第二偏置调节信号总线42通过第二偏置调节信号线402为第二显示区200提供第二偏置调节信号vb2。当显示面板的边框允许时，可以同时存在第一偏置调节信号总线41和第二偏置调节信号总线42，分别为第一像素电路101和第二像素电路102提供偏置调节信号，此种情形下，第一偏置调节信号总线41和第二偏置调节信号总线42上的信号可以保持不变，而且，第一像素电路101接收第一偏置调节信号vb1时，第二像素电路102也可以接收第二偏置调节信号vb2，两个过程可以同时发生，互不影响。
78.可选的，本实施例中，在显示面板工作过程的至少一个阶段内，第一像素电路101的工作过程包括第一数据写入帧和第一保持帧，第二像素电路102的工作过程包括第二数据写入帧和第二保持帧；其中，第一数据写入帧内，第一偏置调节信号为vb11，第一保持帧内，第一偏置调节信号为vb12；第二数据写入帧内，第二偏置调节信号为vb21，第二保持帧内，第二偏置调节信号为vb22；其中，vb11≠vb21，和/或，vb12≠vb22。
79.如前面所述，数据写入帧表示有数据信号vdata输入的子帧，保持帧表示无数据信号vdata输入的子帧，当第一像素电路101和第二像素电路102的数据刷新频率不同时，在一个数据刷新周期内，第一像素电路101的数据写入帧和保持帧的数量也跟第二像素电路102的数据写入帧和保持帧的数量不同，而对于同一像素电路，数据写入帧和保持帧的偏置调节信号可以相同，也可以不同，因此，在前文的基础上，当第一像素电路101和第二像素电路
102接收的偏置调节信号不同时，则体现在数据写入帧中偏置调节信号的不同，和/或，保持帧中偏置调节信号的不同，也即vb11≠vb21，和/或，vb12≠vb22。
80.在一些实施方式中，第一数据写入帧中的第一偏置调节信号vb11与第二数据写入帧中的第二偏置调节信号vb21的差值，与第一保持帧中的第一偏置调节信号vb12与第二数据写入帧中的第二偏置调节信号vb22的差值保持一致，即|vb11-vb21|＝|vb12-vb22|。此种情形中，数据写入帧和保持帧中的偏置调节信号随数据刷新频率的变化幅度保持一致，从而有利于数据写入帧和保持帧的统一调节，简化工艺。
81.在一些其他的实施方式中，也可能存在|vb11-vb21|＞|vb12-vb22|，或者，|vb11-vb21|＜|vb12-vb22|的情形，例如，当第一像素电路101的数据刷新频率较高，为120hz时，第二像素电路102的数据刷新频率较低，为1hz，此时第二保持帧的数量远多于第一保持帧的数量，而保持帧的数量越多，驱动晶体管t0在同一数据信号下保持的时间越长，则偏置问题可能越严重，因此，第二保持帧中的偏置调节信号与第一保持帧中的偏置调节信号之间的差值可以设置得较大，而对于数据写入帧，一个数据刷新周期都包含1个或者几个数据写入帧，因此，数据写入帧的数量差别相对于保持帧的数量差别为小，因此，第一数据写入帧的偏置调节信号和第二数据写入帧的偏置调节信号之间的差值可以设置得较小一些，也即，|vb11-vb21|＜|vb12-vb22|。在另一些情形中，当第一像素电路101和第二像素电路102的数据刷新频率相对差异不太大，或者第一像素电路101和第二像素电路102的数据刷新频率都比较高时，例如，第一像素电路101的数据刷新频率为120hz，第二像素电路102的数据刷新频率为90hz时，此时，第一数据写入帧的数量较多，第二数据写入帧的数量较多，偏置调节问题的差异主要通过数据写入帧的偏置调节信号的差异体现，那么，可以设置第一数据写入帧接收的第一偏置调节信号vb1和第二数据写入帧接收的第二偏置调节信号vb2之间的差值较大，而保持帧的偏置调节信号差值相对较小，也即|vb11-vb21|＞|vb12-vb22|。
82.可选的，参考图13，图13是本技术实施例提供的再一种显示面板的示意图，其中，显示面板还包括第三显示区300，像素电路包括第三像素电路103，第三像素电路103与第三显示区300的发光元件20连接；其中，第三像素电路103中的第一预设模块11的控制端用于接收第三控制信号vc3；在显示面板工作过程的至少一个阶段内，第一控制信号vc1的脉冲变化频率为f1，第二控制信号vc2的脉冲变化频率为f2，第三控制信号vc3的脉冲变化频率为f3，其中，f1≠f3，且f2≠f3。
83.本实施例中，显示面板可能包含不只2个数据刷新频率不同的显示区，可能包含3个或者以上的数据刷新频率不同的显示区，例如第一显示区100为播放游戏画面的显示区、第二显示区200为播放文字信息的显示区，第三显示区300为播放时间信息的显示区，那么，在包含3个或者以上的数据刷新频率不同的显示区的情形下，这三个显示区的第一预设模块11的控制信号的脉冲变化频率各不相同。
84.可选的，第三像素电路103中的偏置调节模块114用于接收第三偏置调节信号vb3；其中，f1＞f2＞f3，且vb1、vb2、vb3三者中至少有两者不相等。如前文所述，数据刷新频率不同时，根据显示面板的显示要求，可以针对不同的显示区分别设计各自适用的偏置调节信号，因此，vb1、vb2、vb3三者中至少有两者不相等，例如，当f1与f2都为高频率，而f3为低频率时，可以设计vb1＝vb2≠vb3，如此可以简化工艺。特别的，当对于第一显示区100、第二显示区200、第三显示区300的偏置调节效果都要求较严格时，则设计vb1≠vb2≠vb3。
85.可选的，本实施例中，f1＞f2＞f3，且|f2/f3-f1/f2|＞||vb2/vb3|-|vb1/vb2||≥0。如前文所示，一般而言，数据刷新频率的变化一般为呈数倍甚至数十倍的变化，因此，f2/f3和/或f1/f2都可能为相对较大的值，尤其是对于f2/f3，f3越小，则f2/f3越大，而因为偏置调节信号的变化范围一般在0v-2v范围之内，因此，|vb2/vb3|和|vb1/vb2|一般为相对较小的值，二者的差值的绝对值则更小，因此，一般来说，会有|f2/f3-f1/f2|＞||vb2/vb3|-|vb1/vb2||≥0，如此，即保证了不同显示区数据刷新频率的变化，同时也保证了不同显示区的偏置调节信号均可满足各自的偏置调节需求。
86.可选的，参考图14-图17，图14是本技术实施例提供的又一种显示面板的示意图，图15是本技术实施例提供的再一种显示面板的示意图，图16是本技术实施例提供的又一种显示面板的示意图，图17是本技术实施例提供的再一种显示面板的示意图，其中，显示面板包括初始化模块117，初始化模块117连接于初始化信号端与发光元件20之间；其中，第一像素电路101中的初始化模块117用于为第一显示区100的发光元件10提供第一初始化信号vi1，第二像素电路102中的初始化模块117用于为第二显示区200的发光元件20提供第二初始化信号vi2。
87.需要说明的是，如图14和图15所示，驱动晶体管t0为pmos型晶体管，偏置调节模块114连接于驱动晶体管t0的第一极(图14)或者连接于驱动晶体管t0的第二极(图15)；如图16和图17所示，驱动晶体管t0为nmos型晶体管，偏置调节模块114连接于驱动晶体管t0的第一极(图16)或者连接于驱动晶体管t0的第二极(图17)。另外，当像素电路中不包含偏置调节模块114，而初始化信号的设置也符合前述限定时，也属于本实施例保护的范围。
88.可选的，在一些实施方式中，f1≠f2时，vi1＝vi2，也即，第一像素电路101与第二像素电路102的数据刷新频率不同，但是第一像素电路101接收的初始化信号vi1与第二像素电路102接收的初始化信号vi2相同。因为初始化信号的作用是为发光元件进行初始化，像素电路的发光时间不同，电压不同，那么是否需要使用不同的初始化信号需要判断，一般地，当不同数据刷新频率下的像素电路的发光时间差异并不太大，使用相同的初始化信号可以满足要求时，那么，可以使用相同的初始化信号对发光元件进行初始化，也即f1≠f2时，vi1＝vi2。
89.可选的，在一些实施方式中，f1≠f2时，vi1≠vi2，也即，第一像素电路101与第二像素电路102的数据刷新频率不同，而且其各自接收的初始化信号也不同，在一些情形下，第一像素电路101与第二像素电路102的数据刷新频率相差较大，导致第一像素电路101与第二像素电路102的发光阶段的时间相差较大，例如，当第一数据刷新频率较高时，发光元件在同一驱动电流下保持的时间较短，也即，发光元件上的电压在保持变化中，而当第二数据刷新频率较低时，发光元件在同一驱动电流下保持的时间较长，也即，发光元件上的电压可能长时间保持不变，针对上述两种情况，对于发光元件的初始化要求可能不同，尤其是当发光元件在前一刷新周期和后一刷新周期的灰阶相差较大时，此时如果在同一驱动电流下保持的时间较长，则需要初始化过程进行更加充分一些，因此，针对不同的数据刷新频率，可能需要不同的初始化电压进行分别的初始化调整，即f1≠f2时，vi1≠vi2。
90.可选的，本实施例中，一些情形中，(f1-f2)
×
(|vi1|-|vi2|)＜0，也即，f1＞f2，|vi1|＜|vi2|，或者，f1＜f2，|vi1|＞|vi2|，当控制信号的脉冲变化频率越快，也即数据刷新频率越大时，初始化信号的电压值绝对值越大，一般地，如图14-图17所示，显示面板中，
发光元件包括阳极和阴极，阳极通过像素电路连接至第一电源信号端，用于接收第一电源信号pvdd，阴极连接至第二电源信号端，用于接收第二电源信号pvee，一般pvee电压为低电平信号，为负电压值，pvee电压为高电平信号，为正电压值，本实施例中的第一初始化信号vi1或者第二初始化信号vi2一般施加于发光元件的阳极，发光阶段，发光元件的阳极电位高于阴极电位，从而使得阴极和阳极之间产生电压差，对发光元件的阳极初始化时，一般是将阳极电压初始化至一定值，然后再在下一帧输入其他的阳极电压，因而，在此种情形中，初始化信号一般为负电压，此时，若|vi1|＞|vi2|，则vi1的电压值比vi2的电压值更低，若|vi1|＜|vi2|，则vi2的电压值比vi1的电压值更低。当f1＞f2，|vi1|＜|vi2|时，第一像素电路的数据刷新频率大于第二像素电路的数据刷新频率，如前面所述，当数据刷新频率越小时，发光元件在同一驱动电流下保持的时间越长，也即发光元件的阳极在同一电压下保持时间较长，那么，为了使得发光元件初始化充分，可设置绝对值相对较大，负电压更低的初始化电压，使得发光元件在较短的时间内被充分初始化，而且，因为数据刷新频率越小，发光元件的阳极电压相对较长时间保持不变，因此，可以设置相对较低的初始化电压，使得初始化过程进行充分，而当数据刷新频率较大时，发光元件在同一驱动电流下保持的时间较短，那么，可以设置绝对值相对较小的负电压值，如此，初始化阶段结束后，阳极信号可以相对较快地施加至发光元件的阳极，方便阳极信号高频率地进行转换。
91.可选的，本实施例中，在其他情形中，也可以存在(f1-f2)
×
(|vi1|-|vi2|)＞0的情况，也即，f1＞f2，|vi1|＞|vi2|，当对于第一显示区100和第二显示区200的显示要求不同，使得对于发光元件的初始化要求也不同时，可以存在当数据刷新频率越大时，初始化信号的绝对值更大，电压更低的情况，例如，对于数据刷新频率大的区域要求尽可能避免闪烁问题，实现高质量画面切换时，可能要求|vi1|＞|vi2|，从而通过较低电压值的初始化信号使得数据刷新频率大的区域初始化充分，充分避免上一帧的阳极电压初始化不充分而导致下一帧的阳极电压信号不准确进而导致的画面切换中的闪烁问题。
92.可选的，本实施例中，f1＞f2，且|f1/f2|＞|vi1/vi2|，当f1＞f2，|vi1|＜|vi2|时，此式自然成立，当f1＞f2，|vi1|＞|vi2|时，因为f1为第一控制信号的脉冲变化频率，f2为第二控制信号的脉冲变化频率，其在一定程度上代表着数据刷新频率，而在实际操作时，数据刷新频率一般会呈数倍以及数十倍的变化，例如，当f1为60hz，f2为30hz时，|f1/f2|＝2，当f1为120hz，f2为1hz时，|f1/f2|＝120，而初始化信号一般为-5v-0v之间，第一初始化信号vi1和第二初始化信号vi2之间的差异一般为0v-2v之间，一般而言，1v的差值即可在初始化阶段产生本技术所需的效果差异，因此，|vi1/vi2|一般较小，本实施方式中设定|f1/f2|＞|vi1/vi2|。
93.可选的，本实施例中，设置f02为分隔频率，当f1＞f2＞f02时，|f1/f2|＜|vi1/vi2|，f02＞f1＞f2时，|f1/f2|＞|vi1/vi2|，因为随着数据刷新频率的增大，f1/f2逐渐减小，例如，f1为120hz，f2为100hz，此时，|f1/f2|＝1.2，而如果第一初始化信号vi1为-3v，第二初始化信号vi2为-2v，|vi1/vi2|＝1.5，此时，|f1/f2|＜|vi1/vi2|，也即，当数据刷新频率增大到一定程度时，f1/f2减小，|f1/f2|＜|vi1/vi2|也不会导致初始化信号出现较大幅度的变化。当f02＞f1＞f2时，随着数据刷新频率的减小，f1/f2逐渐增大，例如，f1为30hz，f2为1hz，此时，|f1/f2|＝30，此时，如果第一初始化信号vi1为-3v，若第二初始化信号vi2为第一初始化信号vi1的30倍或者1/30，那么会导致第二初始化信号vi2过大或者过小，都起
不到较好的初始化作用，因此，此种情形下，|f1/f2|＞|vi1/vi2|。一般地，f02可以取数据刷新频率段的中间值，例如，对于数据刷新频率在1hz-120hz范围内变化的情形，f01为中间区域的频率值，例如为40hz-80hz，具体的，可以为80hz、60hz、40hz等。
94.可选的，本实施例中，显示面板的工作过程包括第三阶段和第四阶段，第三阶段中第一像素电路101接收的第一控制信号vc1的脉冲变化频率减去第四阶段中第一像素电路101接收的第一控制信号vc1的脉冲变化频率之差为δf2；第三阶段中第一像素电路101接收的第一初始化信号减去第四阶段中第一像素电路101接收的第一初始化信号之差为δvi；其中，δf2≠0，且，δvi≠0。
95.在本实施例中，可能存在一些情形，显示面板的第一显示区100的数据刷新频率可能发生变化，例如从60hz变为30hz，因为第一控制信号vc1的脉冲变化频率决定着数据刷新频率，因此，随着数据刷新频率的变化，第一控制信号vc1的脉冲变化频率变化幅度为δf2，如前文所述，当数据刷新频率不同时，发光元件对于初始化信号的要求不同，或者，数据刷新频率不同时对于发光元件初始化程度的要求不同，因此，可以设置δvi≠0，也即针对不同的数据刷新频率设置不同的初始化信号进行分别调整。
96.可选的，本实施例中，δf2
×
δvi＞0，参考前文，当初始化信号为负值电压时，当第一控制信号的脉冲变化频率减小时，数据刷新频率降低，此时，因为发光元件的阳极在同一电压下保持的时间较长，为了使得初始化过程更充分，可以设置更低的初始化电压，也即，数据刷新频率降低，初始化信号减小，此时，如初始化信号为负值，那么，初始化信号的电压值的绝对值反而增大。当第一控制信号的脉冲变化频率增大时，数据刷新频率升高，此时，因为发光元件的阳极电压变化较大，为了满足阳极电压保持变化这一要求，可以设置相对较高的初始化电压值，易于阳极电压的快速输入，也即，数据刷新频率升高，初始化信号增大，此时，如初始化信号为负值，那么，初始化信号的电压值的绝对值反而减小。
97.在一些其他的情形中，也可以存在δf2
×
δvi＜0的情形，当第一控制信号的脉冲变化频率增大，数据刷新频率升高，要求尽可能避免对于不同帧之间切换时的闪烁问题，保证显示效果时，为了使得阳极电压初始化充分，此时，也可以设置初始化信号的电压值较低，也即，数据刷新频率升高，初始化信号降低，因初始化信号为负值，其绝对值反而增大。
98.可选的，本实施例中，第三阶段中第一像素电路101所接收的第一控制信号vc1的脉冲变化频率与第四阶段中第一像素电路101所接收的第一控制信号vc1的脉冲变化频率之比的绝对值为r21；第三阶段中第一像素电路101所接收的第一初始化信号与第四阶段中的第一像素电路101所接收的第一初始化信号之比的绝对值为r22；其中，δf2＞0，且r21＞r22。
99.参考前文所述，一般而言，第一控制信号vc1的脉冲变化频率一般为呈数倍甚至数十倍的变化，例如，从60hz变为1hz，呈60倍的变化，而初始化信号一般为-5v-0v之间，初始化信号的变化一般在0-2v的区域之间，即可对初始化程度造成影响，因此，初始化信号的变化幅度小于第一控制信号vc1的脉冲变化频率的变化幅度，也即δf2＞0，且r21＞r22。
100.参考图18，图18是本技术实施例提供的又一种显示面板的示意图，其中，显示面板包括初始化信号总线50，初始化信号总线50通过初始化信号线500为第一像素电路101提供第一初始化信号vi1，以及为第二像素电路102提供第二初始化信号vi2；其中，控制信号s15控制第一像素电路101中的初始化模块117开启时，控制信号s25控制第二像素电路102中的
初始化模块117关断，初始化信号总线50上的信号为第一初始化信号vi1；控制信号s15控制第一像素电路101中的初始化模块117关断时，控制信号s25控制第二像素电路102中的初始化模块117开启，初始化信号总线50上的信号为第二初始化信号vi2。
101.本实施例中，因为第一像素电路101和第二像素电路102位于不同的显示区，为了充分节省初始化信号总线的数量，从而节省显示面板的边框面积，可以使用同一初始化信号总线为第一像素电路101和第二像素电路102提供初始化信号，此种情形下，为了防止信号串扰，需要保证第一像素电路101中的初始化模块117开启时，第二像素电路102中的初始化模块117关断，此时，初始化信号总线50上的信号为第一初始化信号vi1，用于为第一像素电路101提供初始化信号。而第一像素电路101中的初始化模块117关断时，第二像素电路102中的初始化模块117开启，此时，初始化信号总线50上的信号为第二初始化信号vi2，用于为第二像素电路102提供初始化信号。
102.另外，可选的，本实施例中，参考图19，图19是本技术实施例提供的再一种显示面板的示意图，其中，显示面板包括第一初始化信号总线51和第二初始化信号总线52，第一初始化信号总线51通过第一初始化信号线501为第一显示区100提供第一初始化信号vi1；第二初始化信号总线52通过第二初始化信号线502为第二显示区200提供第二初始化信号vi2。当显示面板的边框允许时，可以同时存在第一初始化信号总线51和第二初始化信号总线52，分别为第一像素电路101和第二像素电路102提供初始化信号，此种情形下，第一初始化信号总线51和第二初始化信号总线52上的信号可以保持不变，而且，第一像素电路101接收第一初始化信号vi1时，第二像素电路102也可以接收第二初始化信号vi2，两个过程可以同时发生，互不影响。
103.可选的，本实施例中，在显示面板工作过程的至少一个阶段内，第一显示区100的发光元件20工作于第一亮度模式，第二显示区200的发光元件20工作于第二亮度模式，第一亮度模式的亮度为l1，第二亮度模式的亮度为l2，l1≠l2。
104.本实施例中，不同显示区的数据刷新频率不同，用于实现不同的显示功能，不同显示区的数据刷新频率要求不同，往往伴随着发光亮度模式的不同，例如，播放游戏、电影等画面的区域，一般要求具有较高的亮度模式，以实现较好的用户体验，而播放时间信息、文字等画面的区域，一般可以设置为亮度模式较低的护眼模式，同时节省功耗，因此，本实施例中，进一步限定，第一显示区100和第二显示区200工作于不同的亮度模式，可选的，第一显示区100的亮度大于第二显示区200的亮度，也即，l1＞l2，在一些其他的实施方式中，也可以为l1＜l2，视具体的应用情况而定，本技术对此不作特别限定。
105.本技术实施例的另一方面提供一种集成芯片，参考图11-图12，以及图18-图19，其中，集成芯片600用于为第一显示区100的第一像素电路101提供第一偏置调节信号vb1，和/或，用于为第二显示区200的第二像素电路102提供第二偏置调节信号vb2；和/或，用于为第一显示区100的第一像素电路101提供第一初始化信号vi1，和/或，用于为第二显示区200的第二像素电路102提供第二初始化信号vi2。
106.因为本技术中包括不同的显示区，不同显示区所接收的偏置调节信号可能不同，和/或，不同显示区所接收的初始化信号可能不同，这些不同的偏置调节信号或者初始化信号均可由集成芯片600提供。
107.可选的，如图11所示，当显示面板包括偏置调节信号总线40时，当第一像素电路
101中的偏置调节模块114开启，第二像素电路102中的偏置调节模块114关断，集成芯片600为偏置调节信号总线40提供第一偏置调节信号vb1；当第一像素电路101中的偏置调节模块114关断，第二像素电路102中的偏置调节模块114开启，集成芯片600为偏置调节信号总线40提供第二偏置调节信号vb2。
108.可选的，如图12所示，当显示面板包括第一偏置调节信号总线41和第二偏置调节信号总线42时，集成芯片600为第一偏置调节信号总线41提供第一偏置调节信号vb1，为第二偏置调节信号总线42提供第二偏置调节信号vb2。
109.可选的，如图18所示，当显示面板包括初始化信号总线50时，当第一像素电路101中的初始化模块117开启，第二像素电路102中的初始化模块117关断，集成芯片600为初始化信号总线50提供第一初始化信号vi1；当第一像素电路101中的初始化模块117关断，第二像素电路102中的初始化模块117开启，集成芯片600为初始化信号总线50提供第二初始化信号vi2。
110.可选的，如图19所示，当显示面板包括第一初始化信号总线51和第二初始化信号总线52时，集成芯片600为第一初始化信号总线41提供第一初始化信号vi1，为第二初始化信号总线42提供第二初始化信号vi2。
111.本技术实施例的再一方面提供一种显示装置，包括前述任一实施方式中的显示面板，以及，也可以包含前述任意实施方式中的集成芯片。
112.参考图20，图20是本技术实施例提供的一种显示装置的示意图，其中，显示装置800包括显示面板700，显示面板700可以为前述任一实施方式中描述的显示面板，显示装置可以为手机、电视、笔记本电脑、平板显示设备、智能穿戴显示装置等，本技术对此不作特殊限定。
113.通过上述描述，本技术提供的显示面板、集成芯片和显示装置，其中，显示面板包括与第一显示区100的发光元件20连接的第一像素电路101和与第二显示区200的发光元件20连接的第二像素电路102，第一像素电路101中的第一预设模块11的控制端用于接收第一控制信号vc1，第二像素电路102中的第一预设模块11的控制端用于接收第二控制信号vc2，在显示面板工作过程的至少一个阶段内，第一控制信号vc1的脉冲变化频率f1与第二控制信号vc2的脉冲变化频率f2不相等。因为第一预设模块11的一端与驱动晶体管t0连接，用于为驱动晶体管t0传输预设信号，当f1≠f2时，第一控制信号vc1控制第一预设模块11开启和关断的频率将与第二控制信号vc2控制第一预设模块11开启和关断的频率不同，如此，第一像素电路101接收预设信号的频率将与第二像素电路102接收预设信号的频率不同，预设信号可以为数据信号vdata，也可以为复位信号vref、偏置调节信号等，本技术通过如此设计，从而实现第一像素电路101和第二像素电路102接收预设信号的频率差异化，从而对第一显示区100和第二显示区200根据其各自的功能来控制预设信号的传输，在实现其各自功能的同时，充分降低功耗。
114.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

技术特征：

1.一种显示面板，其特征在于，包括：第一显示区和第二显示区；像素电路，所述像素电路包括第一像素电路和第二像素电路，所述第一像素电路与所述第一显示区的发光元件连接，所述第二像素电路与所述第二显示区的发光元件连接；所述像素电路包括驱动晶体管和第一预设模块，所述第一预设模块的一端与所述驱动晶体管连接；其中，所述第一像素电路中的所述第一预设模块的控制端用于接收第一控制信号，所述第二像素电路中的所述第一预设模块的控制端用于接收第二控制信号；在所述显示面板工作过程的至少一个阶段内，所述第一控制信号的脉冲变化频率为f1，所述第二控制信号的脉冲变化频率为f2，其中，f1≠f2。2.根据权利要求1所述的显示面板，其特征在于，所述第一预设模块为数据写入模块，所述数据写入模块连接于所述驱动晶体管的第一极，用于为所述驱动晶体管提供数据信号；或者，所述第一预设模块为补偿模块，所述补偿模块连接于所述驱动晶体管的栅极和第二极之间，用于补偿所述驱动晶体管的阈值电压偏差；或者，所述第一预设模块为复位模块，所述复位模块连接于所述驱动晶体管的栅极或者第二极，用于为所述驱动晶体管提供复位信号；或者，所述第一预设模块为偏置调节模块，所述偏置调节模块连接于所述驱动晶体管的第一极或者第二极，用于为所述驱动晶体管提供偏置调节信号。3.根据权利要求2所述的显示面板，其特征在于，在所述显示面板工作过程的至少一个阶段内，所述第一像素电路的数据刷新频率大于所述第二像素电路的数据刷新频率；其中，所述第一预设模块为所述数据写入模块或者所述补偿模块或者所述复位模块时，f1＞f2；或者，所述第一预设模块为所述偏置调节模块时，f1≤f2，或者，f1＞f2。4.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括第二预设模块；所述第一像素电路中的所述第二预设模块的控制端用于接收第四控制信号，所述第二像素电路中的所述第二预设模块的控制端用于接收第五控制信号；其中，在所述显示面板工作过程的至少一个阶段内，所述第四控制信号的脉冲变化频率为f4，所述第五控制信号的脉冲变化频率为f5；|f1-f2|＞|f4-f5|≥0。5.根据权利要求4所述的显示面板，其特征在于，(f1-f2)
×
(f4-f5)≥0。6.根据权利要求4所述的显示面板，其特征在于，所述第二预设模块为发光控制模块，所述发光控制模块连接于第一电源信号端与所述驱动晶体管之间，或者，所述发光控制模块连接于所述驱动晶体管与所述发光元件之间，用于选择性地允许所述发光元件进入发光阶段；或者，所述第二预设模块为初始化模块，所述初始化模块连接于初始化信号端与所述发光元
件之间，用于为所述发光元件提供初始化信号；或者，所述第二预设模块为偏置调节模块，所述偏置调节模块连接于所述驱动晶体管的第一极或者第二极，用于为所述驱动晶体管提供偏置调节信号。7.根据权利要求4所述的显示面板，其特征在于，所述第一像素电路的所述第一预设模块包括第一晶体管，所述第二像素电路的所述第一预设模块包括第二晶体管，所述第一晶体管和所述第二晶体管的有源层均包含氧化物半导体；所述第一像素电路的所述第二预设模块包括第三晶体管，所述第二像素电路的所述第二预设模块包括第四晶体管，所述第三晶体管和所述第四晶体管的有源层均包含硅。8.根据权利要求1所述的显示面板，其特征在于，所述像素电路包括偏置调节模块，所述偏置调节模块连接于所述驱动晶体管的第一极或者第二极，用于为所述驱动晶体管提供偏置调节信号；所述第一像素电路中的所述偏置调节模块用于接收第一偏置调节信号vb1，所述第二像素电路中的所述偏置调节模块用于接收第二偏置调节信号vb2。9.根据权利要求8所述的显示面板，其特征在于，vb1＝vb2。10.根据权利要求8所述的显示面板，其特征在于，vb1≠vb2，且(f1-f2)
×
(vb1-vb2)＜0，或者，(f1-f2)
×
(vb1-vb2)＞0。11.根据权利要求8所述的显示面板，其特征在于，f1＞f2，且，|f1/f2|＞|vb1/vb2|。12.根据权利要求8所述的显示面板，其特征在于，f1＞f2＞f01时，|f1/f2|＜|vb1/vb2|；f01＞f1＞f2时，|f1/f2|＞|vb1/vb2|。13.根据权利要求8所述的显示面板，其特征在于，所述显示面板的工作过程包括第一阶段和第二阶段；所述第一阶段中所述第一像素电路所接收的所述第一控制信号的脉冲变化频率减去所述第二阶段中所述第一像素电路所接收的所述第一控制信号的脉冲变化频率之差为δf1；所述第一阶段中所述第一像素电路所接收的所述第一偏置调节信号减去所述第二阶段中所述第一像素电路所接收的所述第一偏置调节信号之差为δvb；其中，δf1≠0，且，δvb≠0。14.根据权利要求13所述的显示面板，其特征在于，δf1
×
δvb＜0，或者，δf1
×
δvb＞0。15.根据权利要求13所述的显示面板，其特征在于，所述第一阶段中所述第一像素电路所接收的所述第一控制信号的脉冲变化频率与所述第二阶段中所述第一像素电路所接收的所述第一控制信号的脉冲变化频率之比的绝对值为r11；所述第一阶段中所述第一像素电路所接收的所述第一偏置调节信号与所述第二阶段中所述第一像素电路所接收的所述第一偏置调节信号之比的绝对值为r12；其中，
δf1＞0，且r11＞r12。16.根据权利要求8所述的显示面板，其特征在于，所述显示面板包括偏置调节信号总线，所述偏置调节信号总线通过偏置调节信号线为所述第一像素电路提供第一偏置调节信号vb1，以及为所述第二像素电路提供第二偏置调节信号vb2；其中，所述第一像素电路中的所述偏置调节模块开启时，所述第二像素电路中的所述偏置调节模块关断，所述偏置调节信号总线上的信号为所述第一偏置调节信号vb1；所述第一像素电路中的所述偏置调节模块关断时，所述第二像素电路中的所述偏置调节模块开启，所述偏置调节信号总线上的信号为所述第二偏置调节信号vb2。17.根据权利要求8所述的显示面板，其特征在于，所述显示面板包括第一偏置调节信号总线和第二偏置调节信号总线；所述第一偏置调节信号总线通过第一偏置调节信号线为所述第一显示区提供所述第一偏置调节信号vb1；所述第二偏置调节信号总线通过第二偏置调节信号线为所述第二显示区提供所述第二偏置调节信号vb2。18.根据权利要求8所述的显示面板，其特征在于，在所述显示面板工作过程的至少一个阶段内，所述第一像素电路的工作过程包括第一数据写入帧和第一保持帧，所述第二像素电路的工作过程包括第二数据写入帧和第二保持帧；其中，所述第一数据写入帧内，所述第一偏置调节信号为vb11，所述第一保持帧内，所述第一偏置调节信号为vb12；所述第二数据写入帧内，所述第二偏置调节信号为vb21，所述第二保持帧内，所述第二偏置调节信号为vb22；其中，vb11≠vb21，和/或，vb12≠vb22。19.根据权利要求18所述的显示面板，其特征在于，|vb11-vb21|＝|vb12-vb22|。20.根据权利要求18所述的显示面板，其特征在于，|vb11-vb21|＞|vb12-vb22|，或者，|vb11-vb21|＜|vb12-vb22|。21.根据权利要求8所述的显示面板，其特征在于，所述显示面板还包括第三显示区，所述像素电路包括第三像素电路，所述第三像素电路与所述第三显示区的发光元件连接；其中，所述第三像素电路中的所述第一预设模块的控制端用于接收第三控制信号；在所述显示面板工作过程的至少一个阶段内，所述第一控制信号的脉冲变化频率为f1，所述第二控制信号的脉冲变化频率为f2，所述第三控制信号的脉冲变化频率为f3，其中，f1≠f3，且f2≠f3。22.根据权利要求21所述的显示面板，其特征在于，所述第三像素电路中的所述偏置调节模块用于接收第三偏置调节信号vb3；其中，f1＞f2＞f3，且vb1、vb2、vb3三者中至少有两者不相等。23.根据权利要求21所述的显示面板，其特征在于，
f1＞f2＞f3，且|f2/f3-f1/f2|＞||vb2-vb3|-|vb1-vb2||≥0。24.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括初始化模块，所述初始化模块连接于初始化信号端与所述发光元件之间，用于为所述发光元件提供初始化信号；其中，所述第一像素电路中的所述初始化模块用于为所述第一显示区的发光元件提供第一初始化信号vi1，所述第二像素电路中的所述初始化模块用于为所述第二显示区的发光元件提供第二初始化信号vi2。25.根据权利要求24所述的显示面板，其特征在于，vi1＝vi2。26.根据权利要求24所述的显示面板，其特征在于，vi1≠vi2，且(f1-f2)
×
(|vi1|-|vi2|)＜0，或者，(f1-f2)
×
(|vi1|-|vi2|)＞0。27.根据权利要求24所述的显示面板，其特征在于，f1＞f2，且|f1/f2|＞|vi1/vi2|。28.根据权利要求24所述的显示面板，其特征在于，f1＞f2＞f02时，|f1/f2|＜|vi1/vi2|；f02＞f1＞f2时，|f1/f2|＞|vi1/vi2|。29.根据权利要求24所述的显示面板，其特征在于，所述显示面板的工作过程包括第三阶段和第四阶段；所述第三阶段中所述第一像素电路所接收的所述第一控制信号的脉冲变化频率减去所述第四阶段中所述第一像素电路所接收的所述第一控制信号的脉冲变化频率之差为δf2；所述第三阶段中所述第一像素电路所接收的所述第一初始化信号减去所述第四阶段中所述第一像素电路所接收的所述第一初始化信号之差为δvi；其中，δf2≠0，且，δvi≠0。30.根据权利要求29所述的显示面板，其特征在于，δf2
×
δvi＞0，或者，δf2
×
δvi＜0。31.根据权利要求29所述的显示面板，其特征在于，所述第三阶段中所述第一像素电路所接收的所述第一控制信号的脉冲变化频率与所述第四阶段中所述第一像素电路所接收的所述第一控制信号的脉冲变化频率之比的绝对值为r21；所述第三阶段中所述第一像素电路所接收的所述第一初始化信号与所述第四阶段中所述第一像素电路所接收的所述第一初始化信号之比的绝对值为r22；其中，δf2＞0，且r21＞r22。32.根据权利要求24所述的显示面板，其特征在于，所述显示面板包括初始化信号总线，所述初始化信号总线通过初始化信号线为所述第一像素电路提供第一初始化信号vi1，以及为所述第二像素电路提供第二初始化信号vi2；其中，所述第一像素电路中的所述初始化模块开启时，所述第二像素电路中的所述初始化模块关断，所述初始化信号线上的信号为所述第一初始化信号vi1；
所述第一像素电路中的所述初始化模块关断时，所述第二像素电路中的所述初始化模块开启，所述初始化信号线上的信号为所述第二初始化信号vi2。33.根据权利要求24所述的显示面板，其特征在于，所述显示面板包括第一初始化信号总线和第二初始化信号总线；所述第一初始化信号总线通过第一初始化信号线为所述第一显示区提供所述第一初始化信号vi1；所述第二初始化信号总线通过第二初始化信号线为所述第二显示区提供所述第二初始化信号vi2。34.根据权利要求1所述的显示面板，其特征在于，在所述显示面板工作过程的至少一个阶段内，所述第一显示区的发光元件工作于第一亮度模式，所述第二显示区的发光元件工作于第二亮度模式，所述第一亮度模式的亮度为l1，所述第二亮度模式的亮度为l2，l1≠l2。35.一种集成芯片，其特征在于，用于为权利要求8-23任意一项所述的显示面板提供所述第一偏置调节信号vb1和/或所述第二偏置调节信号vb2；或者，用于为权利要求24-33任意一项所述的显示面板提供所述第一初始化信号vi1和/或所述第二初始化信号vi2。36.一种显示装置，其特征在于，包括权利要求1-34任意一项所述的显示面板。

技术总结

本申请提供了一种显示面板、集成芯片以及显示装置，其中，显示面板包括：第一显示区和第二显示区；像素电路，像素电路包括第一像素电路和第二像素电路，第一像素电路与第一显示区的发光元件连接，第二像素电路与第二显示区的发光元件连接；像素电路包括驱动晶体管和第一预设模块，第一预设模块的一端与驱动晶体管连接；其中，第一像素电路中的第一预设模块的控制端用于接收第一控制信号，第二像素电路中的第一预设模块的控制端用于接收第二控制信号；在显示面板工作过程的至少一个阶段内，第一控制信号的脉冲变化频率为F1，第二控制信号的脉冲变化频率为F2，其中，F1≠F2。本申请有利于调节不同显示区接收预设信号的频率，从而节省功耗。耗。耗。