基于ATE快速生成存储芯片修复装置及测试方法与流程

阅读：评论：0

基于ate快速生成存储芯片修复装置及测试方法
技术领域
1.本发明涉及半导体自动测试设备(automatic test equipment，简称ate)领域，尤其涉及一种基于ate快速生成存储芯片修复装置及测试方法。

背景技术：

2.随着存储芯片的容量的增大，测试时间也会随着增长，测试时间就意味着测试成本，如何进一步压缩测试时间，降低测试成本，也是各大芯片在考虑的方向。
3.本领域技术人员清楚，不论是flash闪存(flash eeprom memory，lash)还是双倍速率同步动态随机存储器(dynamic random access memoryr，dr)等存储类芯片，在设计的时候，都会设计一些冗余阵列，在销售给用户之前，通过测试用来替换测试失败的一些阵列，但是冗余阵列又比较有限。
4.因此，业界通常采用专用算法，将用冗余阵列替换成测试失败的一些阵列，才能将冗余阵列最大化利用。
5.请参阅图1，图1所示为ate执行存储芯片测试中的方案示意图。如图1所示，该方法完全在集成电路自动测试机(ate)中执行，随着双倍速率同步动态随机存储器算法所呈现的复杂性，使集成电路自动测试机测试时间成本大大增加，在芯片测试行业，时间就意味着测试成本。

技术实现要素：

6.本发明的目的在于提供一种基于ate快速生成存储芯片修复方法和装置，通过将非常耗时的生成存储芯片修复方案的算法，从ate自动测试机中分离出来，提高测试速度。
7.为实现上述目的，本发明的技术方案如下：
8.一种基于ate快速生成存储芯片修复方法和装置，其包括：
9.待测存储芯片，所述待测存储芯片为m1*m2阵列，所述m1*m2阵列包括标准成品阵列和冗余阵列；
10.外设处理模块，用于处理所述待测存储芯片的修复算法，其包括接口单元和运算单元；
11.n台ate测试机，每一台所述ate测试机包括与所述存储芯片接口单元相连的第一通信单元、基本单元和与所述外设处理模块相连的第二通信单元；所述基本单元通过所述第一通信单元对所述待测存储芯片发送测试，测试出所述待测存储芯片的失效阵列，以及通过所述第二通信单元和接口单元将所述失效阵列的数据发送给所述外设处理模块的接口单元；所述运算单元用于运行修复算法并得到修复方案，并控制所述第二通信单元和运算单元向所述ate测试机传输所述修复方案；其中，所述修复方案为将所述标准成品阵列中所述失效阵列所承担的功能映射到所述冗余阵列中去完成，n为正整数。
12.进一步地，所述外设处理模块为刀片服务器。
13.进一步地，所述外设处理模块通过私有协议访问所述ate测试机。
14.进一步地，所述第一通信单元是probe card或者socket芯片连接器件，
15.所述第二通信单元为光纤。
16.进一步地，所述待测存储芯片为闪存nand、闪存flash、闪存nor flash或闪存ddr。
17.为实现上述目的，本发明的又一技术方案如下：
18.一种用于测试线缆连接线以及精度的测试方法，其包括：
19.步骤s1：将待测存储芯片链接到ate测试机上；对所述待测存储芯片发送测试，测试出所述待测存储芯片的失效阵列，将失效阵列的数据存在ate测试机上；
20.步骤s2：所述ate测试机发送信号通过所述第二通信单元和接口单元将所述失效阵列的数据发送给所述外设处理模块的接口单元；
21.步骤s3：所述运算单元以冗余阵列和失效阵列的数据作为输入条件，运行修复算法以及计算得到修复方案，并控制所述第二通信单元和运算单元向所述ate测试机传输所述修复方案；
22.步骤s4：所述ate测试机根据修复方案通过所述第一通信单元对所述待测存储芯片发送修复波形，将所述标准成品阵列中所述失效阵列所承担的功能映射到所述冗余阵列中去完成，以实现所述待测存储芯片的修复。
23.从上述技术方案可以看出，本发明通过将非常耗时的生成存储芯片修复方案的算法，运行在算力更加强大的外设处理模块上，从而解决ate测试机本身算力低下，非常耗时的问题。上述方案在实际运行中可以节约测试时间达到58％以上。
附图说明
24.图1所示为现有技术中ate执行存储芯片测试中的方案示意图
25.图2所示为本发明ate执行存储芯片测试中的一较佳装置实施例示意图
26.图3所示为本发明ate执行存储芯片测试的一较佳方法实施例示意图
具体实施方式
27.下面结合附图2-3，对本发明的具体实施方式作进一步的详细说明。
28.在发明的实施例中，该基于ate快速生成存储芯片修复装置，其包括待测存储芯片、n台ate测试机和外设处理模块，其中，n为正整数。也就是说，在芯片行业全年无休24小时不间断运行，通过使用外设处理模块弥补了传统ate测试机的算力低下的缺点，节省下来的时间成本，能源成本，人力成本不可估量，并且可以兼容所有型号的ate测试机。
29.请参阅图2，图2所示为本发明ate执行存储芯片测试中的一较佳装置实施例示意图。如图2所示，所述待测存储芯片为m1*m2阵列，所述m1*m2阵列包括标准成品阵列和冗余阵列，并且，所述待测存储芯片为闪存nand、闪存flash、闪存nor flash或闪存ddr中的一种或多种，并且，可以用于所有存储芯片的种类，也可以是在其上制造了给定的功能电路die的一小块半导体材料。
30.外设处理模块，用于处理所述待测存储芯片的修复算法，其可以包括接口单元和运算单元。在本发明的实施例中，所述外设处理模块可以为刀片服务器，刀片服务器是指在标准高度的机架式机箱内可插装多个卡式的服务器单元，是一种实现高可用高密度(high availability high density，hahd)的低成本服务器平台，为特殊应用行业和高密度计算
环境专门设计。
31.在本发明的实施例中，多台ate测试机可以同一台外设处理模块相连。每一台所述ate测试机包括与所述存储芯片接口单元相连的第一通信单元、基本单元和与所述外设处理模块相连的第二通信单元；所述基本单元通过所述第一通信单元对所述待测存储芯片发送测试，测试出所述待测存储芯片的失效阵列，以及通过所述第二通信单元和接口单元将所述失效阵列的数据发送给所述外设处理模块的接口单元；所述运算单元用于运行修复算法并得到修复方案，并控制所述第二通信单元和运算单元向所述ate测试机传输所述修复方案；其中，所述修复方案为将所述标准成品阵列中所述失效阵列所承担的功能映射到所述冗余阵列中去完成。
32.在本发明的实施例中，所述第一通信单元是probe card或者socket芯片连接器件，所述第二通信单元为光纤。例如，10ge或者40ge的光纤。所述外设处理模块通过私有协议访问所述ate测试机。
33.请参阅图3，图3所示为本发明ate执行存储芯片测试的一较佳方法实施例示意图。该用于测试线缆连接线以及精度的测试方法，其包括：
34.步骤s1：将待测存储芯片链接到ate测试机上；对所述待测存储芯片发送测试，测试出所述待测存储芯片的失效阵列，将失效阵列的数据存在ate测试机上；
35.步骤s2：所述ate测试机发送信号通过所述第二通信单元和接口单元将所述失效阵列的数据发送给所述外设处理模块的接口单元；
36.步骤s3：所述运算单元以冗余阵列和失效阵列的数据作为输入条件，运行修复算法以及计算得到修复方案，并控制所述第二通信单元和运算单元向所述ate测试机传输所述修复方案；
37.步骤s4：所述ate测试机根据修复方案通过所述第一通信单元对所述待测存储芯片发送修复波形，将所述标准成品阵列中所述失效阵列所承担的功能映射到所述冗余阵列中去完成，以实现所述待测存储芯片的修复。
38.实施例1
39.在本实施例中，通过在1024die的晶圆上做实际项目对比，从得出时间统计，可以清楚地看到，两者的时间差距。
40.①
、传统方法：
41.步骤s01：在所述ate测试机发送测试，测试出1024die的全部所述待测存储芯片的失效阵列，此时需要30秒(30s)；
42.步骤s02：在所述ate测试机直接运行修复方案的算法，生成1024die的全部修复方案，此时需要160秒(160s)；
43.步骤s03：根据修复方案，对待测存储芯片运行修复程序，完成待测存储芯片修复，此时需要42秒(42s)。
44.以上总时间：232s。
45.②
、本发明方法
46.步骤s01：在所述ate测试机发送测试，测试出1024die的全部所述待测存储芯片的失效阵列，此时需要30秒(30s)；
47.步骤s02：刀片服务器从所述ate测试机上读取1024die的全部所述待测存储芯片
的失效阵列的数据，此时需要10秒(10s)；
48.步骤s03：刀片服务器运行修复方案算法，生成1024die的全部修复方案，此时需要10秒(10s)；
49.步骤s04：刀片服务器向所述ate测试机传输修复方案，此时需要5秒(5s)；
50.步骤s05：根据修复方案，对待测存储芯片运行修复程序，完成待测存储芯片修复，此时需要42秒(42s)。
51.以上总时间：97s。
52.综上所述，本发明在实际使用刀片服务器弥补了传统ate的算力低下的缺点，节约测试时间达到58％以上。
53.以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

技术特征：

1.一种基于ate快速生成存储芯片修复装置，其特征在于，包括：待测存储芯片，所述待测存储芯片为m1*m2阵列，所述m1*m2阵列包括标准成品阵列和冗余阵列；外设处理模块，用于处理所述待测存储芯片的修复算法，其包括接口单元和运算单元；n台ate测试机，每一台所述ate测试机包括与所述存储芯片接口单元相连的第一通信单元、基本单元和与所述外设处理模块相连的第二通信单元；所述基本单元通过所述第一通信单元对所述待测存储芯片发送测试，测试出所述待测存储芯片的失效阵列，以及通过所述第二通信单元和接口单元将所述失效阵列的数据发送给所述外设处理模块的接口单元；所述运算单元用于运行修复算法并得到修复方案，并控制所述第二通信单元和运算单元向所述ate测试机传输所述修复方案；其中，所述修复方案为将所述标准成品阵列中所述失效阵列所承担的功能映射到所述冗余阵列中去完成，n为正整数。2.根据权利要求1所述的基于ate快速生成存储芯片修复装置，其特征在于，所述外设处理模块为刀片服务器。3.根据权利要求1所述的基于ate快速生成存储芯片修复装置，其特征在于，所述外设处理模块通过私有协议访问所述ate测试机。4.根据权利要求1所述的基于ate快速生成存储芯片修复装置，其特征在于，所述第一通信单元是probe card或者socket芯片连接器件，所述第二通信单元为光纤。5.根据权利要求1所述的基于ate快速生成存储芯片修复装置，其特征在于，所述待测存储芯片为闪存nand、闪存flash、闪存nor flash或闪存ddr。6.一种用于测试线缆连接线以及精度的测试方法，其采用权利要求1所述的基于ate快速生成存储芯片修复装置，其特征在于，包括：步骤s1：将待测存储芯片链接到ate测试机上；对所述待测存储芯片发送测试波形，测试出所述待测存储芯片的失效阵列，将失效阵列的数据存在ate测试机上；步骤s2：所述ate测试机发送信号通过所述第二通信单元和接口单元将所述失效阵列的数据发送给所述外设处理模块的接口单元；步骤s3：所述运算单元以冗余阵列和失效阵列的数据作为输入条件，运行修复算法以及计算得到修复方案，并控制所述第二通信单元和运算单元向所述ate测试机传输所述修复方案；步骤s4：所述ate测试机根据修复方案通过所述第一通信单元对所述待测存储芯片发送修复波形，将所述标准成品阵列中所述失效阵列所承担的功能映射到所述冗余阵列中去完成，以实现所述待测存储芯片的修复。

技术总结

一种基于ATE快速生成存储芯片修复装置及测试方法，该方法包括将待测存储芯片链接到ATE测试机上；对待测存储芯片发送测试波形，测试出待测存储芯片的失效阵列，将失效阵列的数据存在ATE测试机上；ATE测试机发送信号通过第二通信单元和接口单元将失效阵列的数据发送给外设处理模块的接口单元；运算单元以冗余阵列和失效阵列的数据作为输入条件，运行修复算法以及计算得到修复方案，并控制第二通信单元和运算单元向ATE测试机传输修复方案；ATE测试机根据修复方案通过第一通信单元对待测存储芯片发送修复波形，将标准成品阵列中失效阵列所承担的功能映射到冗余阵列中去完成，以实现待测存储芯片的修复。因此，本发明节省了测试时间和测试成本。时间和测试成本。时间和测试成本。