一种适用于光电封装的集成薄膜电路的制作方法

阅读：评论：0

1.本实用新型涉及硅基集成薄膜电路技术领域，特别是涉及一种适用于光电封装的集成薄膜电路。

背景技术：

2.薄膜集成电路是指通过蒸发、溅射、光刻、电镀以及刻蚀等薄膜工艺在电路基片上集成无源元件如电阻、电感和电容等电路元件，与厚膜集成电路相比，薄膜集成电路的优点是所制作的元件参数范围宽、精度高、温度频率特性好，并且集成度较高、尺寸较小。因此，薄膜集成电路的用量越来越大，光电封装逐渐大量使用硅基集成薄膜电路，硅基集成充分利用了成熟的半导体工艺，可以方便，低成本，高精度的集成微带线，通孔，金锡，电阻，电容，电感等元件，硅基电容经常是上下电极加介电层的mim结构，中间介电层厚度在纳米或者微米量级，在光电封装中经常用打线进行电极连接，或者夹具用探针和薄膜电路硬接触，如果打线在硅电容或者电阻的电极上，经常因应力损伤介电薄膜，会造成漏电或者可靠性问题。

技术实现要素：

3.鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种适用于光电封装的集成薄膜电路，用于解决现有技术中经常因打线产生的应力损伤介电薄膜的问题。
4.为实现上述目的及其他相关目的，本实用新型提供一种适用于光电封装的集成薄膜电路，包括衬底片，所述衬底片为硅片、砷化镓、蓝宝石或者氮化铝陶瓷中的一种，所述衬底片的上表面设有硅化物层，所述硅化物层的表面设有电容和电阻，所述电容的表面设有金锡焊盘，所述电容包括下电极、介电层和上电极，所述下电极与硅化物层连接，所述介电层位于下电极和上电极之间，所述上电极与金锡焊盘连接并与所述金锡焊盘一体成型，所述上电极和下电极均通过连接线连接有设于硅化物层上的电容打线盘，所述电阻包括电阻层和电极层，所述电阻层位于电极的上表面，所述电极层与硅化物层连接，且所述电极层通过导线连接有设于硅化物层上的电阻打线盘。
5.于本实用新型的一实施例中，所述衬底片的下表面设有金属层，所述衬底片内开设有多个通孔，所述衬底片上表面的上电极和下表面的金属层通过通孔连通，多个通孔均匀间隔的设置在衬底片上。
6.于本实用新型的一实施例中，所述下电极、介电层和上电极均位于非打线区域，所述电容打线盘和电阻打线盘位于打线区域，所述上电极和下电极均可通过连接线与电容打线盘连接。
7.于本实用新型的一实施例中，所述硅化物层为二氧化硅或者氮化硅薄膜，所述金属层的材质为金、铝和铜中的一种或者多种，所述硅化物层作为应力缓冲层，即使因打线出现微裂纹也不会损伤电阻和电容元器件。
8.于本实用新型的一实施例中，所述连接线包括下层、中层和上层，所述下层与硅化
物层连接，所述中层位于下层和上层之间，所述下层为金属层，所述中层为二氧化硅或者氮化硅薄膜，所述上层为含有微带线的金属层。
9.如上所述，本实用新型的一种适用于光电封装的集成薄膜电路，具有以下有益效果：
10.本实用新型中电阻的电极层和电容的下电极的下面均为硅化物层，该硅化物层作为应力缓冲层，即使出现微裂纹也不会损伤电阻和电容元器件，电容置于金锡焊盘下面，金锡焊盘是芯片贴合用的，所以压力会分散在整个焊盘上，平面压力对金锡焊盘无损伤，从而不会造成电容破坏，避免了造成电阻和电容漏电的现象，保证了电阻和电容的使用时的可靠性，并且金锡焊盘锡焊在融化时是塑性材料能够对压力进行缓冲，从而对电容起到保护作用，本实用新型能够对应力敏感的元器件均进行了优化与保护。
附图说明
11.图1显示为本实用新型实施例中公开的集成薄膜电路的俯视示意图。
12.图2显示为本实用新型实施例中公开的集成薄膜电路中电容的截面示意图。
13.图3显示为本实用新型实施例中公开的集成薄膜电路中连接线的截面示意图。
14.元件标号说明
15.1、衬底片；101、硅化物层；102、金属层；2、电阻打线盘；3、通孔；4、电容；401、上电极；402、介电层；403、下电极；5、金锡焊盘；6、电容打线盘；7、连接线；701、上层；702、中层；703、下层；8、电阻。
具体实施方式
16.以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。
17.请参阅图1至图3。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。
18.请参阅图1至图3，本实用新型提供了一种适用于光电封装的集成薄膜电路，本实用新型的具体实施方式为，包括衬底片1，衬底片1能够根据微带线的传输要求，可以对阻值和厚度进行调节，本实用新型中所涉及的衬底片1为硅片、砷化镓、蓝宝石或者氮化铝陶瓷中的一种，衬底片1的上表面设有硅化物层101，其中，硅化物层101为二氧化硅或者氮化硅薄膜，二氧化硅或者氮化硅薄膜的厚度为500埃米～1微米，硅化物层101的表面设有电容4和电阻8，电容4的表面设有金锡焊盘5，其中，金锡焊盘5的厚度为3～5微米，在后面薄膜电路的使用中，将发光芯片贴于金锡焊盘5处，电容4包括下电极403、介电层402和上电极401，下电极403与硅化物层101连接，介电层402位于下电极403和上电极401之间，上电极401与
金锡焊盘5连接并与金锡焊盘5一体成型；其中，上电极401为含有高频微带线的金属层，含有高频微带线的金属层用于薄膜电路高频传输，如10g赫兹电信号；
19.下电极403、介电层402和上电极401均位于非打线区域，上电极401和下电极403均可通过连接线7连接有设于硅化物层101上的电容打线盘6，电容打线盘6可以是一个或者两个，针对需要打线电连接的电容4电极的数量，电容打线盘6位于打线区域，对于电容来说，非打线区域与打线区域通过连接线7连接，其中，介电层402的材质为氮化硅、二氧化硅、氮化铝、氧化锆或者氧化铪，介电层402的厚度为300～10000埃米，介电层402的厚度也可以根据电容4值的要求进行调整，上电极401和下电极403由铝、金、铂金、铜或者多晶硅一种或者多种组成，电阻8包括电阻层和电极层，电阻层位于电极层的上表面，电极层与硅化物层101连接，电极层是可以进行打线的；
20.电极层通过导线连接有设于硅化物层101上的电阻打线盘2，电阻打线盘2位于打线区域，对于电阻8来说，非打线区域与打线区域通过导线连接，其中，电阻8为薄膜电阻8，电阻层的材质为氮化钽、氮化钛、铂或者镍铬合金，电阻层的厚度为300～10000埃米，电极层的材质为金、铝或者铜金属，衬底片1的下表面设有金属层102，其中，金属层102的材质为金、铝和铜中的一种或者多种，金属层102的厚度为0.5到1微米，衬底片1内开设有多个通孔3，衬底片1上表面的上电极401和下表面的金属层102通过通孔3连通，连接线7包括下层703、中层702和上层701，下层703与硅化物层101连接，中层702位于下层703和上层701之间，下层703也为金属层，中层702为二氧化硅或者氮化硅薄膜，上层701为含有微带线的金属层；
21.具体的说，电阻8的电极层和电容4的下电极403的下面均为硅化物层101，硅化物层101为二氧化硅或者氮化硅薄膜，该硅化物层101作为应力缓冲层，即使出现微裂纹也不会损伤电阻8电容4等元器件，电容4位于金锡焊盘5下面，金锡焊盘5是芯片贴合用的，所以压力会分散在整个于金锡焊盘5上，平面压力对电容4无损伤，从而不会造成电容4破坏，避免了造成电阻8和电容4漏电的现象，并且金锡焊盘5锡焊在融化时是塑性材料能够对压力可以缓冲，从而对电容4起到保护作用。
22.综上所述，本实用新型中电阻8的电极层和电容4的下电极403的下面均为硅化物层101，该硅化物层101作为应力缓冲层，即使出现微裂纹也不会损伤电阻8和电容4元器件，电容4置于金锡焊盘5下面，金锡焊盘5是芯片贴合用的，所以压力会分散在整个焊盘上，平面压力对金锡焊盘5无损伤，从而不会造成电容4破坏，避免了造成电阻8和电容4漏电的现象，保证了电阻8和电容4的使用时的可靠性，并且金锡焊盘5锡焊在融化时是塑性材料能够对压力进行缓冲，从而对电容4起到保护作用，本实用新型能够对应力敏感的元器件均进行了优化与保护。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
23.上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

技术特征：

1.一种适用于光电封装的集成薄膜电路，包括衬底片，其特征在于：所述衬底片的上表面设有硅化物层，所述硅化物层的表面设有电容和电阻，所述电容的表面设有金锡焊盘，所述电容包括下电极、介电层和上电极，所述下电极与硅化物层连接，所述介电层位于下电极和上电极之间，所述上电极与金锡焊盘连接并与所述金锡焊盘一体成型，所述上电极和下电极均通过连接线连接有设于硅化物层上的电容打线盘，所述电阻包括电阻层和电极层，所述电阻层位于电极层的上表面，所述电极层与硅化物层连接，且所述电极层通过导线连接有设于硅化物层上的电阻打线盘。2.根据权利要求1所述的一种适用于光电封装的集成薄膜电路，其特征在于：所述衬底片为硅片、砷化镓、蓝宝石或者氮化铝陶瓷中的一种。3.根据权利要求1所述的一种适用于光电封装的集成薄膜电路，其特征在于：所述衬底片的下表面设有金属层，所述衬底片内开设有多个通孔，所述衬底片上表面的上电极和下表面的金属层通过通孔连通。4.根据权利要求1所述的一种适用于光电封装的集成薄膜电路，其特征在于：所述下电极、介电层和上电极均位于非打线区域，所述电容打线盘和电阻打线盘位于打线区域。5.根据权利要求1所述的一种适用于光电封装的集成薄膜电路，其特征在于：所述硅化物层为二氧化硅或者氮化硅薄膜。6.根据权利要求1所述的一种适用于光电封装的集成薄膜电路，其特征在于：所述连接线包括下层、中层和上层，所述下层与硅化物层连接，所述中层位于下层和上层之间，所述下层为金属层，所述中层为二氧化硅或者氮化硅薄膜，所述上层为含有微带线的金属层。

技术总结

本实用新型提供一种适用于光电封装的集成薄膜电路，包括衬底片，所述衬底片的上表面设有硅化物层，所述硅化物层的表面设有电容和电阻，所述电容的表面设有金锡焊盘，所述电容包括下电极、介电层和上电极，所述下电极与硅化物层连接，所述介电层位于下电极和上电极之间，所述上电极与金锡焊盘连接并与所述金锡焊盘一体成型；本实用新型具有以下有益效果：本实用新型中电阻的电极层和电容的下电极的下面均为硅化物层，该硅化物层作为应力缓冲层，即使出现微裂纹也不会损伤电阻和电容元器件，电容置于金锡焊盘下面，金锡焊盘是芯片贴合用的，所以压力会分散在整个焊盘上，平面压力对金锡焊盘无损伤，从而不会造成电容破坏。从而不会造成电容破坏。从而不会造成电容破坏。