光检测设备的制作方法

阅读：评论：0

光检测设备
1.本技术是申请日为2019年8月6日、发明名称为“固体摄像装置和电子设备”的申请号为201980059165.7的专利申请的分案申请。
技术领域
2.本公开涉及固体摄像装置和电子设备。

背景技术：

3.在互补金属氧化物半导体(cmos:complementary metal oxide semiconductor)型的固体摄像装置(在下文中，称为“cmos图像传感器”或简称为“图像传感器”或“固体摄像装置”)中，已经在光电转换部(光接收部)中产生的信号电荷在浮动扩散电容(浮动扩散部：fd)中被转换为电压。通过fd中的转换而获得的电压经由由放大晶体管构成的源极跟随电路作为输出电压(也称为“像素信号”)而被读出。
4.引用文献列表
5.专利文献
6.专利文献1：日本专利第5066704号公报

技术实现要素：

7.要解决的技术问题
8.像素的输出电压v由v＝q/c给出，其中c表示信号检测电容，q表示与所接收到的光信号对应的信号电荷量。因此，在近年来的微细化的元件构造中，例如，由于电容元件的每单位面积的电容的限制，所以无法增大信号检测电容c，结果，就导致难以实现例如车载图像传感器等所需求的单一曝光下的宽动态范围。
9.鉴于上述状况，本公开提出了能够实现单一曝光下的宽动态范围的固体摄像装置和电子设备。
10.解决技术问题的技术方案
11.为了解决上述问题，根据本公开的一个方面的固体摄像装置包括：第一基板，其包括光电转换元件；第二基板，其位于所述第一基板的向所述光电转换元件入射光的入射面的相反侧，所述第二基板包括电容器，所述电容器被构造成累积从所述光电转换元件传输过来的电荷。
附图说明
12.图1是示出根据第一实施方案的固体摄像装置的示意性构造示例的框图。
13.图2是示出根据第一实施方案的有效像素区域的单位像素的示意性构造示例的电路图。
14.图3是示出根据第一实施方案的图像传感器的截面构造示例的截面图。
15.图4是示出根据第一实施方案的单位像素的截面构造示例的截面图。
16.图5是示出图4中的a-a截面的布局示例的图。
17.图6是示出图4中的b-b截面的布局示例的图。
18.图7是用于示出根据第一实施方案的图像传感器的制造方法的工序截面图(部分1)。
19.图8是用于示出根据第一实施方案的图像传感器的制造方法的工序截面图(部分2)。
20.图9是用于示出根据第一实施方案的图像传感器的制造方法的工序截面图(部分3)。
21.图10是用于示出根据第一实施方案的图像传感器的制造方法的工序截面图(部分4)。
22.图11是示出根据第二实施方案的有效像素区域的共用像素的示意性构造示例的电路图。
23.图12是示出根据第二实施方案的共用像素的截面构造示例的截面图。
24.图13是示出图12中的c-c截面的布局示例的图。
25.图14是示出图12中的d-d截面的布局示例的图。
26.图15是示出根据第三实施方案的图像传感器的截面构造示例的截面图。
27.图16是用于示出根据第三实施方案的图像传感器的制造方法的工序截面图(部分1)。
28.图17是用于示出根据第三实施方案的图像传感器的制造方法的工序截面图(部分2)。
29.图18是用于示出根据第三实施方案的图像传感器的制造方法的工序截面图(部分3)。
30.图19是用于示出根据第三实施方案的图像传感器的制造方法的工序截面图(部分4)。
31.图20是用于示出根据第三实施方案的图像传感器的制造方法的工序截面图(部分5)。
具体实施方式
32.现在，参照附图来详细说明本公开的各实施方案。在下面的实施方案中，相同的部位被赋予有相同的附图标记，并且省略对它们的重复说明。
33.按照下面给出的项目的顺序来说明本公开。
34.1.第一实施方案
35.1.1固体摄像装置的示意性构造示例
36.1.2单位像素的电路构造示例
37.1.3单位像素的基本功能示例
38.1.4每单位面积的电容增大
39.1.5图像传感器的截面构造示例
40.1.5.1第一基板的构造示例
41.1.5.2第二基板的构造示例
42.1.5.3第三基板的构造示例
43.1.5.4各基板之间的接合
44.1.6单位像素的示意性构造示例
45.1.6.1单位像素的布局示例
46.1.6.1.1a-a截面的布局示例
47.1.6.1.2b-b截面的布局示例
48.1.7 制造工序的示例
49.1.8 作用和效果
50.2.第二实施方案
51.2.1共用像素的电路构造示例
52.2.2共用像素的示意性构造示例
53.2.2.1共用像素的布局示例
54.2.2.1.1c-c截面的布局示例
55.2.2.1.2d-d截面的布局示例
56.2.3作用和效果
57.3.第三实施方案
58.3.1图像传感器的截面构造示例
59.3.2 制造工序的示例
60.3.3 作用和效果
61.1.第一实施方案
62.首先，参照附图来详细说明根据第一实施方案的固体摄像装置和电子设备。
63.1.1固体摄像装置的示意性构造示例
64.图1是示出根据第一实施方案的cmos固体摄像装置(在下文中，简称为“图像传感器”)的示意性构造示例的框图。如图1所示，根据本实施方案的图像传感器10包括像素阵列部13、信号处理电路15、参考电压生成器17和输出电路19。
65.在像素阵列部13的外侧设置有驱动控制部，该驱动控制部用于从各单位像素131依次读出模拟像素信号并输出数字图像数据。例如，该驱动控制部可以包括水平传输电路18、像素驱动电路12和时序控制电路11等。
66.像素阵列部13包括在行方向和列方向上以二维矩阵形式排列着的多个单位像素131。在图1中，为了简化说明，省略了像素阵列部13中的行和列的一部分。然而，例如，在各行和各列中可以布置有数十至数千个单位像素131。
67.各单位像素131经由用来选择像素的像素驱动线ld连接到像素驱动电路12，并且经由垂直信号线vsl一对一地连接到稍后说明的ad转换电路15a。在本说明书中，像素驱动线ld是指所有的从像素驱动电路12延伸到各单位像素131的配线。例如，像素驱动线ld可以包括发送用于驱动单位像素131的各种脉冲信号(例如，像素复位脉冲、传输脉冲和漏极线控制脉冲等)的控制线。
68.信号处理电路15包括：诸如模数(ad：analog-to-digital)转换电路15a等模拟电路，其被构造成将从单位像素131读出的模拟像素信号转换为数字像素信号；以及逻辑电路，其被构造成基于由ad转换电路15a转换为数字值的像素信号执行诸如相关双采样(cds：
correlated double sampling)处理等数字处理。例如，ad转换电路15a可以针对各单位像素131一对一地设置着，或者针对由多个单位像素131构成的像素组各者一对一地设置着，或者针对像素阵列部13中的各列一对一地设置着。图1示出了其中多个ad转换电路15a在行方向和列方向上以二维矩阵形式排列着的构造。然而，该构造不限于此。
69.例如，各ad转换电路15a执行将作为像素信号的基准电平的复位电平以及与光接收量对应的信号电平分别转换为数字数据的ad转换。各ad转换电路15a还执行获取与光接收量对应的信号成分的数字像素信号的差分处理(相当于相关双采样(cds)处理)。在该cds处理中，执行计算出复位电平的ad转换结果与信号电平的ad转换结果的差分的处理。例如，ad转换电路15a可以是单斜率型ad转换电路或可以是逐次逼近寄存器(sar：successive approximation register)型ad转换电路。
70.参考电压生成器17将参考电压ref提供给信号处理电路15，所述参考电压ref用来将经由垂直信号线vsl从各单位像素131读出的模拟像素信号转换为数字像素信号。例如，当ad转换电路15a是单斜率型ad转换电路时，参考电压生成器17输出具有呈直线状或阶梯状升压或降压的锯齿状(也称为“斜坡(ramp)”)波形的参考电压ref。另一方面，当ad转换电路15a是逐次逼近寄存器型ad转换电路时，参考电压生成器17输出具有固定电压值的参考电压ref。在这种情况下，例如，各ad转换电路15a通过把作为固定电压的参考电压ref分压来生成将要用于逐次逼近的多个参考电压。
71.例如，时序控制电路11输出各单元的操作所必需的内部时钟，或者输出用于给出各单元开始执行操作的时序的脉冲信号。例如，时序控制电路11可以从外部接收主时钟或用于指示操作模式的数据，或者可以输出包含图像传感器10的信息的数据。
72.例如，时序控制电路11向像素驱动电路12输出用于给出从各单位像素131读取像素信号的时序的脉冲信号。此外，时序控制电路11向水平传输电路18输出用于逐列地从信号处理电路15依次读出由ad转换电路15a进行了ad转换后的信号成分的像素信号(数字电压值)的列地址信号。
73.例如，时序控制电路11把具有与从外部输入的主时钟的频率相同的频率的时钟、或它的半频(half-frequency)时钟、或通过将半频时钟进一步分频而得到的低速时钟作为内部时钟提供给图像传感器10内的各单元(诸如水平传输电路18、像素驱动电路12或信号处理电路15等)。另外，在下文中，把半频时钟及具有比其更低的频率的时钟全体统称为“低速时钟”。
74.像素驱动电路12选择像素阵列部13的行，并将驱动该行时所必需的脉冲输出到像素驱动线ld。例如，像素驱动电路12包括：垂直解码器，其用于指定在垂直方向上的将要读取的行(选择像素阵列部13的行)；以及垂直驱动部，其用于向与由垂直解码器指定的读取地址上(行方向上)的单位像素131相对应的像素驱动线ld提供脉冲，以进行驱动。例如，垂直解码器除了选择用于读取像素信号的行之外，还选择用于电子快门的行。
75.水平传输电路18利用从时序控制电路11输入的列地址信号，来执行从由列地址信号指定的将要读取的列中的各ad转换电路15a向水平信号线hsl读出数字像素信号的移位操作(扫描)。
76.输出电路19把由水平传输电路18读出的数字像素信号作为图像数据输出到外部。
77.例如，信号处理电路15可以视需要而包括具有信号放大功能的自动增益控制
(agc：auto gain control)电路。
78.此外，在图像传感器10中，作为高速时钟生成部的示例，可以设置有如下的时钟转换部：其被构造成生成具有比输入的时钟频率更高速的时钟频率的脉冲。在这种情况下，时序控制电路11可以基于从外部输入的输入时钟(例如，主时钟)或基于由时钟转换部生成的高速时钟来生成内部时钟。
79.1.2单位像素的电路构造示例
80.接下来，给出在图1的像素阵列部13中以矩阵形式排列着的单位像素131的电路构造示例的说明。
81.图2是示出根据本实施方案的有效像素区域中的单位像素的示意性构造示例的电路图。如图2所示，单位像素131包括：光电二极管101；传输晶体管102；复位晶体管103；切换晶体管104；放大晶体管105；选择晶体管106；起到第一浮动扩散部的作用的节点107；起到第二浮动扩散部的作用的电容器108；选择晶体管驱动线117、复位晶体管驱动线113、切换晶体管驱动线114和传输晶体管驱动线112，它们都是一端与像素驱动电路12连接的像素驱动线ld；以及垂直信号线vsl，其一端与信号处理电路15连接。
82.光电二极管101被构造成对入射光进行光电转换。传输晶体管102被构造成传输已经在光电二极管101中生成的电荷。起到第一浮动扩散部的作用的节点107和起到第二浮动扩散部的作用的电容器108被构造成累积经由传输晶体管102传输过来的电荷。切换晶体管104被构造成控制通过电容器108进行的对电荷的累积。放大晶体管105使得在垂直信号线vsl中出现与累积于节点107中或累积于节点107和电容器108中的电荷对应的电压像素信号。复位晶体管103释放累积于节点107中或累积于节点107和电容器108中的电荷。选择晶体管106选择将要读取的单位像素131。
83.光电二极管101的阳极是接地的，并且光电二极管101的阴极连接到传输晶体管102的源极。传输晶体管102的漏极连接到切换晶体管104的源极和放大晶体管105的栅极，并且作为连接点的节点107形成第一浮动扩散部。
84.复位晶体管103和切换晶体管104与节点107串联布置着。复位晶体管103的漏极连接到未示出的垂直复位输入线。
85.放大晶体管105的源极连接到未示出的垂直电流供给线。放大晶体管105的漏极连接到选择晶体管106的源极，并且选择晶体管106的漏极连接到垂直信号线vsl。
86.传输晶体管102的栅极、复位晶体管103的栅极、切换晶体管104的栅极和选择晶体管106的栅极分别经由像素驱动线ld连接到像素驱动电路12，并且分别被提供有作为驱动信号的脉冲。
87.起到第一浮动扩散部的作用的节点107和起到第二浮动扩散部的作用的电容器108将累积的电荷转换成具有与电荷量对应的电压值的电压。例如，第一浮动扩散部是浮动扩散区域，并且是节点107与接地之间的对地电容(ground capacity)。然而，第一浮动扩散部不限于此，并且第一浮动扩散部可以是通过将电容器等连接到节点107而有意添加的电容。
88.起到第二浮动扩散部的作用的电容器108将累积的电荷转换成具有与电荷量对应的电压值的电压。
89.1.3单位像素的基本功能示例
90.接下来，给出单位像素131的基本功能的说明。当施加到切换晶体管104的栅极的切换信号fdg处于恒常的高状态时，复位晶体管103发挥作用，并且根据从像素驱动电路12提供过来的复位信号rst来开启/关断累积于节点107和电容器108中的电荷的释放。
91.当高(high)电平的复位信号rst被输入到复位晶体管103的栅极时，节点107和电容器108被箝位到经由垂直复位输入线施加的电压。结果，累积于节点107和电容器108中的电荷被释放(复位)。
92.当低(low)电平的复位信号rst被输入到复位晶体管103的栅极时，节点107和电容器108变成与垂直复位输入线电气断开，并且进入浮动状态。
93.当复位信号rst处于恒常的高状态时，切换晶体管104发挥作用，并且根据从像素驱动电路12提供过来的切换信号fdg来开启/关断累积于节点107中的电荷的释放。
94.当高电平的切换信号fdg被输入到切换晶体管104的栅极时，节点107被箝位到经由垂直复位输入线施加的电压。结果，累积于节点107中的电荷被释放(复位)。
95.当低电平的切换信号fdg被输入到切换晶体管104的栅极时，节点107变成与垂直复位输入线电气断开，并且进入浮动状态。
96.光电二极管101对入射光进行光电转换，并且生成与光量对应的电荷。所生成的电荷累积在光电二极管101的阴极侧。传输晶体管102根据从像素驱动电路12提供过来的传输控制信号trg来开启/关断从光电二极管101到节点107或到节点107和电容器108的电荷传输。
97.例如，当高电平的传输控制信号trg被输入到传输晶体管102的栅极时，累积于光电二极管101中的电荷向节点107或向节点107和电容器108传输。另一方面，当低电平的传输控制信号trg被提供给传输晶体管102的栅极时，来自光电二极管101的电荷的传输被停止。
98.在传输晶体管102向节点107或向节点107和电容器108的电荷传输被停止的期间，通过光电转换而得到的电荷被累积在光电二极管101中。
99.如上所述，节点107和电容器108各自都具有能够累积从光电二极管101经由传输晶体管102传输过来的电荷并将该电荷转换成电压的功能。因此，在其中复位晶体管103和/或切换晶体管104被关断的浮动状态下，节点107的电位或节点107和电容器108的电位是根据累积于节点107中的电荷量或累积于节点107和电容器108中的电荷量来调制的。
100.放大晶体管105起到如下的放大器的作用：其接收与该放大器的栅极连接的节点107或节点107和电容器108的电位变化以作为输入信号，并且放大晶体管105把输出电压信号经由选择晶体管106输出到垂直信号线vsl以作为像素信号。
101.选择晶体管106根据从像素驱动电路12提供过来的选择控制信号sel来开启/关断电压信号从放大晶体管105到垂直信号线vsl的输出。例如，当高电平的选择控制信号sel被输入到选择晶体管106的栅极时，电压信号从放大晶体管105输出到垂直信号线vsl。另一方面，当低电平的选择控制信号sel被输入到选择晶体管106的栅极时，电压信号从放大晶体管105到垂直信号线vsl的输出被停止。结果，与多个单位像素131连接的垂直信号线vsl能够仅取出来自所选择的单位像素131的输出。
102.以这种方式，根据从像素驱动电路12提供的传输控制信号trg、复位信号rst、切换信号fdg和选择控制信号sel来驱动单位像素131。
103.1.4每单位面积的电容增大
104.在如上所述的单位像素131的构造中，例如，为了增加每单位面积的电容，可以构想出的是，采用在形成于半导体基板上的沟槽中形成有纵型电容器的所谓沟槽型电容器，以此作为起到第二浮动扩散部的作用的电容器108。同样地，当有电容器添加到节点107时，为了增加每单位面积的电容，也可以构想出的是，采用沟槽型电容器作为将要添加的电容器。
105.例如，如果把沟槽型电容器与光电二极管101形成在同一个半导体基板上，那么需要设定成其中光电二极管101和沟槽型电容器在横向上排列着的布局或其中光电二极管101和沟槽型电容器在纵向上排列着的布局。在前一种情况下，例如，存在由于各单位像素131的面积增大而导致像素集成度降低的问题。在后一种情况下，例如，存在着在用于形成光电二极管101时的离子注入中要求将离子注入到较深位置，或者必须从形成于较深位置处的光电二极管101读取信号的问题。
106.鉴于上述情况，本实施方案采用了其中把沟槽型电容器形成在与形成有光电二极管101的基板不同的基板上并且将这些基板彼此贴合的构造。结果，在能够避免了出现诸如像素集成度降低、要求将离子注入到较深位置或必须从较深位置读出信号等问题的同时，还能通过增加每单位面积的电容，实现单一曝光下的宽动态范围。
107.1.5图像传感器的截面构造示例
108.图3是示出根据本实施方案的图像传感器的截面构造示例的截面图。在图3中，将光的入射侧设定为上侧，并且示出了与光的入射方向平行的面的截面构造。而且，在图3中，示出了接收rgb三原之中的绿g和红r的光的单位像素131g和131r。然而，该构造不限于此。在下面的说明中，为了简化说明，没有区分用于各种颜的单位像素131，并且为其赋予了附图标记131。
109.如图3所示，图像传感器10具有将第一基板140、第二基板150和第三基板160彼此贴合的层压结构。在该层压结构中，例如，单位像素131自第一基板140至第二基板150而被形成。
110.1.5.1第一基板的构造示例
111.在第一基板140上设置有光电二极管101和传输晶体管102。光电二极管101被构造成接收从半导体基板141的背面(图3中的上表面)侧入射的入射光。彩滤光片(color filter)122和芯片上透镜(on-chip lens)121设置在光电二极管101的上方。为了防止彼此相邻的单位像素131之间的光的串扰，在彼此相邻的彩滤光片122之间可以设置有遮光膜123。在半导体基板141和彩滤光片122之间可以设置有平坦化膜(未示出)，该平坦化膜使得用于将彩滤光片122着陆的表面是平坦化的。
112.在光电二极管101中，例如，n型半导体区域142被形成为用于累积电荷(电子)的电荷累积区域。在光电二极管101中，n型半导体区域142设置在半导体基板141的p型半导体区域143的内部。
113.在p型半导体区域143中，半导体基板141的前表面(下表面)侧的区域的杂质浓度可以比背面(上表面)侧的区域的杂质浓度更高。换句话说，光电二极管101可以具有空穴累积二极管(had：hole-accumulation diode)结构。利用这种构造，可以抑制在n型半导体区域142的上表面侧和下表面侧之间的各边界处的暗电流的产生。
114.为了防止光电二极管101之间的串扰，在半导体基板141的内部可以设置有像素分离部144，该像素分离部144被构造成让彼此相邻的光电二极管101光学地分离且电气地分离。在图3中，当从上表面侧观察图像传感器10时，像素分离部144例如被形成得插入在彼此相邻的单位像素131之间而呈现为格子状。光电二极管101形成在由像素分离部144划分出的区域内。
115.光电二极管101的阳极接地。累积在光电二极管101中的信号电荷(例如，电子)经由与该光电二极管的阴极连接的传输晶体管102传输到节点107。
116.起到第一浮动扩散部的作用的节点107把具有与传输来的电荷量对应的电压值的电压经由层间连接电极(硅通孔：through silicon via(tsv))155施加到设置于第二基板150中的像素晶体管153之中的放大晶体管105的栅极。像素晶体管153除了具有放大晶体管105之外，还可以包括复位晶体管103、切换晶体管104和选择晶体管106。
117.绝缘膜145设置在半导体基板141的与设置有彩滤光片122和芯片上透镜121的背面(上表面)相反的前表面(下表面)上。结果，第一基板140的半导体基板141和第二基板150的半导体基板151彼此电气分离。绝缘膜145的上表面被平坦化以与第二基板150接合。
118.1.5.2第二基板的构造示例
119.在第二基板150中设置有电容器152。例如，电容器152可以是沟槽型电容器。然而，本发明不限于此，并且可以采用各种各样的电容器作为电容器152。在下面的说明中，给出了其中电容器152是沟槽型电容器的情况的说明。
120.沟槽型电容器152可以是起到第二浮动扩散部的作用的电容器108，或者可以是有意地添加到节点107的电容器。在下面的说明中，说明了将沟槽型电容器152设定为电容器108的情况的示例。
121.例如，沟槽型电容器152形成在从半导体基板151的与跟第一基板140接合的背面(上表面)相反的前表面(下表面)挖出的沟槽中。
122.第一基板140中的传输晶体管102的漏极经由tsv 155和配线154连接到像素晶体管153，其中，tsv 155从第一基板140的绝缘膜145中经由第二基板的半导体基板151而贯穿至绝缘膜157的中部，并且配线154被形成在绝缘膜157中。像素晶体管153和沟槽型电容器152经由未示出的配线等彼此电气连接。
123.在设置于半导体基板151的前表面(下表面)上的绝缘膜157的前表面(下表面)处，形成有例如铜(cu)电极垫156。该电极垫156起到如下的连接部(cu-cu接合)的作用：该连接部在使第二基板150和第三基板160彼此电气连接的同时使第二基板150和第三基板160彼此机械地贴合。
124.1.5.3第三基板的构造示例
125.在第三基板160中设置有诸如图1中的信号处理电路15等电路元件164。例如，电路元件164除了具有信号处理电路15之外，还可以包括时序控制电路11、像素驱动电路12、水平传输电路18、参考电压生成器17以及输出电路19。
126.电路元件164被形成在半导体基板161中及设置于半导体基板161的前表面(上表面)上的绝缘膜162中。在绝缘膜162的上表面处形成有铜(cu)电极垫163，该电极垫163电气地且机械地连接到第二基板150的电极垫156。
127.1.5.4各基板之间的接合
128.在如上所述的构造中，第一基板140和第二基板150例如通过使第一基板140和第二基板150各自的接合面平坦化且让这两个接合面利用电子间力彼此贴合的所谓直接接合而彼此贴合。另一方面，如上所述，第二基板150和第三基板160通过使形成在各自的接合面上的铜(cu)电极垫156和163彼此接合的所谓cu-cu接合而彼此贴合。然而，接合方法不限于此，并且可以使用各种各样的接合方法。
129.1.6单位像素的示意性构造示例
130.接下来，给出图3所示的截面构造示例中的单位像素131的截面构造的更详细说明。图4是示出根据本实施方案的单位像素的截面构造示例的截面图。在图4中，与图3不同的是，光从图4的下侧入射至光电二极管101。在图4中，考虑到易看性，省略了各单元的阴影线。
131.如图4所示，单位像素131具有如下的构造：其中，光电二极管101和传输晶体管102设置在第一基板140上，并且沟槽型电容器152和像素晶体管153设置在第二基板150上。而且，单位像素131中的节点107也被布置在第一基板140上。
132.传输晶体管102包括传输栅极1021和栅极绝缘膜1022，并且将在光电二极管101中产生的电荷传输到作为第一浮动扩散部的节点107。被输入有传输控制信号trg的传输晶体管电极1023与传输栅极1021连接。
133.tsv 155以与节点107接触的方式电气连接到节点107。在tsv 155的侧面上设置有用于防止tsv 155和半导体基板151发生电气连接的孔内绝缘膜1551。
134.tsv 155贯穿绝缘膜145、半导体基板151及处于绝缘膜157的下层侧的第一绝缘膜1571，且以与形成在第一绝缘膜1571的上表面上的配线154接触的方式电气连接到该配线154。
135.与像素晶体管153连接的连接电极1552也电气连接到配线154。
136.如上所述，沟槽型电容器152设置在半导体基板151上。沟槽型电容器152包括：下部电极1523，其被形成在通过从半导体基板151的前表面侧沿垂直方向挖入半导体基板151中而形成的沟槽的内表面上；绝缘膜1522，其被形成得覆盖下部电极1523的表面；以及上部电极1521，其被形成得填埋到由绝缘膜1522形成的沟槽中。例如，上部电极1521经由处于该上部电极1521的上部处的沟槽型电容器电极1524和未示出的配线与像素晶体管153电气连接。
137.在第一绝缘膜1571的上表面上层叠有多层配线层158，该多层配线层158包括形成在第二绝缘膜1572中的配线。如上所述，在多层配线层158的上表面处设置有用于与设置在第三基板160上的铜(cu)电极垫163电气地且机械地连接的铜(cu)电极垫156。该电极垫156通过多层配线层158内的配线与像素晶体管153电气连接。
138.1.6.1单位像素的布局示例
139.现在，参照附图给出图4中的a-a截面和b-b截面各者中的布局的详细说明。a-a截面相当于第一基板140中的半导体基板141和绝缘膜145之间的边界面。b-b截面相当于第二基板150中的半导体基板151和第一绝缘膜1571之间的边界面。
140.1.6.1.1a-a截面的布局示例
141.图5是示出图4中的a-a截面的布局示例的图。在图5中，为了便于说明，也示出了未出现在a-a截面中的构造。
142.如图5所示，光电二极管101例如包括：形成在半导体基板141中的分配给各单位像素131的矩形区域的大致中央处的n型半导体区域142；以及围绕n型半导体区域142的p型半导体区域143。例如，在n型半导体区域142中埋入有被栅极绝缘膜1022(参见图4)覆盖的传输栅极1021。
143.处于传输栅极1021的上部处的传输晶体管电极1023经由包含电极1024(图4中未示出)的配线与传输晶体管驱动线112(参见图2)连接。传输栅极1021经由节点107连接到tsv 155。例如，tsv 155被布置在分配给各单位像素131的矩形区域的角落处。
144.1.6.1.2b-b截面的布局示例
145.图6是示出图4中的b-b截面的布局示例的图。在图6中，为了便于说明，也示出了未出现在b-b截面中的构造。
146.如图6所示，掺杂有预定杂质的活性化区域1531和1532被形成在半导体基板151中的分配给各单位像素131的矩形区域中。
147.在一个活性化区域1531上隔着未示出的栅极绝缘膜而设置有复位晶体管103的复位栅极1031及切换晶体管104的切换栅极1041。在这种构造中，切换晶体管104的漏极和复位晶体管103的源极是共用的。
148.切换栅极1041经由包含电极1042(图4中未示出)的配线与切换晶体管驱动线114(参见图2)连接。切换晶体管104的源极经由包含电极1043(图4中未示出)的配线与从第一基板140延伸过来的tsv 155连接。tsv 155还经由配线154(参见图4)和连接电极1552与放大栅极1051连接。
149.复位栅极1031经由包含电极1032(图4中未示出)的配线与复位晶体管驱动线113(参见图2)连接。复位晶体管103的漏极经由包含电极1033(图4中未示出)的配线与未示出的垂直复位输入线连接。
150.在另一个活性化区域1532上隔着未示出的栅极绝缘膜而设置有放大晶体管105的放大栅极1051及选择晶体管106的选择栅极1061。在这种构造中，放大晶体管105的漏极和选择晶体管106的源极是共用的。
151.放大晶体管105的源极经由包含电极1053(图4中未示出)的配线与未示出的垂直电流供给线连接。
152.选择栅极1061经由包含电极1062(图4中未示出)的配线与选择晶体管驱动线117(参见图2)连接。选择晶体管106的漏极经由包含电极1063(图4中未示出)的配线与垂直信号线vsl连接。
153.此外，在半导体基板151中的分配给各单位像素131的矩形区域中，在形成于半导体基板151中的一个或多个(在图6中为四个)沟槽各者内，分别设置有沟槽型电容器152。在多个沟槽型电容器152各者中的上部电极1521的上部处形成有将要共用的沟槽型电容器电极1524。简言之，多个沟槽型电容器152彼此并联连接。
154.沟槽型电容器电极1524经由包含电极1081和1082(图4中未示出)的配线与既用作切换晶体管104的漏极又用作复位晶体管103的源极的共用节点连接(相当于图2中的电容器108)。
155.1.7制造工序的示例
156.接下来，参照附图给出根据本实施方案的图像传感器10的制造方法的详细说明。
图7至图10是用于说明根据本实施方案的图像传感器的制造方法的工序截面图。
157.在本制造方法中，如图7所示，例如，首先，对于减薄前的半导体基板141a，使用预定的离子注入法从半导体基板141a的前表面(上表面)侧注入将要成为受主(acceptor)的诸如硼或铝等掺杂剂，藉此形成p型半导体区域143。
158.接下来，在半导体基板141a的上表面上形成预定的掩模图案，并且从该掩模图案的上方使用预定的离子注入法注入将要成为施主(donor)的诸如磷或砷等掺杂剂，藉此针对各单位像素131而形成n型半导体区域142。n型半导体区域142被形成在距离半导体基板141a的上表面深至某种程度的区域中。之后，去除在形成n型半导体区域142时使用的掩模图案。
159.用于对各光电二极管101的形成区域进行划分的像素分离部144可以在p型半导体区域143的形成之前通过使用预定的制造工序而被形成在半导体基板141a上，或者可以在p型半导体区域143的形成之后或在n型半导体区域142的形成之后通过使用预定的制造工序而被形成在半导体基板141a上。
160.接下来，例如，通过光刻和蚀刻，形成从半导体基板141的上表面延伸到n型半导体区域142的沟槽，并且在该沟槽内形成包含栅极绝缘膜1022和传输栅极1021的传输晶体管102。
161.接下来，例如，在半导体基板141的上表面侧，通过离子注入法形成作为浮动扩散区域的节点107。然后，例如，在使用剥离技术或图案蚀刻技术等形成诸如传输晶体管电极1023等电极和配线之后，例如，通过使用化学气相沉积(cvd:chemical vapor deposition)法(其包括等离子体cvd法，这在下文中同样适用)或溅射法等，形成覆盖着半导体基板141的上表面的绝缘膜145。然后，例如，通过使用化学机械研磨(cmp:chemical mechanical polishing)法等，使所形成的绝缘膜145的上表面平坦化。
162.通过同样使用cmp法等使接合面(背面)平坦化的半导体基板151a被接合到绝缘膜145的经过平坦化的上表面。对于绝缘膜145和半导体基板151a的彼此接合，如上所述，可以采取利用电子间力的直接接合。然而，接合方法不限于此，并且可以采取诸如等离子体接合等各种各样的接合方法，在所述等离子体接合中，通过等离子体处理使两者的接合面活性化之后，将这两个接合面彼此接合。
163.然后，如图8所示，例如，通过使用cmp法将接合到绝缘膜145的半导体基板151a减薄至预定厚度(例如，2μm～3μm)。
164.接下来，例如，从前表面(上表面)侧，通过光刻和蚀刻而挖入减薄后的半导体基板151中，来形成用于沟槽型电容器152的沟槽。
165.接着，例如，通过使用溅射法等，在形成于半导体基板151上的沟槽内依次形成下部电极1523和绝缘膜1522。然后，例如，通过使用溅射法等，形成从栅极绝缘膜1022的前表面处形成的且埋入到沟槽内的上部电极1521并且形成处于上部电极1521的上部处的沟槽型电容器电极1524。结果，在半导体基板151上形成了沟槽型电容器152。
166.以与上述的形成沟槽型电容器152的步骤相同的步骤，在半导体基板151的上表面侧上形成包括复位晶体管103、切换晶体管104、放大晶体管105和选择晶体管106的像素晶体管153。
167.之后，形成第一绝缘膜1571，该第一绝缘膜1571覆盖形成有沟槽型电容器152和像
素晶体管153的半导体基板151的上表面。
168.接下来，例如，通过使用反应离子刻蚀(rie：reactive ion etching)法在第一绝缘膜1571中形成让像素晶体管153中的各晶体管的栅极露出的通孔，并且把让形成于半导体基板141a的上表面侧处的节点107露出的通孔形成得从第一绝缘膜1571经由半导体基板151延伸到绝缘膜145中。
169.接下来，例如，在所形成的通孔内的至少半导体基板151的露出面上，通过退火，形成孔内绝缘膜1551。之后，形成填埋到这些通孔中的tsv 155和连接电极1552。接下来，例如，通过使用剥离技术或图案蚀刻技术，在第一绝缘膜1571上形成将tsv 155和连接电极1552彼此电气连接的配线154。
170.接下来，如图9所示，例如，通过使用溅射方法，在第一绝缘膜1571上形成第二绝缘膜1752。然后，在第二绝缘膜1752中，形成与形成在第一绝缘膜1571上的各电极电气连接的配线(未示出)，之后，在第二绝缘膜1572中形成铜(cu)电极垫156，该电极垫156与第二绝缘膜1572中的配线电气连接，并且该电极垫156的上表面露出。可以使用诸如cvd法、电镀法或溅射法等方法来形成电极垫156。
171.接下来，如图10所示，制造出以预定的制造工序形成有电路元件164的半导体基板161a，并且把在绝缘膜162的前表面(下表面)处露出的铜(cu)电极垫163和在半导体基板151上的绝缘膜157的前表面(上表面)处露出的铜(cu)电极垫156彼此接合(cu-cu接合)。
172.接下来，例如，通过使用cmp法来减薄形成有电路元件164的半导体基板161a。然后，将通过到此为止的工序制造出来的层压基板上下翻转，并且例如，通过使用cmp法将形成有光电二极管101的半导体基板141a的背面研磨至光电二极管101的附近。
173.之后，执行诸如用于去除对研磨面的损伤等的适当处理，然后在形成有光电二极管101的半导体基板141上形成与各单位像素131相对应的彩滤光片122和芯片上透镜121。此外，根据需要而形成遮光膜123。结果，制造出了具有图3所例示的截面构造的图像传感器10。
174.1.8作用和效果
175.如上所述，本实施方案具有这样的构造：其中，沟槽型电容器152被形成在与形成有光电二极管101的第一基板140不同的第二基板150上，并且这两个基板彼此贴合。结果，在能够避免出现诸如像素集成度降低、要求将离子注入到较深位置或必须从深位置读出信号等问题的同时，能够通过增加每单位面积的电容，实现单一曝光下的宽动态范围。
176.利用上述构造，例如，还可以实现：抑制在视角内移动的动态物体的伪信号、抑制像素节距的缩小、或抑制发光二极管(led：light emitting diode)的闪烁等。
177.在本实施方案中，例如，可以通过对切换晶体管104的控制来切换是否使用第二浮动扩散部(相当于电容器108和沟槽型电容器152)，因此也可以取决于夜间摄影等状况而在高增益(当不使用第二浮动扩散部时)和宽动态范围(当使用第二浮动扩散部时)之间切换。
178.根据本实施方案的图像传感器10具有把形成有单位像素131的第一基板140及第二基板150与形成有包括信号处理电路15的电路元件164的第三基板160彼此贴合的层压结构。因此，可以提高高分辨率图像的信号处理的并行度。结果，除了能够实现各单位像素131的更宽动态范围之外，还可以实现高速读出或图像的更高分辨率，或者可以对空间采样进行调制。
179.另外，决定分辨率的像素节距(pixel pitch)的缩小，是根据光电二极管101、信号处理电路15以及由复位晶体管103、切换晶体管104、放大晶体管105和选择晶体管106构成的像素电路这三者之中面积最大的一者来调节的。信号处理电路15可以将一个ad转换电路15a连接到多个像素电路。在这种情况下，在本实施方案中，像素节距的缩小将会由光电二极管101或像素电路的面积来调节。
180.2.第二实施方案
181.接下来，参照附图给出根据第二实施方案的固体摄像装置和电子设备的详细说明。
182.第一实施方案所说明的其中把沟槽型电容器152形成在与形成有光电二极管101的第一基板140不同的第二基板150上并且把这两个基板彼此贴合的构造，对于其中多个单位像素131共用像素晶体管153的结构(在下文中，称为“共用像素结构”)也是有效的。鉴于此，在第二实施方案中，参照附图给出采用共用像素结构的情况的详细说明。
183.例如，根据本实施方案的图像传感器可以具有与在第一实施方案中参照图1而例示的图像传感器10的构造相似的构造。然而，在本实施方案中，像素阵列部13中的单位像素131由稍后所述的共用像素231代替。
184.2.1共用像素的电路构造示例
185.图11是示出根据本实施方案的有效像素区域的共用像素的示意性构造示例的电路图。图11例示了其中两个光电二极管共用像素晶体管的情况。
186.如图11所示，共用像素231除了具有与单位像素131(参见图2)相似的构造之外，还包括光电二极管201和传输晶体管202。
187.光电二极管201的阳极是接地的，并且光电二极管201的阴极连接到传输晶体管202的源极。与传输晶体管102相似，传输晶体管202的漏极连接到节点107。传输晶体管202的栅极连接到作为一端与像素驱动电路12连接的像素驱动线ld的传输晶体管驱动线212。
188.在这种构造中，当读取在光电二极管101中已经产生的电荷时，向传输晶体管102的栅极输入高电平的传输控制信号trg。另一方面，当读取在光电二极管201中已经产生的电荷时，向传输晶体管202的栅极输入高电平的传输控制信号trg。
189.在从光电二极管101读取电荷和从光电二极管201读取电荷的两种情况下，所读取的电荷被累积在节点107中。结果，具有与所累积的电荷量对应的电压值的电压被施加到放大晶体管105的栅极。
190.其他构造和操作可以类似于在第一实施方案中参照图2而说明的构造和操作，因此省略它们的详细说明。
191.2.2共用像素的示意性构造示例
192.接下来，给出共用像素231的截面构造的说明。图12是示出根据本实施方案的共用像素的截面构造示例的截面图。在图12中，光从图12的下侧入射至光电二极管101。在图12中，考虑到易看性，省略了各单元的阴影线。在图12中，假设针对一个共用像素231设置有四个沟槽型电容器152。
193.如图12所示，共用像素231具有如下的构造：其中，除了具有与图4中例示的单位像素131的构造相似的构造之外，还添加有第二光电二极管201和传输晶体管202。类似于光电二极管101和传输晶体管102，光电二极管201和传输晶体管202被设置在第一基板140上。
194.例如，类似于光电二极管101，光电二极管201的n型半导体区域242被形成为累积电荷(电子)的电荷累积区域。光电二极管201的n型半导体区域242被设置在半导体基板141的p型半导体区域243的内部。
195.例如，p型半导体区域243之中的位于半导体基板141的前表面(上表面)侧的区域的杂质浓度可以设定为高于p型半导体区域243之中的位于半导体基板141的背面(下表面)侧的区域的杂质浓度。换句话说，类似于光电二极管101，光电二极管201可以具有空穴累积二极管(had)结构。利用这种构造，可以抑制在n型半导体区域142的上表面侧和下表面侧之间的各边界处的暗电流的产生。
196.传输晶体管202包括传输栅极2021和栅极绝缘膜2022，并且传输晶体管202将在光电二极管201中已经产生的电荷传输到作为第一浮动扩散部的节点107。被输入有传输控制信号trg的传输晶体管电极2023与传输栅极2021连接。
197.其他构造可以与在第一实施方案中参照图3和图4而说明的构造相似，并且省略了它们的详细说明。
198.2.2.1共用像素的布局示例
199.现在，参照图12给出图12中的c-c截面和d-d截面各者中的布局的详细说明。c-c截面相当于第一基板140中的半导体基板141和绝缘膜145之间的边界面。d-d截面相当于第二基板150中的半导体基板151和第一绝缘膜1571之间的边界面。
200.2.2.1.1c-c截面的布局示例
201.图13是示出图12中的c-c截面的布局示例的图。在图13中，为了便于说明，也示出了未出现在c-c截面中的构造。
202.如图13所示，例如，光电二极管101包括：形成在半导体基板141中的分配给一个光电二极管的矩形区域的大致中央处的n型半导体区域142；以及围绕n型半导体区域142的p型半导体区域143。在n型半导体区域142中埋入有被栅极绝缘膜1022(参见图12)覆盖的传输栅极1021。
203.处于传输栅极1021的上部处的传输晶体管电极1023经由包含电极1024(图12中未示出)的配线与传输晶体管驱动线112(参见图11)连接。
204.另一方面，光电二极管201和传输晶体管202被设置于在列方向上与光电二极管101相邻的区域、且是与传输晶体管102接近的一侧区域中，使得光电二极管201和传输晶体管202的布局与光电二极管101和传输晶体管102的布局是线性对称的。
205.具体地，例如，光电二极管201包括：形成在半导体基板141中的分配给一个光电二极管的矩形区域的大致中央处的n型半导体区域242；以及围绕n型半导体区域242的p型半导体区域243。在n型半导体区域242中埋入有被栅极绝缘膜2022(参见图12)覆盖的传输栅极2021。
206.处于传输栅极2021的上部处的传输晶体管电极2023经由包含电极2024(图12中未示出)的配线与传输晶体管驱动线212(参见图11)连接。
207.传输栅极1021和传输栅极2021都经由节点107连接到tsv 155。例如，tsv 155布置在如下区域的边界部分的一端处：该区域中，设置有用于形成共用像素231的两个光电二极管101和201。
208.2.2.1.2d-d截面的布局示例
209.图14是示出图12中的d-d截面的布局示例的图。在图14中，为了便于说明，也示出了未出现在d-d截面中的构造。
210.如图14所示，在共用像素231中，在相当于两个单位像素131的区域中布置有在第一实施方案中参照图6而说明的组件。在图14所示的示例中，像素晶体管153以及与其连接的配线和电极被布置在相当于一个单位像素131的区域(例如，与第一基板140的光电二极管101相对应的区域)中，并且多个沟槽型电容器152被布置在相当于另一个单位像素131的区域(例如，与第一基板140的光电二极管201相对应的区域)中。
211.2.3作用和效果
212.如上所述，本实施方案具有其中两个或多个光电二极管共用像素晶体管153的构造。结果，可以确保较宽区域作为用于布置沟槽型电容器152的区域。例如，在图6所示的示例中，存在四个沟槽型电容器152，相比而言，在图14所示的示例中，确保了用于布置25个沟槽型电容器152的区域。
213.以这种方式，可以确保较宽区域作为用于布置沟槽型电容器152的区域，因而能够进一步增加每单位面积的电容。因此，能够实现单一曝光下的更宽动态范围。
214.从图14和图6之间的比较可知，还可以增加放大栅极1051的面积。因此，还能够减少随机噪声。
215.其他构造、操作和效果可以类似于上述实施方案中所说明的构造、操作和效果，因此省略它们的详细说明。
216.3.第三实施方案
217.接下来，参照附图给出根据第三实施方案的固体摄像装置和电子设备的详细说明。在第三实施方案中，通过示例的方式给出了具有与第一和第二实施方案的层压结构不同的层压结构的图像传感器的说明。
218.3.1图像传感器的截面构造示例
219.图15是示出根据本实施方案的图像传感器的截面构造示例的截面图。在图15中，将光的入射侧设定为上侧，并且示出了与光的入射方向平行的面的截面构造。在图15中，示出了接收rgb三原中的绿g和红r的光的单位像素131g和131r。然而，该构造不限于此。在下面的说明中，为了简化说明，没有区分用于各种颜的单位像素131，并且为其赋予了附图标记131。在图15所示的构造中，与上述第一实施方案中参照图3而说明的构造相同的构造被赋予了相同的附图标记，并且省略它们的重复说明。
220.如图15所示，图像传感器30具有其中把第一基板340、第二基板350和第三基板360彼此贴合的层压结构。在该层压结构中，例如，单位像素131自第一基板340至第二基板350而被形成。
221.在根据第一实施方案的图像传感器10中，第一基板140和第二基板150通过直接接合而彼此接合，并且第二基板150和第三基板160通过cu-cu接合而彼此接合。然而，在根据本实施方案的图像传感器30中，第一基板340和第二基板350通过cu-cu接合而彼此接合，并且第二基板350和第三基板360通过直接接合而彼此接合。
222.鉴于此，在本实施方案中，在形成于第一基板340中的半导体基板141的背面(下表面)上的绝缘膜145的前表面(下表面)上形成有铜(cu)电极垫347，该铜电极垫347起到如下的连接部(cu-cu接合)的作用：该连接部在将第一基板340和第二基板350彼此电气连接的
同时将第一基板340和第二基板350彼此机械地贴合。例如，电极垫347经由形成在绝缘膜145内部的电极345和配线346等而与节点107电气连接。
223.另一方面，关于第二基板350，半导体基板151的前表面(上表面)(而不是半导体基板151的背面)上的绝缘膜157的前表面(上表面)被贴合到第一基板340。以这种方式，第一基板340的铜(cu)电极垫347和第二基板350的铜(cu)电极垫156彼此电气地连接且机械地连接，藉此第一基板340和第二基板350彼此贴合。例如，形成在绝缘膜157的前表面(上表面)处的电极垫156经由形成在绝缘膜157内部的配线354等而与像素晶体管153电气连接。
224.第三基板360的绝缘膜162的前表面(上表面)被贴合到第二基板350的与跟第一基板340接合的表面相反的表面，即，半导体基板151的背面(下表面)。在绝缘膜162的前表面上未形成电极垫163。代替的是，在本实施方案中，例如，通过使用cmp法使绝缘膜162的前表面平坦化。因此，绝缘膜162的经过平坦化的前表面按压至半导体基板151的同样经过平坦化的背面，并且经过预定的处理，使得这两个面通过直接接合而彼此接合。
225.3.2制造工序的示例
226.接下来，参照附图给出根据本实施方案的图像传感器30的制造方法的详细说明。图16至图20是用于说明根据本实施方案的图像传感器的制造方法的工序截面图。在下面的说明中，与在第一实施方案中参照图7至图10而说明的工序类似的工序被引用至此，并且省略它们的详细说明。
227.在本制造方法中，如图16所示，首先，对于减薄之前的半导体基板141a，形成有：含有p型半导体区域143和n型半导体区域142的光电二极管101；像素分离部144；传输晶体管102；节点107；以及诸如传输晶体管电极1023等电极和配线。之后，形成覆盖半导体基板141的上表面的绝缘膜145。到此为止的工序可以类似于在第一实施方案中参照图7而说明的工序。在绝缘膜145中形成用来将节点107与电极垫347彼此电气连接的电极345和配线346等。例如，通过cmp法使绝缘膜145的上表面平坦化。
228.接下来，在本实施方案中，在绝缘膜145的上表面处形成用于cu-cu接合的铜(cu)电极垫347。例如，可以通过使用cvd法、电镀法或溅射法形成电极垫347。
229.在本实施方案中，如图17所示，与第一基板340分开地制造出形成有沟槽型电容器152的第二基板350。具体地，例如，从减薄之前的半导体基板151a的前表面(上表面)侧通过光刻和蚀刻而挖入半导体基板151a中，由此形成用于沟槽型电容器152的沟槽。在该沟槽内形成下部电极1523、栅极绝缘膜1522、上部电极1521，并且形成处于上部电极1521的上部处的沟槽型电容器电极1524。以与上述的沟槽型电容器152的形成工序相同的工序，在半导体基板151的上表面侧上形成包括复位晶体管103、切换晶体管104、放大晶体管105和选择晶体管106的像素晶体管153。这些工序可以类似于在第一实施方案中参照图8而说明的工序。
230.之后，形成绝缘膜157，该绝缘膜157覆盖着形成有沟槽型电容器152和像素晶体管153的半导体基板151的上表面。在绝缘膜157中形成与像素晶体管153电气连接的配线355等。例如，可以通过cmp法使绝缘膜157的上表面平坦化。
231.接下来，在绝缘膜157的上表面处形成用于cu-cu接合的铜(cu)电极垫156。例如，可以通过使用cvd法、电镀法或溅射法来形成电极垫156。
232.接下来，如图18所示，将形成在半导体基板141a上的绝缘膜145上的铜(cu)电极垫347和形成在半导体基板151a上的绝缘膜157上的铜(cu)电极垫156彼此接合(cu-cu接合)。
之后，例如，通过使用cmp法使形成有沟槽型电容器152的半导体基板151a减薄。例如，对于半导体基板151a的减薄只要在不损伤沟槽型电容器152或像素晶体管153的电气特性的范围内进行即可。例如，减薄后的半导体基板151a的厚度可以为1.5μm～3μm。
233.接下来，如图19所示，制造出以预定的制造工序形成有电路元件164的半导体基板161a。例如，通过使用cmp法，使得绝缘膜162的起到接合面作用的前表面(下表面)平坦化。然后，通过利用电子间力的直接接合，使绝缘膜162的经过平坦化的前表面(下表面)和半导体基板151的背面彼此接合。例如，通过使用cmp法，使得半导体基板151的起到接合面作用的背面平坦化。
234.接下来，如图20所示，例如，通过使用cmp法使形成有电路元件164的半导体基板161a减薄。然后，形成通孔，该通孔经由半导体基板161、绝缘膜162和半导体基板151到达绝缘膜157中的配线层374。除了绝缘膜157中的配线层374的一部分在该通孔中露出之外，绝缘膜162中的配线层373的一部分也在该通孔中露出。
235.接下来，形成绝缘膜371，该绝缘膜371至少覆盖在通孔中露出的半导体基板161和151的内侧面，之后，在通孔内形成通孔内配线372，该通孔内配线372用于将绝缘膜157中露出的配线层374和绝缘膜162中露出的配线层373彼此电气连接。例如，可以用诸如铜(cu)等金属或其他导体作为通孔内配线372的材料。例如，可以采用诸如cvd法或溅射法等方法来形成通孔内配线372。
236.接下来，将通过到此为止的工序制造出来的层压基板上下翻转，并且通过使用例如cmp法将形成有光电二极管101的半导体基板141a的背面研磨至光电二极管101的附近。
237.之后，执行诸如用于去除对研磨面的损伤等的适当处理，然后在形成有光电二极管101的半导体基板141上形成与各单位像素131相对应的彩滤光片122和芯片上透镜121。此外，根据需要而形成遮光膜123。结果，制造出了具有图15所例示的截面构造的图像传感器30。
238.3.3作用和效果
239.如上所述，第一基板340和第二基板350也可以通过cu-cu接合而彼此接合，并且第二基板350和第三基板360也可以通过直接接合而彼此接合。
240.其他构造、操作和效果可以类似于上述实施方案中所说明的构造、操作和效果，因此省略它们的详细说明。
241.在上文中，已经说明了本公开的实施方案。但是本公开的技术范围不限于上述实施方案本身，并且可以在不脱离本公开的主旨的范围内进行各种变形。或者，可以适当地组合不同实施方案和变形例中的构成要素。
242.在本说明书所记载的各实施方案中获得的效果仅是示例性的，并且不限于这些效果。还可以获得其他效果。
243.本技术还可以采用以下技术方案。
244.(1)一种固体摄像装置，包括：
245.第一基板，其包括光电转换元件；和
246.第二基板，其位于所述第一基板的向所述光电转换元件入射光的入射面的相反侧，所述第二基板包括电容器，所述电容器被构造成累积从所述光电转换元件传输过来的电荷。
247.(2)根据(1)所述的固体摄像装置，其中，所述电容器是沟槽型电容器。
248.(3)根据(1)或(2)所述的固体摄像装置，其中，
249.所述第一基板包括多个所述光电转换元件，并且
250.所述电容器被构造成累积从所述多个光电转换元件中的至少一者传输过来的电荷。
251.(4)根据(1)至(3)中任一项所述的固体摄像装置，其中，所述电容器包括多个沟槽型电容器。
252.(5)根据(4)所述的固体摄像装置，其中，所述多个沟槽型电容器彼此并联连接。
253.(6)根据(1)至(5)中任一项所述的固体摄像装置，其中，所述第一基板和所述第二基板通过直接接合而彼此接合。
254.(7)根据(1)至(5)中任一项所述的固体摄像装置，其中，
255.所述第一基板还包括：设置在与所述入射面相反的表面上的第一铜电极垫，
256.所述第二基板还包括：设置在与所述第一基板面对着的表面上的第二铜电极垫，并且
257.所述第一基板和所述第二基板通过所述第一铜电极垫和所述第二铜电极垫之间的接合而彼此接合。
258.(8)根据(1)至(7)中任一项所述的固体摄像装置，其中，所述第一基板还包括传输晶体管，所述传输晶体管被构造成控制从所述光电转换元件向所述电容器的电荷传输。
259.(9)根据(1)至(8)中任一项所述的固体摄像装置，其中，所述第二基板还包括像素电路，所述像素电路包括：
260.复位晶体管，其被构造成控制累积于所述电容器中的电荷的释放；
261.放大晶体管，其被构造成在漏极处出现与累积于所述电容器中的电荷量对应的电压值的像素信号；以及
262.选择晶体管，其被构造成切换所述放大晶体管的所述漏极与预定配线之间的连接。
263.(10)根据(9)所述的固体摄像装置，其中，所述电容器连接在所述放大晶体管的栅极与接地之间。
264.(11)根据(9)所述的固体摄像装置，还包括：切换晶体管，所述切换晶体管的源极连接到所述放大晶体管的栅极，并且所述切换晶体管的漏极连接到所述复位晶体管的源极，
265.其中，所述电容器连接在将所述复位晶体管的所述源极和所述切换晶体管的所述漏极彼此连接的节点与接地之间。
266.(12)根据(9)至(11)中任一项所述的固体摄像装置，还包括：第三基板，其位于所述第二基板的与所述第一基板面对着的表面的相反侧，
267.其中，所述第三基板包括电路元件，所述电路元件被构造成对已经出现在所述预定配线中的所述像素信号执行预定处理。
268.(13)根据(12)所述的固体摄像装置，其中，所述电路元件包括转换电路，所述转换电路被构造成将已经出现在所述预定配线中的所述像素信号转换为数字值。
269.(14)根据(13)所述的固体摄像装置，其中，所述电路元件还包括逻辑电路，所述逻
辑电路被构造成对由所述转换电路转换为数字值的所述像素信号执行相关双采样处理。
270.(15)根据(12)至(14)中任一项所述的固体摄像装置，其中，所述第二基板和所述第三基板通过直接接合而彼此接合。
271.(16)根据(12)至(15)中任一项所述的固体摄像装置，其中，
272.所述第二基板还包括：设置在与所述第三基板面对着的表面上的第三铜电极垫，
273.所述第三基板还包括：设置在与所述第二基板面对着的表面上的第四铜电极垫，并且
274.所述第二基板和所述第三基板通过所述第三铜电极垫和所述第四铜电极垫之间的接合而彼此接合。
275.(17)根据(12)至(16)中任一项所述的固体摄像装置，其中，
276.所述第二基板包括多个所述像素电路，
277.所述预定配线包括针对所述多个像素电路一对一地设置的多条垂直信号线，并且
278.所述第三基板包括针对所述多条垂直信号线一对一地设置的多个所述电路元件。
279.(18)根据(12)至(16)中任一项所述的固体摄像装置，其中，
280.所述第二基板包括多个所述像素电路，并且
281.所述多个像素电路各自的所述放大晶体管的所述漏极经由所述选择晶体管而连接到共用的所述预定配线。
282.(19)根据(18)所述的固体摄像装置，其中，
283.所述多个像素电路以矩阵形式排列着，并且
284.在以矩阵形式排列着的所述多个像素电路中排列于同一列中的多个像素电路各自的所述放大晶体管的所述漏极经由所述选择晶体管而连接到共用的所述预定配线。
285.(20)一种电子设备，包括：
286.第一基板，其包括光电转换元件；和
287.第二基板，其位于所述第一基板的向所述光电转换元件入射光的入射面的相反侧，所述第二基板包括电容器，所述电容器被构造成累积从所述光电转换元件传输过来的电荷。
288.附图标记列表
289.10、30：图像传感器
290.11：时序控制电路
291.12：像素驱动电路
292.13：像素阵列部
293.15：信号处理电路
294.15a：ad转换电路
295.17：参考电压生成器
296.18：水平传输电路
297.19：输出电路
298.101、201：光电二极管
299.102、202：传输晶体管
300.103：复位晶体管
301.104：切换晶体管
302.105：放大晶体管
303.106：选择晶体管
304.107：节点
305.108：电容器
306.112、212：传输晶体管驱动线
307.113：复位晶体管驱动线
308.114：切换晶体管驱动线
309.117：选择晶体管驱动线
310.121：芯片上透镜
311.122：彩滤光片
312.123：遮光膜
313.131、131g、131r：单位像素
314.140、340：第一基板
315.141、151、161：半导体基板
316.142、242：n型半导体区域
317.143、243：p型半导体区域
318.144：像素分离部
319.145、157、162、371：绝缘膜
320.150、350：第二基板
321.152：沟槽型电容器
322.153：像素晶体管
323.154、346：配线
324.155：tsv
325.156、163、347：电极垫
326.160、360：第三基板
327.164：电路元件
328.231：共用像素
329.372：通孔内配线
330.373、374：配线层
331.1021、2021：传输栅极
332.1022、2022：栅绝缘膜膜
333.1023、2023：传输晶体管电极
334.1024、1032、1033、1042、1043、1053、1062、1063、1081、1082、2024、345：电极
335.1031：复位栅极
336.1041：切换栅极
337.1051：放大栅极
338.1061：选择栅极
339.1521：上部电极
340.1522：绝缘膜
341.1523：下部电极
342.1524：沟槽型电容器电极
343.1531、1532：活性化区域
344.1551：孔内绝缘膜
345.1552：连接电极
346.1571：第一绝缘膜
347.1572：第二绝缘膜
348.fdg：切换信号
349.ld：像素驱动线
350.hsl：水平信号线
351.rst：复位信号
352.sel：选择控制信号
353.trg：传输控制信号
354.vsl：垂直信号线

技术特征：

1.一种光检测设备，包括：第一基板，其包括第一光电二极管和第一衬垫；第二基板，所述第二基板包括第一电容器、第一放大晶体管和第二衬垫，其中，所述第一衬垫和所述第二衬垫彼此接合且电气连接，并且其中，所述第一电容器和所述第一放大晶体管通过所述第一衬垫和所述第二衬垫电连接到所述第一光电二极管。2.根据权利要求1所述的光检测设备，其中，所述第二基板包括复位晶体管，并且所述第一电容器电气连接到所述复位晶体管。3.根据权利要求2所述的光检测设备，其中，所述复位晶体管的栅极电气连接到所述第二基板中的第一配线，并且，所述第一配线将复位脉冲供应到所述复位晶体管。4.根据权利要求2所述的光检测设备，其中，所述复位晶体管的漏极电气连接到所述第二基板中的第二配线，并且所述第二配线连接到固定电位。5.根据权利要求1所述的光检测设备，其中，所述第一基板包括第二光电二极管和像素分离部，并且在横截面图中，所述像素分离部位于所述第一光电二极管的至少一部分和所述第二光电二极管的至少一部分之间。6.根据权利要求5所述的光检测设备，其中，所述像素分离部的一部分与所述第一电容器的一部分在垂直方向上重叠。7.根据权利要求1所述的光检测设备，其中，所述第一电容器包括上部电极、绝缘膜和下部电极。8.根据权利要求7所述的光检测设备，其中，所述第一电容器包括第一沟槽型电容器和第二沟槽型电容器。9.根据权利要求8所述的光检测设备，其中，所述第一沟槽型电容器和所述第二沟槽型电容器连接到所述第二基板中的第三配线。10.根据权利要求7所述的光检测设备，其中，所述下部电极具有凹部。11.根据权利要求10所述的光检测设备，其中，所述上部电极的至少一部分位于所述凹部中。12.根据权利要求1所述的光检测设备，其中，所述第二基板具有第二电容器，其中，所述第一电容器和所述第二电容器之间的第一距离与所述第一光电二极管和所述第二光电二极管之间的第二距离不同。13.根据权利要求1所述的光检测设备，其中，所述第一基板包括传输晶体管。14.根据权利要求13所述的光检测设备，其中，所述第二基板包括复位晶体管和选择晶体管。15.根据权利要求14所述的光检测设备，其中，所述第二基板包括切换晶体管。16.根据权利要求1所述的光检测设备，其中，所述第一电容器电连接到所述第一放大晶体管的栅极。17.根据权利要求5所述的光检测设备，其中，所述像素分离部从半导体层的第一表面布置到所述半导体层的第二表面，并且其中，所述半导体层包括第一光电二极管和所述第二光电二极管。18.根据权利要求1所述的光检测设备，其中，所述第一基板包括第二光电二极管并且
所述第二基板包括第二电容器，其中，所述第一电容器的上部电极和所述第二电容器的上部电极连接到所述第二基板中的第三配线。19.根据权利要求18所述的光检测设备，其中，所述第二电容器电气连接到所述第二基板中的第二放大晶体管的栅极。20.根据权利要求19所述的光检测设备，其中，所述第一基板包括第三衬垫并且所述第二基板包括第四衬垫，其中，所述第三衬垫和所述第四衬垫彼此接合并且电气连接，并且其中，所述第二电容器和所述第二放大晶体管通过所述第三衬垫和所述第四衬垫电气连接到所述第二光电二极管。

技术总结

本发明涉及光检测设备。该光检测设备可包括：第一基板，其包括第一光电二极管和第一衬垫；第二基板，所述第二基板包括第一电容器、第一放大晶体管和第二衬垫，其中，所述第一衬垫和所述第二衬垫彼此接合且电气连接，并且其中，所述第一电容器和所述第一放大晶体管通过所述第一衬垫和所述第二衬垫电连接到所述第一光电二极管。一光电二极管。一光电二极管。