一种扇出型封装器件的制作方法

阅读：评论：0

1.本技术涉及半导体封装技术领域，特别是涉及一种扇出型封装器件。

背景技术：

2.在现有的封装技术中，主要为先将带有硅通孔的芯片设置于塑封材料中，然后在该芯片一侧制作线路以助于该芯片与其他芯片相连接，以及在另一侧制作线路和焊球。然而在上述封装过程中，由于塑封层以及钝化层等在封装过程中以及封装完成后存在容易发生翘曲的问题，不利于制作高密度布线，并且封装过程中的翘曲问题容易导致焊球连接不良等问题。

技术实现要素：

3.本技术主要解决的技术问题是提供一种扇出型封装器件，能够降低封装器件在使用过程中出现翘曲出现的概率，并具备较好的性能。
4.为解决上述技术问题，本技术采用的一个技术方案是：提供一种扇出型封装器件，包括：基板，包括相背设置的第一表面和第二表面；所述第一表面设置有第一凹槽和位于所述第一凹槽外围的第一导电孔，且所述第一导电孔贯通所述第一表面和所述第二表面；第一主芯片，位于所述第一凹槽内；其中，所述第一主芯片包括相背设置的正面和背面，所述正面和所述第一表面齐平；第一再布线层，位于所述第一表面一侧，所述第一再布线层与所述第一主芯片和所述第一导电孔电连接；至少一个第一芯片，跨设于所述第一主芯片和所述基板上方，且所述第一芯片功能面上的焊盘与对应位置处的所述第一导电孔以及所述第一主芯片电连接。
5.其中，扇出型封装器件还包括：第一塑封层，位于所述第一表面一侧，所述第一塑封层覆盖所述第一芯片。
6.其中，所述第一凹槽贯通所述第一表面和所述第二表面；在所述第一表面至所述第二表面的方向上，所述第一主芯片内部设置有贯通的第二导电孔；其中，所述第一芯片的焊盘通过所述第一再布线层与对应位置处的所述第二导电孔电连接。
7.其中，扇出型封装器件还包括：第二再布线层，位于所述第二表面一侧，所述第二再布线层与所述第一导电孔以及所述第二导电孔电连接；至少一个第二芯片，跨设于所述第一主芯片和所述基板下方，且所述第二芯片功能面上的焊盘与对应位置处的所述第一导电孔以及所述第二导电孔电连接。
8.其中，扇出型封装器件还包括：第二凹槽，位于所述第二表面一侧，所述第一导电孔位于所述第二凹槽的外围。
9.其中，扇出型封装器件还包括：第二主芯片，位于所述第二凹槽内，所述第二主芯片的功能面和所述第二表面齐平。
10.其中，扇出型封装器件还包括：第二再布线层，位于所述第二表面一侧，所述第二再布线层与所述第一导电孔以及所述第二主芯片的焊盘电连接；至少一个第二芯片，跨设
于所述第二主芯片和所述基板下方，且所述第二芯片功能面上的焊盘与对应位置处的所述第一导电孔以及所述第二主芯片的焊盘电连接。
11.其中，扇出型封装器件还包括：导电柱，位于所述第二再布线层远离所述基板一侧，所述导电柱围设在所述第二芯片的外围；其中，所述导电柱通过所述第二再布线层与所述第一导电孔电连接。
12.其中，扇出型封装器件还包括：第二塑封层，位于所述第二表面一侧，所述第二塑封层覆盖所述导电柱和所述第二芯片；其中，所述导电柱远离所述基板一端从所述第二塑封层中露出。
13.其中，扇出型封装器件还包括：第三再布线层，位于所述第二塑封层远离所述基板一侧，所述第三再布线层与所述导电柱电连接；绝缘层，位于所述第三再布线层远离所述基板一侧，所述绝缘层上设置有多个开口；焊球，位于所述开口内。
14.本技术的有益效果是：区别于现有技术的情况，本技术提出的扇出型封装器件中，基板具有较高的刚度，有助于提高扇出型封装器件的稳定性。将第一主芯片设置在基板的第一凹槽内，有助于减小扇出型封装器件的整体厚度。另外，基板的第一表面一侧设置有至少一个第一芯片有助于提高扇出型封装的整体性能。
附图说明
15.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
16.图1是本技术提出的扇出型封装方法一实施方式的流程示意图；
17.图2是步骤s101对应一实施方式的剖视结构示意图；
18.图3是步骤s102对应一实施方式的剖视结构示意图；
19.图4是步骤s102之后对应一实施方式的剖视结构示意图；
20.图5是步骤s103对应一实施方式的剖视结构示意图；
21.图6是本技术步骤s103之后又一实施方式的流程示意图；
22.图7是步骤s201对应一实施方式的剖视结构示意图；
23.图8是步骤s202对应一实施方式的剖视结构示意图；
24.图9是步骤s203对应一实施方式的剖视结构示意图；
25.图10是步骤s203之后对应一实施方式的剖视结构示意图；
26.图11是本技术提出的扇出型封装方法又一实施方式的流程示意图；
27.图12是步骤s301对应一实施方式的剖视结构示意图；
28.图13是步骤s302对应一实施方式的剖视结构示意图；
29.图14是步骤s303对应一实施方式的剖视结构示意图；
30.图15是本技术提出的扇出型封装方法又一实施方式的流程示意图；
31.图16是步骤s401对应一实施方式的剖视结构示意图；
32.图17是步骤s402对应一实施方式的剖视结构示意图；
33.图18是步骤s402之后一实施方式的流程示意图；
34.图19是步骤s501对应一实施方式的剖视结构示意图；
35.图20是步骤s502对应一实施方式的剖视结构示意图；
36.图21是步骤s503对应一实施方式的剖视结构示意图；
37.图22是步骤s403对应一实施方式的剖视结构示意图；
38.图23是步骤s403之后对应一实施方式的剖视结构示意图；
39.图24是本技术提出的扇出型封装方法又一实施方式的剖视结构示意图；
40.图25是本技术提出的扇出型封装方法又一实施方式的剖视结构示意图；
41.图26是本技术提出的扇出型封装器件一实施方式的结构示意图；
42.图27是本技术提出的扇出型封装器件又一实施方式的剖视结构示意图；
43.图28是本技术提出的扇出型封装器件又一实施方式的剖视结构示意图；
44.图29是本技术提出的扇出型封装器件又一实施方式的剖视结构示意图；
45.图30是本技术提出的扇出型封装器件又一实施方式的剖视结构示意图。
具体实施方式
46.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
47.请参阅图1，图1是本技术提出的扇出型封装方法一实施方式的流程示意图，该方法包括：
48.s101：提供基板。其中，所述基板包括相背设置的第一表面和第二表面，基板设置有镂空部以及围设在镂空部周围的第一导电孔。
49.请参阅图2，图2是步骤s101对应一实施方式的剖视结构示意图。具体地，步骤s101的实施过程包括：如图2中图a所示，提供基板10，该基板10包括相背设置的第一表面11和第二表面12。其中，基板10的材质为刚性基板材料，具有较高的刚度，具体材质可以为硅或覆铜板等。另外，基板10内设置有非贯通的第一导电孔14，即第一导电孔14的一端从第二表面12一侧露出。具体地，第一导电孔14的形成过程可以为通过蚀刻工艺从基板10的第二表面12一侧形成预设高度的多个过孔，在该过孔内填充导电金属以形成预设高度的第一导电孔14。
50.进一步地，如图2中图b所示，将基板10设置在载板500上。具体地，将基板10的第二表面12朝向载板500，基板10与载板500之间可以通过双面胶或键合胶等固定。其中，载板500的材质可以为金属、玻璃或者硬塑料等，载板500可以对基板10的第二表面12以及第一导电孔14的一端起到一定的保护作用。
51.进一步地，请继续参阅图2中图b，对基板10的第一表面11一侧进行研磨以使得第一导电孔14从第一表面11一侧露出，即第一导电孔14贯穿第一表面11和第二表面12。进一步地，在第一导电孔14围设的区域内通过蚀刻工艺形成镂空部13。其中，镂空部13贯穿第一表面11和第二表面12。
52.可选地，在其他实施方式中，也可以先对第一表面11一侧进行研磨，以使得基板10达到预设厚度，然后在基板10上形成多个贯通第一表面11和第二表面12的过孔，在该过孔
内填充导电金属以形成第一导电孔14。
53.s102：将第一主芯片设置在镂空部。
54.请参阅图3，图3是步骤s102对应一实施方式的剖视结构示意图。具体地，步骤s102的实施过程包括：将第一主芯片110设置在镂空部13。具体地，第一主芯片110通过双面胶或者键合胶与载板500固定。其中，在基板10的第一表面11至第二表面12的方向上，第一主芯片110内部设置有贯通的第二导电孔104，第一主芯片110可以通过第二导电孔104实现与其他器件之间的连接。需要说明的是，图3中第一主芯片110中仅画出四个第二导电孔104，然而在实际应用中，第一主芯片110内部可以包括其他数量的第二导电孔104。
55.进一步地，请参阅图4，图4是步骤s102之后对应一实施方式的剖视结构示意图。具体地，将第一主芯片110设置在镂空部13之后还包括：如图4中图a所示，在基板10的第一表面11一侧形成第一光刻胶层21，第一光刻胶层21覆盖第一表面11一侧，并且第一光刻胶层21填充第一主芯片110与镂空部13内壁之间的间隙。第一光刻胶层21可以对第一主芯片110起到一定的固定和保护作用，并且有助于将基板10与第一主芯片110隔绝，以提高第一主芯片110的稳定性和安全性。进一步地，去除第一导电孔14对应位置处的第一光刻胶层21以形成多个第一开口31，以及去除第二导电孔104对应位置处的第一光刻胶层21以形成多个第二开口32。具体地，可以在第一光刻胶层21远离第一主芯片110一侧设置掩膜板，该掩膜板上对应第一导电孔14以及第二导电孔104位置处设置有开口，然后通过在掩膜板远离第一主芯片110一侧进行曝光显影以去除第一导电孔14和第二导电孔104对应位置处的第一光刻胶层21，并形成第一开口31和第二开口32。
56.进一步地，如图4中图b所示，在第一光刻胶层21远离第一主芯片110一侧形成图案化的第一再布线层41。具体地，可以通过溅射工艺或物理气相沉积工艺形成第一再布线层41。其中，通过第一开口31和第二开口32，第一再布线层41与第一导电孔14和第二导电孔104电连接；即第一再布线层41通过第一开口31与第一导电孔14电连接，通过第二开口32与第二导电孔104电连接。通过设置第一再布线层41有助于使得其他电气元件与第一再布线层41连接后，其他电气元件可以与第一主芯片110进行信号或数据交互。
57.s103：在第一表面一侧设置至少一个第一芯片。
58.请参阅图5，图5是步骤s103对应一实施方式的剖视结构示意图。具体地，步骤s103的实施过程包括：在基板10的第一表面11一侧设置至少一个第一芯片200。其中，第一芯片200跨设于第一主芯片110和基板10上方，且第一芯片200功能面上的焊盘与对应位置处的第一导电孔14以及第二导电孔104电连接。当第一芯片200的数量不为一时，多个第一芯片200可以为同种芯片，也可以为不同种芯片。具体地，在第一芯片200的功能面上形成多个导电凸点70，导电凸点70与第一芯片200功能面上的焊盘电连接。将至少一个第一芯片200的功能面朝向第一表面11，第一芯片200的焊盘通过第一再布线层41与对应位置处的第一导电孔14和第二导电孔104电连接，从而使得第一芯片200可以与第一主芯片110以及基板10进行信号或数据交互。另外，可以在导电凸点70与第一再布线层41之间设置焊料(图未示)，以助于导电凸点70与第一再布线层41的连接。在一实施方式中，第一芯片200可以为hbm(high bandwidth memory，高带宽存储器)，第一主芯片110可以为处理器芯片。
59.本技术提出的扇出型封装方法，通过在基板10上设置镂空部13，将第一主芯片110设置在镂空部13内。其中，基板10具有较高的刚度，有助于降低封装过程中出现翘曲的概
率。另外，在基板10的第一表面11一侧设置至少一个第一芯片200有助于提高封装后封装器件的整体性能。
60.请参阅图6，图6是本技术步骤s103之后又一实施方式的流程示意图。具体地，步骤s103之后还包括：
61.s201：在第一表面一侧形成第一塑封层。
62.请参阅图7，图7是步骤s201对应一实施方式的剖视结构示意图。具体地，步骤s201包括：在第一表面11一侧形成第一塑封层51，第一塑封层51覆盖第一芯片200，以对第一芯片200起到一定的固定和保护作用。其中，第一塑封层51的材质可以为环氧树脂等，其可通过压合工艺形成。
63.可选地，在本实施方式中，在第一表面11一侧形成第一塑封层51之前可以在第一再布线层41远离第一主芯片110一侧形成底填胶60。底填胶60填充第一再布线层41与第一芯片200之间的空隙，并对导电凸点70、第一芯片200的功能面以及部分第一再布线层41起到一定的保护作用，同时提高第一芯片200的稳定性。
64.s202：在第二表面一侧形成第二光刻胶层。
65.请结合图7参阅图8，图8是步骤s202对应一实施方式的剖视结构示意图。具体地，步骤s202的实施过程包括：去除载板500，以使得第一导电孔14和第二导电孔104从第二表面12一侧露出。进一步地，在第二表面12一侧形成第二光刻胶层22，并去除第一导电孔14对应位置处的第二光刻胶层22以形成多个第三开口33，以及去除第二导电孔104对应位置处的第二光刻胶层22以形成多个第四开口34。通过形成带有开口的第二光刻胶层22有助于对第二表面12一侧起到一定的保护作用，并且有助于后续在第二表面12一侧设置与第一导电孔14和/或第二导电孔104相连接的电气元件。
66.s203：在第二光刻胶层远离第一主芯片一侧形成图案化的第二再布线层。
67.请结合图8参阅图9，图9是步骤s203对应一实施方式的剖视结构示意图。具体地，步骤s203的实施过程包括：在第二光刻胶层22远离第一主芯片110一侧形成图案化的第二再布线层42。具体地，可以通过溅射工艺或物理气相沉积工艺形成第二再布线层42。其中，第二再布线层42填充第三开口33以及第四开口34，并且通过第三开口33和第四开口34，第二再布线层42与第一导电孔14和第二导电孔104电连接。
68.在又一实施方式中，请参阅图10，图10是步骤s203之后对应一实施方式的剖视结构示意图。具体地，步骤s203之后还包括：在第二光刻胶层22远离第一主芯片110一侧形成第三光刻胶层23，第三光刻胶层23覆盖部分第二再布线层42。进一步地，在第三光刻胶层23上形成多个第一通孔81，部分第二再布线层42从第一通孔81中露出。在第一通孔81内填充导电金属以形成导电柱90。导电柱90通过第二再布线层42与第一导电孔14电连接。另外，在形成导电柱90后，去除剩余第三光刻胶层23，以使得导电柱90以及第二再布线层42露出。
69.请参阅图11，图11是本技术提出的扇出型封装方法又一实施方式的流程示意图。在本实施方式中，本技术提出的扇出型封装方法还包括：
70.s301：在第二表面一侧设置至少一个第二芯片。
71.请参阅图12，图12是步骤s301对应一实施方式的剖视结构示意图。具体地，步骤s301的实施过程包括：在第二表面12一侧设置至少一个第二芯片300。第二芯片300可以为与第一芯片200同种类型的芯片，或者当第二芯片300的数量不为一时，多个第二芯片300可
以为同种芯片也可以为不同种芯片。其中，第二芯片300跨设于基板10和第一主芯片110的下方，即第二芯片300在第二表面12至第一表面11方向上的正投影部分位于基板10内，部分位于第一主芯片110内。第二芯片300功能面上的焊盘与对应位置处的第一导电孔14以及第二导电孔104电连接。具体地，在第二芯片300的功能面上形成多个导电凸点70，导电凸点70与第二芯片300的焊盘电连接。将第二芯片300的功能面朝向第二表面12，第二芯片300的焊盘通过第二再布线层42与对应位置处的第一导电孔14和第二导电孔104电连接，从而使得第二芯片300可以与第一主芯片110以及基板10进行信号或数据交互。其中，导电凸点70与第二再布线层42之间可以通过焊料相连接。
72.s302：在第二光刻胶层远离第一主芯片一侧形成第二塑封层。
73.请参阅图13，图13是步骤s302对应一实施方式的剖视结构示意图。具体地，步骤s302的实施过程包括：在第二光刻胶层22远离第一主芯片110一侧形成第二塑封层52，第二塑封层52覆盖导电柱90以及第二芯片300，以对第二芯片300起到一定的固定和保护作用。其中，第二塑封层52的材质可以为环氧树脂等，其可通过压合工艺形成。
74.可选地，在本实施方式中，在形成第二塑封层52之前可以在第二再布线层42远离第一主芯片110一侧形成底填胶60。底填胶60填充第二再布线层42与第二芯片300之间的空隙，以对导电凸点70、第二芯片300的功能面以及部分第二再布线层42起到一定的保护作用，同时提高第二芯片300的稳定性。
75.s303：在第二塑封层远离第一主芯片一侧形成多个焊球。
76.请参阅图14，图14是步骤s303对应一实施方式的剖视结构示意图。具体地，步骤s302的实施过程包括：对第二塑封层52远离第一主芯片110一侧进行研磨，使得导电柱90从第二塑封层52中露出。在第二塑封层52远离第一主芯片110一侧形成第三再布线层43，第三再布线层43与导电柱90电连接。
77.进一步地，在第三再布线层43远离第一主芯片110一侧形成第四光刻胶层24，第四光刻胶层上设置有多个第五开口35，部分第三再布线层43从第五开口35中露出，在第五开口35内形成焊球80，焊球80与第三再布线层43电连接，进而焊球80通过第三再布线层43以及上述实施例中的其他部件实现与第一主芯片110的第二导电孔104以及第一芯片200和第二芯片300的焊盘电连接。其中，焊球80的材质具体可为铜、金、银、锡、镍等中的至少一种。在本实施方式中，通过设置焊球80有助于后续在第二塑封层52远离第一主芯片110一侧设置电气元件，该电气元件与焊球80电连接，进而可以与第一主芯片110、第一芯片200以及第二芯片300之间进行信息或数据交互。其中，上述电器元件可以为其他基板或芯片封装结构。
78.在又一实施方式中，请参阅图15，图15是本技术提出的扇出型封装方法又一实施方式的流程示意图。具体地，在本实施方式中，本技术提出的扇出型封装方法包括：
79.s401：提供基板，基板包括相背设置的第一表面和第二表面，基板的第一表面设置有第一凹槽以及围设在第一凹槽周围的第一导电孔。
80.请参阅图16，图16为步骤s401对应一实施方式的剖视结构示意图。具体地，步骤s401的实施过程包括：提供基板10，该基板10包括相背设置的第一表面11和第二表面12，基板10的第一表面11设置有第一凹槽15以及围设在第一凹槽15周围的第一导电孔14。其中，基板10的材质为刚性基板材料，具有较高的刚度。另外，第一导电孔14的一端从第一表面11
一侧露出。具体地，在基板10的第一表面11至第二表面12的方向上，通过蚀刻工艺从第一表面11一侧形成多个预设高度的过孔，并在上述过孔内填充导电金属以形成第一导电孔14。进一步地，通过蚀刻工艺在第一导电孔14围设的区域内形成第一凹槽15。其中，第一凹槽15的深度小于第一导电孔14的高度。可选地，在其他实施方式中，也可以先通过蚀刻工艺形成第一凹槽15，再在第一凹槽15周围形成多个第一导电孔14。
81.s402：在第一凹槽内设置第一主芯片。
82.请结合图16参阅图17，图17是步骤s402对应一实施方式的剖视结构示意图。具体地，步骤s402的实施过程包括：在第一凹槽15内设置第一主芯片110。其中，第一主芯片110包括相背设置的功能面和非功能面，第一主芯片110的非功能面朝向第一凹槽15的底部，第一主芯片110的功能面与第一表面11齐平。具体地，第一主芯片110的非功能面与第一凹槽15底部可以通过键合胶(图未示)相连接。
83.进一步地，请参阅图18，图18为步骤s402之后一实施方式的流程示意图。具体地，步骤s402之后还包括：
84.s501：在第一表面一侧形成第一光刻胶层。
85.进一步地，请结合图17参阅图19，图19是步骤s501对应一实施方式的剖视结构示意图。具体地，步骤s501包括：如图19中图a所示，在第一表面11一侧形成第一光刻胶层21，第一光刻胶层21覆盖第一表面11，并且第一光刻胶层21填充第一主芯片110与第一凹槽15内壁之间的间隙。进一步地，去除第一导电孔14对应位置处的第一光刻胶层21以形成第一开口31，以及去除第一主芯片110上焊盘对应位置处的第一光刻胶层21以形成第二开口32，第一导电孔14从第一开口31中露出，第一主芯片110的焊盘从第二开口32中露出。
86.进一步地，如图19中图b所示，在形成第一光刻胶层21之后，在第一光刻胶层21远离第一主芯片110一侧形成第一再布线层41，第一再布线层41与第一导电孔14以及第一主芯片110的焊盘电连接。具体地，可以通过溅射工艺或物理气相沉积工艺形成第一再布线层41。其中，通过第一开口31和第二开口32，第一再布线层41与第一导电孔14以及第一主芯片110的焊盘电连接；即第一再布线层41通过第一开口31与第一导电孔14电连接，通过第二开口32与第一主芯片110的焊盘电连接。本实施方式中，第一主芯片110的焊盘通过第一再布线层41与第一导电孔14电连接，通过设置第一再布线层41有助于使得其他电气元件与第一再布线层41连接后，其他电气元件可以与第一主芯片110进行信号或数据交互。
87.s502：在第一主芯片的功能面一侧设置至少一个第一芯片。
88.请参阅图20，图20是步骤s502对应一实施方式的剖视结构示意图。具体地，步骤s502包括：在第一主芯片110的功能面一侧设置至少一个第一芯片200。其中，第一芯片200跨设于第一主芯片110和基板10的上方，且第一芯片200功能面上的焊盘与对应位置处的第一主芯片110的焊盘以及第一导电孔14电连接。具体地，在第一芯片200的功能面上形成多个导电凸点70，导电凸点70与第一芯片200的焊盘电连接。进一步地，将至少一个第一芯片200的功能面朝向第一主芯片110，导电凸点70与第一再布线层41电连接，从而第一芯片200的焊盘通过第一再布线层41与第一导电孔14以及第一主芯片110的焊盘电连接，且第一芯片200可以与第一主芯片110进行信号或数据交互。另外，导电凸点70与第一再布线层41之间可以通过焊料相连接。
89.s503：在第一光刻胶层远离基板一侧形成第一塑封层。
90.请参阅图21，图21是步骤s503对应一实施方式的剖视结构示意图。具体地，步骤s503的实施过程包括：在第一光刻胶层21远离基板10一侧形成第一塑封层51，第一塑封层51覆盖第一芯片200，以对第一芯片200起到一定的固定和保护作用。可选地，在本实施方式中，在形成第一塑封层51之前还可以在第一再布线层41远离第一主芯片110一侧形成底填胶60。底填胶60填充第一再布线层41与第一芯片200之间的间隙，并对导电凸点70、第一芯片200的功能面以及部分第一再布线层41起到一定的保护作用，并提高第一芯片200的稳定性。
91.s403：在第二表面一侧形成第二凹槽，在第二凹槽内设置第二主芯片。
92.请参阅图22，图22为步骤s403对应一实施方式的剖视结构示意图。具体地，步骤s403的实施过程包括：从第二表面12一侧对基板10进行研磨，以使得第一导电孔14从第二表面12露出。进一步地，通过蚀刻工艺在第二表面12一侧形成第二凹槽16，并在第二凹槽16内设置第二主芯片120。其中，第一导电孔14围设在第二凹槽16的周围，第二主芯片120的非功能面朝向第二凹槽16的底部，第二主芯片120的非功能面可以通过键合胶与第二凹槽16底部固定连接。
93.本技术提出的扇出型封装方法，通过在基板10的第一表面11形成第一凹槽15，并在第一凹槽15内设置第一主芯片110，以及在第二表面12一侧形成第二凹槽16，在第二凹槽16内设置第二主芯片120。将第一主芯片110和第二主芯片120设置在第一凹槽15以及第二凹槽16内有助于降低封装后器件的整体高度，并且可以在基板10内部设置有第一导电孔14有助于其他元件与基板10进行信号或数据交互，从而提高封装后器件的整体性能。另外，基板10具有较高的刚度，有助于降低封装过程中出现翘曲的概率。
94.在一实施方式中，请参阅图23，图23为步骤s403之后对应一实施方式的剖视结构示意图。具体地，步骤s403之后包括：在第二表面12一侧形成第二光刻胶层22，第二光刻胶层22填充第二主芯片120与第二凹槽16内壁之间的间隙。去除第一导电孔14对应位置处的第二光刻胶层22以形成第三开口33，以及去除第二主芯片120上焊盘对应位置处的第二光刻胶层22以形成第四开口34。进一步地，在第二光刻胶层22远离第二主芯片120一侧形成第二再布线层42，第二再布线层42通过第三开口33或第四开口34与第一导电孔14以及第二主芯片120的焊盘电连接。在本实施方式中，形成第二光刻胶层22以及第二再布线层42的过程可参照图6中步骤s202至步骤s203，在此不再详细阐述。
95.在一实施方式中，请参阅图24，图24为本技术提出的扇出型封装方法又一实施方式的剖视结构示意图。具体地，在第二光刻胶层22远离第二主芯片120一侧形成第二再布线层42的步骤之后，包括：在第二光刻胶层22远离第二主芯片120一侧形成第三光刻胶层23，第三光刻胶层23覆盖部分第二再布线层42。在第三光刻胶层23上形成多个第一通孔81，部分第二再布线层42从第一通孔81中露出。在第一通孔81内填充导电金属以形成导电柱90。导电柱90与第二再布线层42电连接。另外，在形成导电柱90之后还包括去除剩余第三光刻胶层23，以使得导电柱90露出。
96.在又一实施方式中，请参阅图25，图25是本技术提出的扇出型封装方法又一实施方式的剖视结构示意图。具体地，在去除剩余第三光刻胶层23之后，还包括：在第二主芯片120的功能面一侧设置至少一个第二芯片300。其中，第二芯片300跨设于第二主芯片120和基板10下方，即第二芯片300在基板10上的正投影部分位于基板10内，部分位于第二主芯片
120内，并且第二芯片300功能面上的焊盘通过第二再布线层42与对应位置处的第二主芯片120的焊盘以及第一导电孔14电连接。具体地，第二芯片300的功能面上设置有多个导电凸点70，导电凸点70与第二芯片300的焊盘电连接，将第二芯片300的功能面朝向基板10，使得导电凸点70与第二再布线层42电连接，从而第二芯片300的焊盘与对应位置处的第一导电孔14以及第二主芯片120的焊盘电连接。
97.在又一实施方式中，请继续参阅图25，在第二主芯片120的功能面一侧设置至少一个第二芯片300的步骤之后，包括：在第二光刻胶层22远离第二主芯片120一侧形成第二塑封层52，第二塑封层52覆盖导电柱90以及第二芯片300。进一步地，对第二塑封层52远离第二主芯片120一侧进行研磨，使得导电柱90从第二塑封层52中露出。在第二塑封层52远离第二主芯片120一侧形成第三再布线层43，第三再布线层43与导电柱90电连接。进一步地，在第三再布线层43远离第二主芯片120一侧形成第四光刻胶层24，并在第四光刻胶层24上形成多个第五开口35，部分第三再布线层43从第五开口35中露出。在第五开口35内形成多个焊球80，焊球80与第三再布线层43电连接。其中，焊球80的材质具体可以为铜、金、银、锡、镍等中的至少一种。通过设置焊球80有助于后续第二塑封层52远离第二主芯片一侧设置电气元件，该电气元件与焊球80电连接，进而可以实现与第二芯片300、第二主芯片120、第一主芯片110以及第一芯片200之间进行信息或数据交互。
98.请参阅图26，图26是本技术提出的扇出型封装器件一实施方式的结构示意图。本技术提出的扇出型封装器件包括：基板10、第一主芯片110、第一再布线层41以及至少一个第一芯片200。
99.具体而言，基板10包括相背设置的第一表面11和第二表面12。第一表面11设置有第一凹槽15和位于第一凹槽15外围的第一导电孔14，且第一导电孔14贯通第一表面11和第二表面12，即第一导电孔14的一端从第一表面11露出，另一端从第二表面12露出。另外，在本实施方式中，第一凹槽15贯通第一表面11和第二表面12。其中，基板10的材质为刚性基板材料，具有较高的刚度。在本实施方式中，第一导电孔14的数量可以为多个，并且多个第一导电孔14间隔设置。可选地，在其他实施方式中，多个第一导电孔14也可以相互连接以形成环形结构，即此时多个第一导电孔14相当于形成一个圆环或其他环形结构环绕设置在第一凹槽15的外围。
100.第一主芯片110位于第一凹槽15内。其中，第一主芯片110包括相背设置的正面111和背面113，正面111与基板10的第一表面11齐平。本实施方式中，在第一表面11至第二表面12的方向上，第一主芯片110内部设置有贯通的第二导电孔104。第二导电孔104分别从正面111和背面113露出，以助于第一主芯片110通过第二导电孔104与其他电气元件进行信息或数据交互。需要说明的是，图26中仅画出四个第二导电孔104，然而在实际应用中，第二导电孔104的数量可以为其他数值。
101.另外，在本实施方式中，本技术提出的扇出型封装器件还包括第一光刻胶层21，第一光刻胶层21位于第一表面11一侧，并且第一光刻胶层21填充第一主芯片110与第一凹槽15内壁之间的间隙。其中，第一光刻胶层21对应第一导电孔14以及第二导电孔104的位置处设置有开口，第一导电孔14以及第二导电孔104从开口中露出。通过设置第一光刻胶层21有助于对第一主芯片110进行固定，并提高第一主芯片110的稳定性和安全性。
102.第一再布线层41位于第一表面11一侧，第一再布线层41与第一主芯片110和第一
导电孔14电连接。具体地，第一再布线层41通过第一光刻胶层21上的开口与第一主芯片110的第二导电孔104以及基板10的第一导电孔14电连接。
103.至少一个第一芯片200跨设于第一主芯片110和基板10上方，且第一芯片200功能面上的焊盘与对应位置处的第一导电孔14以及第一主芯片110电连接。具体地，第一芯片200的功能面上设置有多个导电凸点70，该导电凸点70与第一芯片200功能面上的焊盘电连接。第一芯片200的功能面朝向基板10的第一表面11，使得导电凸点70与第一再布线层41电连接，从而第一芯片200功能面上的焊盘与对应位置处的第一导电孔14以及第二导电孔104电连接。在其他实施方式中，导电凸点70与第一再布线层41之间还设置有焊料，以助于提高导电凸点70与第一再布线层41的稳定性。
104.本技术提出的扇出型封装器件中，基板10具有较高的刚度，有助于提高扇出型封装器件的稳定性。将第一主芯片110设置在基板10的第一凹槽15内，有助于减小扇出型封装器件的整体厚度。另外，基板10的第一表面11一侧设置有至少一个第一芯片200有助于提高扇出型封装的整体性能。
105.请继续参阅图26，在本实施方式中，本技术提出的扇出型封装器件还包括：第一塑封层51，位于第一表面11一侧，第一塑封层51覆盖第一芯片200，以及部分第一再布线层41和第一光刻胶层21。第一塑封层51的材质可以为环氧树脂等，其可通过压合工艺形成，以对第一芯片200起到一定的固定和保护作用。可选地，第一再布线层41与第一芯片200之间还可以包括底填胶60，底填胶60覆盖导电凸点70，并有助于提高第一芯片200的稳定性。
106.在又一实施方式中，请参阅图27，图27是本技术提出的扇出型封装器件又一实施方式的剖视结构示意图。具体地，本技术提出的扇出型封装器件还包括：第二再布线层42和至少一个第二芯片300。
107.具体而言，第二再布线层42位于第二表面12一侧，第二再布线层42与第一导电孔14以及第二导电孔104电连接。第二再布线层42有助于使得其他电气元件与第二再布线层42连接后，其他电气元件可以与第一主芯片110进行信号或数据交互。
108.另外，在本实施方式中，本技术提出的扇出型封装器件还包括第二光刻胶层22，其位于第二表面12一侧，第二光刻胶层22上设置有多个开口，第一导电孔14和第二导电孔104通过上述开口露出，第二再布线层42填充上述开口，从而使得第二再布线层42与第一导电孔14以及第二导电孔104电连接。第二光刻胶层22有助于对部分基板10和部分第一主芯片110起到一定的保护作用，从而提高第一主芯片110和基板10的稳定性。
109.至少一个第二芯片300跨设于第一主芯片110和基板10的下方，且第二芯片300功能面上的焊盘与对应位置处的第一导电孔14以及第二导电孔104电连接。具体地，第二芯片300的功能面上设置有多个导电凸点70，该导电凸点70与第二芯片300功能面上的焊盘电连接。另外，第二芯片300的功能面朝向基板10的第二表面12，导电凸点70与第二再布线层42电连接，从而第二芯片300功能面上的焊盘与对应位置处的第一导电孔14以及第二导电孔104电连接。其中，第二芯片300的具体结构可参照上述实施例中第一芯片200的结构，在此不再详细阐述。
110.在又一实施方式中，请参阅图28，图28是本技术提出的扇出型封装器件又一实施方式的剖视结构示意图。具体地，本技术提出的扇出型封装器件还包括导电柱90，其位于第二再布线层42远离基板10一侧，并且导电柱90围设在第二芯片300的外围，导电柱90的高度
大于第二芯片300与导电凸点70的高度之和。其中，导电柱90通过第二再布线层42与第一导电孔14电连接，导电柱90的材质具体可以为铜、金、银、镍等中的至少一种。通过设置导电柱90有助于其他电气元件通过导电柱90与基板10和/或第一主芯片110进行信号或数据交互。
111.请继续参阅图28，在本实施方式中，本技术提出的扇出型封装器件还包括第二塑封层52，位于第二表面12一侧，第二塑封层52覆盖导电柱90和第二芯片300，以对第二芯片300和导电柱90起到一定的固定和保护作用。第二塑封层52的材质可以为环氧树脂等。其中，导电柱90远离基板10一端从第二塑封层52中露出。另外，第二再布线层42与第二芯片300之间还可以包括底填胶60，具体结构可参照上述实施例。
112.请继续参阅图28，本技术提出的扇出型封装器件还包括第三再布线层43，位于第二塑封层52远离基板10一侧。第三再布线层43与导电柱90电连接。第三再布线层43远离基板10一侧还设置有绝缘层25，绝缘层25上设置有多个开口，部分第三再布线层43从上述开口中露出。绝缘层25的材质具体可以为光刻胶、二氧化硅或聚酰亚胺等。另外，本技术提出的扇出型封装器件还包括焊球80，其位于绝缘层25上的开口内，焊球80与第三再布线层43电连接，以助于其他基板或电气元件通过与焊球80连接，从而实现与第一主芯片110、第一芯片200以及第二芯片300进行信息交互。
113.在又一实施方式中，请参阅图29，图29是本技术提出的扇出型封装器件又一实施方式的剖视结构示意图。在本实施方式中，第一主芯片110位于第一凹槽15内。第一再布线层41与第一主芯片110的焊盘和第一导电孔14电连接。第一芯片200通过导电凸点70与第一再布线层41电连接，从而使得第一芯片200功能面上的焊盘与对应位置处的第一导电孔14以及第一主芯片110的焊盘电连接。其中，具体结构可参照图26对应的实施方式，在此不再详细阐述。
114.另外，本技术提出的扇出型封装器件还包括第二凹槽16，位于第二表面12一侧，第一导电孔14位于第二凹槽16的外围。在本实施方式中，第一凹槽15和第二凹槽16的深度之和小于第一导电孔14的高度。
115.在又一实施方式中，请继续参阅图29，本技术提出的扇出型封装器件还包括第二主芯片120，其位于第二凹槽16内，第二主芯片120的功能面和第二表面12齐平。第二表面12一侧还设置有第二光刻胶层22，第二光刻胶层22覆盖第二表面12并且填充第二主芯片120与第二凹槽16内壁之间的间隙，从而提高第二主芯片120的稳定性。第二光刻胶层22上设置有多个开口，第一导电孔14以及第二主芯片120的焊盘从第二光刻胶层22上的开口中露出。通过设置第二凹槽16并在第二凹槽16内设置第二主芯片120有助于提高封装器件的整体功能性。
116.在又一实施方式中，请继续参阅图29，本技术提出的扇出型封装器件还包括第二再布线层42和至少一个第二芯片300。具体地，第二再布线层42位于第二表面12一侧，第二再布线层42通过第二光刻胶层22上的开口与第一导电孔14以及第二主芯片120的焊盘电连接。至少一个第二芯片300跨设于第二主芯片120和基板10下方，即第二芯片300在基板10上的正投影部分位于基板10内，部分位于第二主芯片120内。另外，第二芯片300功能面上的焊盘与对应位置处的第一导电孔14以及第二主芯片120的焊盘电连接。其中，第二芯片300的功能面上设置有多个导电凸点70，导电凸点70与第二芯片300的焊盘电连接。其中，第二芯片300的具体结构可参照上述实施例中第一芯片200的结构，在此不再详细阐述。
117.在又一实施方式中，请继续参阅图29，本技术提出的扇出型封装器件还包括导电柱90，位于第二再布线层42远离基板10一侧，导电柱90围设在第二芯片300的外围。其中，导电柱90通过第二再布线层42与第一导电孔14电连接。具体结构可参照上述实施例。
118.在又一实施方式中，请继续参阅图29，本技术提出的扇出型封装器件还包括第二塑封层52，位于第二表面12一侧，第二塑封层52覆盖导电柱90和第二芯片300。其中，导电柱90远离基板10一端从第二塑封层52中露出。
119.在又一实施方式中，请继续参阅图29，本技术提出的扇出型封装器件还包括第三再布线层43、绝缘层25和焊球80。第三再布线层43位于第二塑封层52远离基板10一侧，第三再布线层43与导电柱90电连接。绝缘层25位于第三再布线层43远离基板10一侧，绝缘层25上设置有多个开口。焊球80位于绝缘层25上的开口内，焊球80与第三再布线层43电连接。其中，上述具体结构可参照图28对应的实施例，在此不再详细阐述。
120.在又一实施方式中，请继续参阅图29，本技术提出的扇出型封装器件还包括第一塑封层51，位于第一表面11一侧，第一塑封层51覆盖第一芯片200，以及部分第一再布线层41和第一光刻胶层21，以对第一芯片200起到一定的固定和保护作用。
121.可选地，请参阅图30，图30是本技术提出的扇出型封装器件又一实施方式的剖视结构示意图。在本实施方式中，第一再布线层41上设置有金属线，金属线的一端与第一再布线层41电连接，另一端与其他器件400电连接。其中，金属线的材质可以为铜、金、银、锡、镍等中的至少一种，其他器件400可以为芯片封装结构或者基板。另外，在本实施方式中，第一芯片200远离基板10一侧还设置有盖板(图未示)，以对第一芯片200起到一定的保护作用。
122.以上所述仅为本技术的实施方式，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。

技术特征：

1.一种扇出型封装器件，其特征在于，包括：基板，包括相背设置的第一表面和第二表面；所述第一表面设置有第一凹槽和位于所述第一凹槽外围的第一导电孔，且所述第一导电孔贯通所述第一表面和所述第二表面；第一主芯片，位于所述第一凹槽内；其中，所述第一主芯片包括相背设置的正面和背面，所述正面和所述第一表面齐平；第一再布线层，位于所述第一表面一侧，所述第一再布线层与所述第一主芯片和所述第一导电孔电连接；至少一个第一芯片，跨设于所述第一主芯片和所述基板上方，且所述第一芯片功能面上的焊盘与对应位置处的所述第一导电孔以及所述第一主芯片电连接。2.根据权利要求1所述的扇出型封装器件，其特征在于，还包括：第一塑封层，位于所述第一表面一侧，所述第一塑封层覆盖所述第一芯片。3.根据权利要求1所述的扇出型封装器件，其特征在于，所述第一凹槽贯通所述第一表面和所述第二表面；在所述第一表面至所述第二表面的方向上，所述第一主芯片内部设置有贯通的第二导电孔；其中，所述第一芯片的焊盘通过所述第一再布线层与对应位置处的所述第二导电孔电连接。4.根据权利要求3所述的扇出型封装器件，其特征在于，还包括：第二再布线层，位于所述第二表面一侧，所述第二再布线层与所述第一导电孔以及所述第二导电孔电连接；至少一个第二芯片，跨设于所述第一主芯片和所述基板下方，且所述第二芯片功能面上的焊盘与对应位置处的所述第一导电孔以及所述第二导电孔电连接。5.根据权利要求1所述的扇出型封装器件，其特征在于，还包括：第二凹槽，位于所述第二表面一侧，所述第一导电孔位于所述第二凹槽的外围。6.根据权利要求5所述的扇出型封装器件，其特征在于，还包括：第二主芯片，位于所述第二凹槽内，所述第二主芯片的功能面和所述第二表面齐平。7.根据权利要求6所述的扇出型封装器件，其特征在于，还包括：第二再布线层，位于所述第二表面一侧，所述第二再布线层与所述第一导电孔以及所述第二主芯片的焊盘电连接；至少一个第二芯片，跨设于所述第二主芯片和所述基板下方，且所述第二芯片功能面上的焊盘与对应位置处的所述第一导电孔以及所述第二主芯片的焊盘电连接。8.根据权利要求4或7所述的扇出型封装器件，其特征在于，还包括：导电柱，位于所述第二再布线层远离所述基板一侧，所述导电柱围设在所述第二芯片的外围；其中，所述导电柱通过所述第二再布线层与所述第一导电孔电连接。9.根据权利要求8所述的扇出型封装器件，其特征在于，还包括：第二塑封层，位于所述第二表面一侧，所述第二塑封层覆盖所述导电柱和所述第二芯片；其中，所述导电柱远离所述基板一端从所述第二塑封层中露出。10.根据权利要求9所述的扇出型封装器件，其特征在于，还包括：第三再布线层，位于所述第二塑封层远离所述基板一侧，所述第三再布线层与所述导电柱电连接；
绝缘层，位于所述第三再布线层远离所述基板一侧，所述绝缘层上设置有多个开口；焊球，位于所述开口内。

技术总结

本申请公开了一种扇出型封装器件，该器件包括：基板，包括相背设置的第一表面和第二表面；第一表面设置有第一凹槽和位于第一凹槽外围的第一导电孔，且第一导电孔贯通第一表面和第二表面；第一主芯片，位于第一凹槽内；其中，第一主芯片包括相背设置的正面和背面，所述正面和所述第一表面齐平；第一再布线层，位于第一表面一侧，第一再布线层与第一主芯片和第一导电孔电连接；至少一个第一芯片，跨设于第一主芯片和基板上方，且第一芯片功能面上的焊盘与对应位置处的第一导电孔以及第一主芯片电连接。本申请提供的扇出型封装器件能够降低使用过程中出现翘曲出现的概率，并具备较好的性能。能。能。