2018年4月基于FPGA 音频信号采集、混音及切换电路设计倪高红（南京莱斯信息技术股份有限公司，江苏南京210007）陈其刚
【摘要】音频信号采集是后续处理（编码、压缩、混音等）的先决步骤。本文设计了一个基于FPGA 音频信号采集、混音、切换电路。采用硬件描
炼焦学
述语言，将FPGA 烧写出定制化时序逻辑电路。该电路控制模数转换芯片和数模转换芯片，实现对音频信号采集、数字混音和音频切换的输出。与MCU 相比较，基于FPGA 实现的电路更加简洁、稳定、可靠和高效。 【关键词】FPGA ；
信号采集；数字混音；音频切换【中图分类号】TN791【文献标识码】A 【文章编号】1006-4222（2018）04-0058-03
1引言
通信机房或应急通信车装载多种类通信设备：短波、超短
波、集车台以及音频设备。这些设备的音频信号需要接入音
满城都是金字塔
检测技术及应用频矩阵、调音台或语音调度台，进行语音的混音、切换或语音
调度。因此，需要研发一种高效的设备，该设备有能力处理大
规模的音频输入与输出以及多种音频处理业务。很显然，这样
的任务只能由带有大规模I/O 口的PFGA 来完成。2FPGA 芯片EP4CE22F17C8、AD7866以及DAC712芯片的功能简介EP4CE22F17C8是Altera 公司第四代现场可编程逻辑门阵列系列产品，最多可综合设计60万等效门,256引脚PBGA
封装。扣除电源引脚、信号地引脚、JTAG 引脚以及与配置FLASH 相连的引脚，还有多达152个I/O 接口。如此丰富的I/O 接口，非常适合做大规模的A/D 转换、D/A 转换，实现音频的矩阵切换，数字调音台的混音等功能。AD7866是AD 公司一款双精度，双通道12位高速低功耗的模数转换器，基准电压2.5~5V ，可调，传输数据的SPI 总
线时钟最高可达20M ，最高采样率可以达到1MSPS 。DAC712是TI 公司一款双精度、16位高速并行数模转换器，电压输出最高可达正负10V 。通过调节基准电压，输出音
频信号可以直接接入音频矩阵或调音台。3系统架构系统由A/D 转换电路、A/D 转换缓冲接口电路、FPGA 内
部锁相环电路、FPGA 内部数字混音与数字交换矩阵、D/A 转
国际标准视力表
换缓冲接口电路以及D/A 转换电路组成。其中,FPGA 内部电2018年中央一号文件
路需要用硬件语言描述，系统架构如图1。4FPGA 与AD7866硬件连接及A/D 转换缓冲接口电路硬件语言描述
4.1FPGA 与AD7866硬件连接电路(如图2)图2中,vudio IN1、vudio IN2、vudio IN3等为外部音频输
入，缓冲接口电路与AD7866有6根信号线连接:RANGE ：当输入的信号过零点，需要将RANGE 设置为1，转换结果为补码;DOUTA ：采样结果A 通道串行输出;DOUTB ：采样结果B 通道串行输出;SCLK ：时钟输入;CS ：片选与启动转换信号，低电平有效;A0：低电平时,VA1,VB1有效。4.2A/D 缓冲接口电路硬件语言描述input DOUTA ;//定义一个输入，绑定FPGA 的A12引脚;input DOUTB ;//定义一个输入，绑定FPGA 的B10引脚;Output RANGE ;//定义一个输出，绑定FPGA 的B11引脚;Output CS ;//定义一个输出，绑定FPGA 的C8引脚;Output A0;//定义一个输出，绑定FPGA 的B7引脚;Reg [11:0]Result_ad ;//内部定义一个12位寄存器，用来读取转换。5FPGA 与DAC712硬件连接及D/A 转换缓冲接口电路硬件语言描述5.1FPGA 与DAC712硬件连接的电路(如图3)图3中,OUT_V 为音频输出，缓冲接口电路与AD7866有16根并行数据线和4根使能线相连接。5.2D/A 转换缓冲接口电路的硬件语言描述Output CLR ;//定义一个输出，清零使能;Output WR ;//定义一个输出，读写使能
；图1
系统架构图图2FPGA 与AD7866硬件连接电路图图3FPGA 与DAC712硬件连接的电路图通信设计与应用58
