像素电路、驱动方法及显示装置与流程

阅读：评论：0

1.本公开涉及显示技术领域，特别涉及像素电路、驱动方法及显示装置。

背景技术：

2.有机发光二极管(organic light emitting diode，oled)、量子点发光二极管(quantum dot light emitting diodes，qled)、微型发光二极管(micro light emitting diode，micro led)、迷你发光二极管(mini light emitting diode，mini led)等发光器件l具有自发光、低能耗等优点，是当今显示装置应用研究领域的热点之一。一般显示装置中采用像素电路来驱动发光器件l发光。

技术实现要素：

3.本公开实施例提供的像素电路，包括：
4.发光器件；
5.驱动晶体管，与所述发光器件耦接，被配置为根据数据电压产生驱动所述发光器件发光的驱动电流；
6.分布电容，所述分布电容的第一电极与所述驱动晶体管的栅极耦接，所述分布电容的第二电极与所述驱动晶体管的第一极耦接；
7.初始化电路，被配置为在复位信号端的信号的控制下对所述驱动晶体管的栅极进行初始化；
8.数据补偿电路，被配置为在扫描信号端的信号的控制下，输入所述数据电压，并对所述驱动晶体管的阈值电压进行补偿；
9.发光控制电路，被配置为在发光控制信号端的信号的控制下，将所述驱动晶体管的第一极与第一电源端导通，以及将所述驱动晶体管的第二极与所述发光器件导通，驱动所述发光器件发光。
10.在一些可能的实施方式中，所述发光器件的阳极与第二电源端耦接，所述发光器件的阴极与所述发光控制电路耦接；
11.所述第一电源端的电压小于所述第二电源端的电压。
12.在一些可能的实施方式中，所述初始化电路包括第一晶体管；
13.所述第一晶体管的栅极与所述复位信号端耦接，所述第一晶体管的第一极与所述驱动晶体管的栅极耦接，所述第一晶体管的第二极与初始化信号端耦接。
14.在一些可能的实施方式中，所述初始化信号端与所述第一电源端和所述第二电源端中的一个为同一信号端。
15.在一些可能的实施方式中，所述数据补偿电路包括第二晶体管、第三晶体管以及存储电容；
16.所述第二晶体管的栅极与所述扫描信号端耦接，所述第二晶体管的第一极与数据信号端耦接，所述第二晶体管的第二极与所述驱动晶体管的第一极耦接；
17.所述第三晶体管的栅极与所述扫描信号端耦接，所述第三晶体管的第一极与所述驱动晶体管的栅极耦接，所述第三晶体管的第二极与所述驱动晶体管的第二极耦接；
18.所述存储电容的第一电极与所述驱动晶体管的栅极耦接，所述存储电容的第二电极与所述第一电源端耦接。
19.在一些可能的实施方式中，所述发光控制电路包括第四晶体管以及第五晶体管；
20.所述第四晶体管的栅极与所述发光控制信号端耦接，所述第四晶体管的第一极与所述第一电源端耦接，所述第四晶体管的第二极与所述驱动晶体管的第一极耦接；
21.所述第五晶体管的栅极与所述发光控制信号端耦接，所述第五晶体管的第一极与所述发光器件的阴极耦接，所述第五晶体管的第二极与所述驱动晶体管的第二极耦接。
22.在一些可能的实施方式中，所述像素电路还包括复位电路；
23.所述复位电路与所述发光器件的阴极耦接，所述复位电路被配置为在所述复位信号端的信号的控制下对所述发光器件的阴极进行复位。
24.在一些可能的实施方式中，所述复位电路包括复位晶体管；
25.所述复位晶体管的栅极与所述复位信号端耦接，所述复位晶体管的第一极与所述发光器件的阴极耦接，所述复位晶体管的第二极与所述初始化信号端耦接。
26.本公开实施例提供的显示装置，包括上述的像素电路。
27.在一些可能的实施方式中，所述显示装置包括：多个子像素、多条扫描信号线和多条复位信号线；所述多个子像素中的每一个子像素包括所述像素电路；
28.所述多条扫描信号线中的一条扫描信号线与一行子像素中的像素电路的所述扫描信号端耦接；
29.所述多条复位信号线中的一条复位信号线与一行子像素中的像素电路的所述复位信号端耦接。
30.在一些可能的实施方式中，每相邻两行子像素中，下一行子像素中的像素电路耦接的复位信号线与上一行子像素中的像素电路耦接的扫描信号线为同一信号线。
31.本公开实施例提供的驱动上述的像素电路的驱动方法，包括：初始化阶段、数据补偿阶段以及发光阶段；
32.在所述初始化阶段，初始化电路在复位信号端的信号的控制下对所述驱动晶体管的栅极进行初始化；
33.在所述数据补偿阶段，数据补偿电路在扫描信号端的信号的控制下，输入所述数据电压，并对所述驱动晶体管的阈值电压进行补偿；
34.在所述发光阶段，发光控制电路在发光控制信号端的信号的控制下，将所述驱动晶体管的第一极与第一电源端导通，以及将所述驱动晶体管的第二极与所述发光器件导通，驱动所述发光器件发光。
附图说明
35.图1为本公开实施例提供的像素电路的一些结构示意图；
36.图2为本公开实施例提供的像素电路的驱动方法的流程图；
37.图3为本公开实施例提供的一些信号时序图；
38.图4为本公开实施例提供的像素电路的另一些结构示意图；
39.图5为本公开实施例提供的像素电路的又一些结构示意图；
40.图6为本公开实施例提供的显示装置的结构示意图。
具体实施方式
41.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
42.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
43.需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
44.在本公开实施例中，如图1所示的像素电路，该像素电路包括：
45.发光器件l；
46.驱动晶体管m0，与发光器件l耦接，被配置为根据数据电压产生驱动发光器件l发光的驱动电流；
47.分布电容c1，分布电容c1的第一电极与驱动晶体管m0的栅极耦接，分布电容c1的第二电极与驱动晶体管m0的第一极耦接；
48.初始化电路10，被配置为在复位信号端re的信号的控制下对驱动晶体管m0的栅极进行初始化；
49.数据补偿电路20，被配置为在扫描信号端sn的信号的控制下，输入数据电压，并对驱动晶体管m0的阈值电压vth进行补偿；
50.发光控制电路30，被配置为在发光控制信号端en的信号的控制下，将驱动晶体管m0的第一极与第一电源端vss导通，以及将驱动晶体管m0的第二极与发光器件l导通，驱动发光器件l发光。
51.由于工艺、老化等原因会造成驱动晶体管的阈值电压vth漂移，对产生的驱动电流造成影响，从而导致显示效果不佳。本公开实施例提供的像素电路，通过增加分布电容，实现对驱动晶体管的阈值电压vth进行补偿，从而输出稳定的驱动电流，提高显示效果。
52.在本公开实施例中，如图1所示，发光器件l的阳极与第二电源端vdd耦接，发光器件l的阴极与发光控制电路30耦接；示例性地，发光器件l可以为电致发光二极管。例如，发光器件l可以包括：有机发光二极管(organic light emitting diode，oled)、量子点发光二极管(quantum dot light emitting diodes，qled)、微型发光二极管(micro light emitting diode，micro led)、迷你发光二极管(mini light emitting diode，mini led)
等中的至少一种。示例性地，发光器件l可以包括层叠设置的阳极、发光层、阴极。进一步地，发光层还可以包括空穴注入层、空穴传输层、电子传输层、电子注入层等膜层。当然，在实际应用中，可以根据实际应用的需求确定发光器件l的具体结构，在此不作限定。
53.并且，在本公开实施例中，第一电源端vss的电压小于第二电源端vdd的电压。第一电源端vss被配置为加载恒定的第一电源电压，第二电源端vdd被配置为加载恒定的第二电源电压。如图1所示的实施例中，第一电源端vss可以加载恒定的第一电源电压vss，第一电源电压vss为负电压或接地等。第二电源端vdd可以加载恒定的第二电源电压vdd，且第二电源电压vdd为正电压。在实际应用中，第一电源电压和第二电源电压的具体数值可以根据实际应用环境来设计确定，在此不作限定。
54.本公开实施例中，采用发光器件l的阳极作为公共电极，可以使发光器件所耦接的第二电源端的ir drop(压降)降低，从而减小用电负载，降低线损，提高显示效果。示例性的，发光器件的阳极所采用的材料为一些导电性比较好的材料，例如铝、金、氧化铟锡(ito)合金等。
55.在本公开实施例中，如图1所示，驱动晶体管m0可以设置为n型晶体管；其中，驱动晶体管m0的第一极可以为其源极，驱动晶体管m0的第二极可以为其漏极，并且该驱动晶体管m0处于饱和状态时，电流由驱动晶体管m0的漏极流向其源极。当然，驱动晶体管m0也可以设置为p型晶体管，在此不作限定。
56.并且，发光器件l一般在驱动晶体管m0处于饱和状态时的电流的作用下实现发光。当然，在本公开实施例中，仅是以驱动晶体管m0为n型晶体管为例进行说明的，对于驱动晶体管m0为p型晶体管的情况，设计原理与本公开相同，也属于本公开保护的范围。
57.在本公开实施例中，如图1所示，初始化电路10包括第一晶体管m1；第一晶体管m1的栅极与复位信号端re耦接，第一晶体管m1的第一极与驱动晶体管m0的栅极耦接，第一晶体管m1的第二极与初始化信号端vinit耦接。
58.示例性地，第一晶体管m1可以在复位信号端re上传输的复位信号的有效电平的控制下导通，可以在复位信号的无效电平的控制下截止。例如，第一晶体管m1可以设置为n型晶体管，则复位信号的有效电平为高电平，复位信号的无效电平为低电平。或者，第一晶体管m1可以设置为p型晶体管，则复位信号的有效电平为低电平，复位信号的无效电平为高电平。
59.其中，第一晶体管m1可以设置为n型晶体管。第一晶体管m1的第一极作为其源极，第一晶体管m1的第二极作为其漏极，或者第一晶体管m1的第一极作为其漏极，第一晶体管m1的第二极作为其源极。当然，第一晶体管m1也可以设置为p型晶体管，在此不作限定。
60.在本公开实施例中，如图1所示，数据补偿电路20包括第二晶体管m2、第三晶体管m3以及存储电容c2；第二晶体管m2的栅极与扫描信号端sn耦接，第二晶体管m2的第一极与数据信号端da耦接，第二晶体管m2的第二极与驱动晶体管m0的第一极耦接；第三晶体管m3的栅极与扫描信号端sn耦接，第三晶体管m3的第一极与驱动晶体管m0的栅极耦接，第三晶体管m3的第二极与驱动晶体管m0的第二极耦接；存储电容c2的第一电极与驱动晶体管m0的栅极耦接，存储电容c2的第二电极与第一电源端vss耦接。
61.示例性地，第二晶体管m2和第三晶体管m3可以在扫描信号端sn上传输的扫描信号的有效电平的控制下导通，可以在扫描信号的无效电平的控制下截止。例如，第二晶体管m2
和第三晶体管m3可以设置为n型晶体管，则扫描信号的有效电平为高电平，扫描信号的无效电平为低电平。或者，第二晶体管m2和第三晶体管m3也可以设置为p型晶体管，则扫描信号的有效电平为低电平，扫描信号的无效电平为高电平。
62.其中，第二晶体管m2和第三晶体管m3可以设置为n型晶体管。第二晶体管m2和第三晶体管m3的第一极作为其源极，第二晶体管m2和第三晶体管m3的第二极作为其漏极，或者第二晶体管m2和第三晶体管m3的第一极作为其漏极，第二晶体管m2和第三晶体管m3的第二极作为其源极。当然，第二晶体管m2和第三晶体管m3也可以设置为p型晶体管，在此不作限定。
63.在本公开实施例中，如图1所示，发光控制电路30包括第四晶体管m4以及第五晶体管m5；第四晶体管m4的栅极与发光控制信号端en耦接，第四晶体管m4的第一极与第一电源端vss耦接，第四晶体管m4的第二极与驱动晶体管m0的第一极耦接；第五晶体管m5的栅极与发光控制信号端en耦接，第五晶体管m5的第一极与发光器件l的阴极耦接，第五晶体管m5的第二极与驱动晶体管m0的第二极耦接。
64.示例性地，第四晶体管m4和五晶体管m5可以在发光控制信号端en上传输的发光控制信号的有效电平的控制下导通，可以在发光控制信号的无效电平的控制下截止。例如，第四晶体管m4和五晶体管m5可以设置为n型晶体管，则发光控制信号的有效电平为高电平，发光控制信号的无效电平为低电平。或者，第四晶体管m4和五晶体管m5也可以设置为p型晶体管，则发光控制信号的有效电平为低电平，扫描信号的无效电平为高电平。
65.其中，第四晶体管m4和五晶体管m5可以设置为n型晶体管。第四晶体管m4和五晶体管m5的第一极作为其源极，第四晶体管m4和五晶体管m5的第二极作为其漏极，或者第四晶体管m4和五晶体管m5的第一极作为其漏极，第四晶体管m4和五晶体管m5的第二极作为其源极。当然，第四晶体管m4和五晶体管m5也可以设置为p型晶体管，在此不作限定。
66.一般采用金属氧化物半导体材料作为有源层的晶体管的漏电流较小，因此为了降低漏电流，在本公开一些实施例中，可以使上述晶体管的有源层的材料包括金属氧化物半导体材料，例如可以为igzo(indium gallium zinc oxide，铟镓锌氧化物)，当然，也可以为其他金属氧化物半导体材料，在此不作限定。这样可以将上述晶体管设置为氧化物型晶体管(oxide thin film transistor)，以使像素电路的漏电流减小。
67.一般采用低温多晶硅(low temperature poly-silicon，ltps)材料作为有源层的晶体管的迁移率高且可以做得更薄更小、功耗更低等，在具体实施时，上述晶体管的有源层的材料也可以设置为低温多晶硅材料。这样可以将上述晶体管设置为ltps型晶体管，以使像素电路实现迁移率高且可以做得更薄更小、功耗更低等。
68.示例性地，可以使本技术的像素电路中的所有晶体管设置为氧化物型晶体管，或者，也可以使本技术的像素电路中的所有晶体管设置为ltps型晶体管，或者，可以使本技术的像素电路中的部分晶体管设置为氧化物型晶体管，另一部分晶体管设置为ltps型晶体管。例如，m1和m3设置为氧化物型晶体管，m0、m2、m4、m5设置为ltps型晶体管。
69.以上仅是举例说明本公开实施例提供的像素电路中的各电路的具体结构，在具体实施时，上述电路的具体结构不限于本公开实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，这些均在本公开的保护范围之内，具体在此不作限定。
70.在本公开实施例中，如图2所示，本公开实施例中提供驱动像素电路的驱动方法，
可以包括如下步骤：
71.s100、初始化阶段，初始化电路在复位信号端的信号的控制下对驱动晶体管的栅极进行初始化；
72.s200、数据补偿阶段，数据补偿电路在扫描信号端的信号的控制下，输入数据电压，并对驱动晶体管的阈值电压进行补偿；
73.s300、发光阶段，发光控制电路在发光控制信号端的信号的控制下，将驱动晶体管的第一极与第一电源端导通，以及将驱动晶体管的第二极与发光器件导通，驱动发光器件发光。
74.下面以图1所示的像素电路为例，结合图3所示的信号时序图，对本公开实施例提供的像素电路的工作过程作以描述。
75.其中，如图3所示，re代表复位信号端re的复位信号，sn代表扫描信号端sn的扫描信号，en代表发光控制信号端en的发光控制信号，da代表数据信号端da的信号。
76.并且，选取一个显示帧中的初始化阶段p1、数据补偿阶段p2以及发光阶段p3。
77.在初始化阶段p1，第一晶体管m1在复位信号re的高电平的控制下导通。第二晶体管m2和第三晶体管m3在扫描信号sn的低电平的控制下截止。第四晶体管m4和第五晶体管m5在发光控制信号en的低电平的控制下截止。导通的第一晶体管m1将初始化信号端vinit的初始化信号输入驱动晶体管m0的栅极，对驱动晶体管m0的栅极进行初始化，此时，n1节点的电位vn1为初始化信号的电压vi。
78.在数据补偿阶段p2，第一晶体管m1在复位信号re的低电平的控制下截止。第二晶体管m2和第三晶体管m3在扫描信号sn的高电平的控制下导通。第四晶体管m4和第五晶体管m5在发光控制信号en的低电平的控制下截止。导通的第二晶体管m2将数据信号端da的数据电压vda输入驱动晶体管m0的第一极，此时，n2节点的电位vn2＝vda。由于导通的第三晶体管m3可以使驱动晶体管m0形成二极管连接方式，则输入驱动晶体管m0的第一极的数据电压vda可以经过形成二极管连接方式的驱动晶体管m0，输入驱动晶体管m0的栅极，并对驱动晶体管m0的阈值电压vth进行补偿，以使驱动晶体管m0的栅极电压为vda+vth。并且，n1节点的电位vn1＝vda+vth时，驱动晶体管m0截止。
79.在发光阶段p3，第一晶体管m1在复位信号re的低电平的控制下截止。第二晶体管m2和第三晶体管m3在扫描信号sn的低电平的控制下截止。第四晶体管m4和第五晶体管m5在发光控制信号en的高电平的控制下导通。导通的第四晶体管m4将驱动晶体管m0的第一极与第一电源端vss导通，导通的第五晶体管m5将驱动晶体管m0的第二极与发光器件l的阴极导通，驱动发光器件l发光。此时，n2节点的电位vn2＝vss，相对于数据补偿阶段p2时n2节点的电位vn2的变化量为vss-vda。而n1节点的电位vn1＝vda+vth+[c1/(c1+c2)](vss-vda)，此时驱动晶体管的栅极相对于源极的电压vgs＝vn1-vn2，驱动晶体管m0处于饱和状态下，并产生驱动发光器件发光的电流为i
ds
，，需要说明的是，驱动晶体管m0的栅极电荷存储在分布电容c1和存储电容c2中，可以获得稳定i
ds
，该i
ds
与驱动晶体管m0的阈值电压vth无关。
[0080]
本公开实施例提供了像素电路的另一些结构示意图，如图4所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处
在此不作赘述。
[0081]
在本公开实施例中，可以使初始化信号端vinit与第二电源端vdd为同一信号端。例如，如图4所示，第一晶体管m1的第一极与第二电源端vdd耦接。当然，也可以使初始化信号端与第一电源端为同一信号端。例如，第一晶体管的第一极与第一电源端耦接，在此不作限定。
[0082]
图4所示的像素电路对应的信号时序图，如图3所示。在初始化阶段p1，中，导通的第一晶体管m1将第二电源端vdd的第二电源电压vdd输入驱动晶体管m0的栅极，对驱动晶体管m0的栅极进行初始化，此时，n1节点的电位vn1为第二电源电压vdd。其余工作过程，可以参照上述描述，在此不作赘述。
[0083]
本公开实施例提供了像素电路的又一些结构示意图，如图5示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
[0084]
在本公开实施例中，如图5所示，像素电路还包括复位电路40；复位电路40与发光器件l的阴极耦接，复位电路40被配置为在复位信号端re的信号的控制下对发光器件l的阴极进行复位。
[0085]
在本公开实施例中，如图5所示，复位电路包括复位晶体管m6；复位晶体管m6的栅极与复位信号端re耦接，复位晶体管m6的第一极与发光器件l的阴极耦接，复位晶体管m6的第二极与初始化信号端vinit耦接。
[0086]
示例性地，复位晶体管m6可以在复位信号端re上传输的复位信号的有效电平的控制下导通，可以在复位信号的无效电平的控制下截止。例如，复位晶体管m6可以设置为n型晶体管，则复位信号的有效电平为高电平，复位信号的无效电平为低电平。或者，复位晶体管m6可以设置为p型晶体管，则复位信号的有效电平为低电平，复位信号的无效电平为高电平。
[0087]
其中，复位晶体管m6可以设置为n型晶体管。复位晶体管m6的第一极作为其源极，复位晶体管m6的第二极作为其漏极，或者复位晶体管m6的第一极作为其漏极，复位晶体管m6的第二极作为其源极。当然，复位晶体管m6也可以设置为p型晶体管，在此不作限定。
[0088]
示例性地，在初始化信号端与第二电源端为同一信号端时，复位晶体管的第二极也与第二电源端耦接。或者，在初始化信号端与第一电源端为同一信号端时，复位晶体管的第二极也与第一电源端耦接。
[0089]
图5所示的像素电路对应的信号时序图，如图3所示。在初始化阶段p1，中，复位晶体管m6也在复位信号re的高电平的控制下导通。导通的复位晶体管m6将初始化信号端vinit的初始化信号输入发光器件的阴极，对发光器件l的阴极进行复位。其余工作过程，可以参照上述描述，在此不作赘述。
[0090]
本公开实施例还提供了显示装置，如图6所示，该显示装置包括：显示面板100，显示面板100的显示区中包括多个阵列排布的像素单元px，像素单元px可以包括多个子像素spx。示例性地，每个像素单元包括多个子像素spx。例如，像素单元可以包括红子像素，绿子像素以及蓝子像素，这样可以通过红绿蓝进行混，以实现彩显示。或者，像素单元也可以包括红子像素，绿子像素、蓝子像素以及白子像素，这样可以通过红绿蓝白进行混，以实现彩显示。当然，在实际应用中，像素单元中的子像素的发光颜可以
根据实际应用环境来设计确定，在此不作限定。
[0091]
本公开实施例中，本公开实施例提供的显示装置中的每个子像素spx包括上述的像素电路。其中，显示装置还包括：多条扫描信号线和多条复位信号线；多条扫描信号线中的一条扫描信号线与一行子像素spx中的像素电路的扫描信号端sn耦接；多条复位信号线中的一条复位信号线与一行子像素spx中的像素电路的复位信号端re耦接。
[0092]
示例性地，可以使一条扫描信号线与一行子像素spx对应设置，一条复位信号线与一行子像素spx对应设置，即一行子像素spx对应一条扫描信号线和一条复位信号线。
[0093]
示例性地，也可以使扫描信号线与复位信号线进行共用。例如，每相邻两行子像素spx中，下一行子像素spx中的像素电路耦接的复位信号线与上一行子像素中的像素电路耦接的扫描信号线为同一信号线。即，每一个子像素对应一条扫描信号线，第一行子像素对应的扫描信号线可以与第二行子像素中的像素电路的复位信号端re耦接，第二行子像素对应的扫描信号线可以与第三行子像素中的像素电路的复位信号端re耦接，第三行子像素对应的扫描信号线可以与第四行子像素中的像素电路的复位信号端re耦接。
[0094]
本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述显示面板。该显示装置解决问题的原理与前述显示面板相似，因此该显示装置的实施可以参见前述显示面板的实施，重复之处在此不再赘述。
[0095]
在具体实施时，在本公开实施例中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。
[0096]
尽管已描述了本公开的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
[0097]
显然，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开实施例的精神和范围。这样，倘若本公开实施例的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

技术特征：

1.一种像素电路，包括：发光器件；驱动晶体管，与所述发光器件耦接，被配置为根据数据电压产生驱动所述发光器件发光的驱动电流；分布电容，所述分布电容的第一电极与所述驱动晶体管的栅极耦接，所述分布电容的第二电极与所述驱动晶体管的第一极耦接；初始化电路，被配置为在复位信号端的信号的控制下对所述驱动晶体管的栅极进行初始化；数据补偿电路，被配置为在扫描信号端的信号的控制下，输入所述数据电压，并对所述驱动晶体管的阈值电压进行补偿；发光控制电路，被配置为在发光控制信号端的信号的控制下，将所述驱动晶体管的第一极与第一电源端导通，以及将所述驱动晶体管的第二极与所述发光器件导通，驱动所述发光器件发光。2.如权利要求1所述的像素电路，其中，所述发光器件的阳极与第二电源端耦接，所述发光器件的阴极与所述发光控制电路耦接；所述第一电源端的电压小于所述第二电源端的电压。3.如权利要求1或2所述的像素电路，其中，所述初始化电路包括第一晶体管；所述第一晶体管的栅极与所述复位信号端耦接，所述第一晶体管的第一极与所述驱动晶体管的栅极耦接，所述第一晶体管的第二极与初始化信号端耦接。4.如权利要求3所述的像素电路，其中，所述初始化信号端与所述第一电源端和所述第二电源端中的一个为同一信号端。5.如权利要求1或2所述的像素电路，其中，所述数据补偿电路包括第二晶体管、第三晶体管以及存储电容；所述第二晶体管的栅极与所述扫描信号端耦接，所述第二晶体管的第一极与数据信号端耦接，所述第二晶体管的第二极与所述驱动晶体管的第一极耦接；所述第三晶体管的栅极与所述扫描信号端耦接，所述第三晶体管的第一极与所述驱动晶体管的栅极耦接，所述第三晶体管的第二极与所述驱动晶体管的第二极耦接；所述存储电容的第一电极与所述驱动晶体管的栅极耦接，所述存储电容的第二电极与所述第一电源端耦接。6.如权利要求1或2所述的像素电路，其中，所述发光控制电路包括第四晶体管以及第五晶体管；所述第四晶体管的栅极与所述发光控制信号端耦接，所述第四晶体管的第一极与所述第一电源端耦接，所述第四晶体管的第二极与所述驱动晶体管的第一极耦接；所述第五晶体管的栅极与所述发光控制信号端耦接，所述第五晶体管的第一极与所述发光器件的阴极耦接，所述第五晶体管的第二极与所述驱动晶体管的第二极耦接。7.如权利要求1或2所述的像素电路，其中，所述像素电路还包括复位电路；所述复位电路与所述发光器件的阴极耦接，所述复位电路被配置为在所述复位信号端的信号的控制下对所述发光器件的阴极进行复位。8.如权利要求7所述的像素电路，其中，所述复位电路包括复位晶体管；
所述复位晶体管的栅极与所述复位信号端耦接，所述复位晶体管的第一极与所述发光器件的阴极耦接，所述复位晶体管的第二极与所述初始化信号端耦接。9.一种显示装置，其中，包括如权利要求1-8任一项所述的像素电路。10.如权利要求9所述的显示装置，其中，所述显示装置包括：多个子像素、多条扫描信号线和多条复位信号线；所述多个子像素中的每一个子像素包括所述像素电路；所述多条扫描信号线中的一条扫描信号线与一行子像素中的像素电路的所述扫描信号端耦接；所述多条复位信号线中的一条复位信号线与一行子像素中的像素电路的所述复位信号端耦接。11.如权利要求10所述的显示装置，其中，每相邻两行子像素中，下一行子像素中的像素电路耦接的复位信号线与上一行子像素中的像素电路耦接的扫描信号线为同一信号线。12.一种驱动如权利要求1-8任一项所述的像素电路的驱动方法，其中，包括：初始化阶段、数据补偿阶段以及发光阶段；在所述初始化阶段，初始化电路在复位信号端的信号的控制下对所述驱动晶体管的栅极进行初始化；在所述数据补偿阶段，数据补偿电路在扫描信号端的信号的控制下，输入所述数据电压，并对所述驱动晶体管的阈值电压进行补偿；在所述发光阶段，发光控制电路在发光控制信号端的信号的控制下，将所述驱动晶体管的第一极与第一电源端导通，以及将所述驱动晶体管的第二极与所述发光器件导通，驱动所述发光器件发光。

技术总结

本公开实施例提供了像素电路、驱动方法及显示装置，包括发光器件；驱动晶体管，与发光器件耦接，被配置为根据数据电压产生驱动发光器件发光的驱动电流；分布电容，分布电容的第一电极与驱动晶体管的栅极耦接，分布电容的第二电极与驱动晶体管的第一极耦接；初始化电路，被配置为在复位信号端的信号的控制下对驱动晶体管的栅极进行初始化；数据补偿电路，被配置为在扫描信号端的信号的控制下，输入数据电压，并对驱动晶体管的阈值电压进行补偿；发光控制电路，被配置为在发光控制信号端的信号的控制下，将驱动晶体管的第一极与第一电源端导通，以及将驱动晶体管的第二极与发光器件导通，驱动发光器件发光。驱动发光器件发光。驱动发光器件发光。