一种快闪存储器及其制备方法与流程

阅读：评论：0

1.本发明涉及半导体制造技术领域，尤其涉及一种快闪存储器及其制备方法。

背景技术：

2.快闪存储器以其便捷、存储密度高、可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个快闪存储器问世以来，随着技术的发展和各类电子产品对存储的需求，快闪存储器被广泛应用于手机、笔记本和u盘等移动通讯设备中。
3.快闪存储器作为一种非易变性存储器，其工作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关，以达到存储数据的目的。一般而言，快闪存储器分为分栅结构、堆叠结构和两种结构的混合式结构，分栅式快闪存储器由于其特殊的结构，相比堆叠式快闪存储器在编程和擦写的时候都有更独特的性能优势，分栅式快闪存储器也因其较高的编程效率、良好的擦除性能等优点得到了广泛的应用。
4.现有的分栅式快闪存储器会在具有浅槽隔离结构的衬底上形成栅极结构，但与衬底相接的浅沟槽隔离结构的边缘处容易产生缺口，使所述栅极结构在所述缺口处产生寄生mos管，所述寄生mos管产生的漏电流进入所述分栅式快闪存储器后会造成器件编程串扰及失效。

技术实现要素：

5.本发明的目的在于提供一种快闪存储器及其制备方法，以解决现有的分栅快闪存储器内浅沟槽结构边缘缺口引起的漏电流及编程串扰及失效的问题。
6.为了达到上述目的，本发明提供了一种快闪存储器，包括：
7.衬底，所述衬底内具有若干沿第一方向延伸且沿第二方向分布的浅沟槽隔离结构；
8.掺杂区，位于每个所述浅沟槽隔离结构两侧的所述衬底内且沿所述第一方向延伸，所述掺杂区的导电类型与所述衬底的导电类型相同，且所述掺杂区的离子浓度大于所述衬底的离子浓度；
9.若干栅极结构，沿所述第二方向延伸并沿所述第一方向分布在所述衬底上。
10.可选的，每个所述栅极结构包括：
11.源线层，位于所述衬底上且沿所述第二方向延伸；
12.两个浮栅层，分别位于所述源线层两侧的所述衬底上，且沿所述第二方向延伸；
13.两个字线层，分别位于两个所述浮栅层远离所述源线层的一侧，且沿所述第二方向延伸。
14.可选的，所述浅沟槽隔离结构的顶面高于所述浮栅层的顶面。
15.可选的，所述掺杂区沿所述第二方向上的宽度大于
16.可选的，所述衬底的导电类型为n型，所述掺杂区的掺杂离子包括硼离子。
17.基于同一发明构思，本发明还提供一种快闪存储器的制备方法，包括：
18.提供衬底，在所述衬底内形成若干沿第一方向延伸的且沿第二方向分布浅沟槽隔离结构；
19.形成掺杂区，所述掺杂区位于每个所述浅沟槽隔离结构两侧的所述衬底内且沿所述第一方向延伸，所述掺杂区的导电类型与所述衬底的导电类型相同，所述掺杂区的离子浓度大于所述衬底的离子浓度；
20.在所述衬底上形成若干栅极结构，所述栅极结构沿所述第一方向延伸并沿所述第二方向分布。
21.可选的，形成所述浅槽隔离结构及所述掺杂区的步骤包括：
22.在所述衬底上形成堆叠层，所述堆叠层包括由下至上依次覆盖所述衬底的第一氧化层、浮栅材料层及硬掩模层；
23.刻蚀所述堆叠层及部分所述衬底，以形成若干贯穿所述堆叠层并延伸至所述衬底内的沟槽，且若干所述沟槽沿所述第一方向延伸且沿所述第二方向分布；
24.采用离子注入工艺在所述沟槽侧壁的所述衬底内形成所述掺杂区；
25.在所述沟槽内填充隔离材料以形成所述浅沟槽隔离结构，所述浅沟槽隔离结构的顶面高于所述浮栅材料层的顶面。
26.可选的，所述堆叠层上还形成有图形化的光刻胶层，以图形化的光刻胶层为掩模刻蚀所述堆叠层及部分所述衬底，形成所述掺杂区的步骤还包括：
27.除去所述沟槽两侧的所述光刻胶层沿所述第二方向上的部分宽度；
28.以剩余的所述光刻胶层为掩模对所述衬底进行所述离子注入工艺，以在所述沟槽侧壁的所述衬底内形成所述掺杂区；
29.除去所述光刻胶层。
30.可选的，除去所述沟槽两侧的所述光刻胶层沿所述第二方向上的部分宽度之后，露出的所述硬掩模层沿所述第二方向上的宽度为
31.可选的，形成所述栅极结构的步骤包括：
32.刻蚀所述堆叠层，以若干形成沿所述第二方向延伸且沿所述第一方向分布的开口，所述开口露出所述衬底；
33.填充所述开口以形成源线层；
34.除去所述硬掩模层及对应的所述浮栅材料层，剩余的所述浮栅材料层构成浮栅层，所述浮栅层位于每个所述源线层两侧的所述衬底上，且沿所述第二方向延伸；
35.在每个所述浮栅层远离所述源线层的一侧形成字线层，所述字线层沿所述第二方向延伸。在制备所述快闪存储器的栅极结构时，不可避免的会对衬底内的浅沟槽隔离结构造成侧向侵蚀，导致所述浅沟槽隔离结构与所述衬底的交界处出现缺口(divot)，且所述栅极结构的材料层会填充所述缺口，进而在所述栅极结构下方的所述浅沟槽隔离结构的两侧形成两个寄生mos管；当所述快闪存储器工作时，所述浅沟槽隔离结构与所述衬底交界处的电场强度较强，所述寄生mos管会提前导通，产生流向所述衬底的电子；本发明提供的快闪存储器在每个所述浅沟槽隔离结构两侧形成掺杂区，且所述掺杂区的导电类型与所述衬底的导电类型相同，所述掺杂去的离子浓度大于所述所述衬底的离子浓度，使所述浅沟槽隔离结构与所述衬底交界处形成了一个较高的势垒，避免所述寄生mos管产生的电子进入所述快闪存储器件，进而避免漏电流引起的快闪存储器件的编程串扰及失效。
附图说明
36.图1为本发明实施例提供快闪存储器的制备方法的流程图；
37.图2～17为本发明实施例提供的快闪存储器的制备方法的相应步骤对应的结构示意图，其中，图16为本发明实施例提供的快闪存储器的结构示意图；
38.其中，附图标记为：
39.x-第一方向；y-第二方向；
40.100-衬底；101-第一氧化层；102-浮栅材料层；103-硬掩模层；104-光刻胶层；105-沟槽；106-掺杂区；107-浅沟槽隔离结构；108-开口；109-第一侧墙；110-第二侧墙；111-源线层；112-浮栅层；113-缺口；114-第二氧化层；115-字线材料层；116-字线层。
具体实施方式
41.下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
42.在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些文本未描述的其它步骤可被添加到该方法。
43.图16为本实施例提供的快闪存储器的结构示意图，图17为图16所示的快闪存储器沿a～a1线及沿b～b1线的剖面图，如图16～17所示，所述快闪存储器包括：衬底100、掺杂区106及若干栅极结构。
44.具体的，所述衬底100内具有若干沿第一方向x延伸且沿第二方向y分布的浅沟槽隔离结构107；所述掺杂区106位于每个所述浅沟槽隔离结构107两侧的所述衬底100内，且所述掺杂区106沿所述第一方向x延伸；若干所述栅极结构沿所述第一方向x分布在所述衬底100上，且沿所述第二方向y延伸。
45.其中，每个所述栅极结构包括源线层111、两个浮栅层112及两个字线层116。所述源线层111位于所述衬底100上且沿所述第二方向y延伸，两个所述浮栅层112分别位于所述源线层111两侧的所述衬底100上，且均沿所述第二方向y延伸，两个所述字线层116分别位于所述浮栅层112远离所述源线层111一侧的所述衬底100上，且所述字线层116沿所述第二方向y延伸；所述源线层111与所述浮栅层112之间通过第一侧墙109及第二侧墙110进行隔离，所述第一侧墙109位于所述浮栅层112上，所述第二侧墙110覆盖所述所述浮栅层112及部分所述第一侧墙109；所述浮栅层112与所述字线层116之间通过第三侧墙进行隔离；所述浮栅层112与所述衬底100之间还具有第一氧化层101，所述字线层116与所述衬底100之前还具有第二氧化层114。所述浅槽隔离结构的顶面高于所述浮栅层112的顶面，以隔离相邻的两个所述衬底100上的所述浮栅层112。
46.需要说明的是，在一般的所述快闪存储器的制备工艺过程中，会先在所述衬底100内形成所述浅沟槽隔离结构107，再进行所述栅极结构的制备。如图17所示，在制备所述栅极结构的过程中，所述浅沟槽隔离结构107与所述衬底100相接的地方及所述浅沟槽隔离结
构107的顶部边缘处容易发生侧向侵蚀，进而形成缺口113，在所述字线层116的形成时会同步填充在所述缺口113，进而在所述浅沟槽隔离结构107的两侧形成寄生mos管。由于所述浅沟槽隔离结构107与所述衬底100交界处的电场强度较强，且所述寄生mos管的导通电压较小，当对所述快闪存储器施加电压时，所述寄生mos会提前导通，进行形成流向所述衬底100的电子。
47.本发明提供的所述快闪存储器具有所述掺杂去106，且所述掺杂区106的离子类型与所述衬底100的离子类型相同，所述掺杂区106的离子浓度大于所述衬底100的离子浓度，以在所述衬底100与所述浅沟槽隔离结构107之间形成一个较大的势垒，阻止所述寄生mos管产生的电子流入所述衬底100，进而避免漏电流引起的快闪存储器编程串扰及失效，提高所述快闪存储器的可靠性。
48.在本实施例中，所述衬底100的导电类型为n型，则所述掺杂区106的离子包括硼离子等n型离子，避免不同类型的掺杂离子对所述快闪存储器的影响。
49.基于此，本实施例还提供了一种快闪存储器的制备方法，图1为所述快闪存储器的制备方法的流程图。如图1所示，所述快闪存储器的制备方法包括：
50.步骤s1：提供衬底，在所述衬底内形成若干沿第一方向延伸的且沿第二方向分布浅沟槽隔离结构；
51.步骤s2：形成掺杂区，所述掺杂区位于每个所述浅沟槽隔离结构两侧的所述衬底内且沿所述第一方向延伸，所述掺杂区的导电类型与所述衬底的导电类型相同，所述掺杂区的离子浓度大于所述衬底的离子浓度；
52.步骤s3：在所述衬底上形成若干栅极结构，所述栅极结构沿所述第一方向延伸并沿所述第二方向分布。
53.图2～17为本实施例提供的快闪存储器的制备方法的相应步骤的结构示意图。接下来，将结合图2～17对所述快闪存储器的制备方法进行详细说明。
54.如图2所示，在所述衬底100上形成堆叠层，所述堆叠层包括由下至上依次覆盖所述衬底100的第一氧化层101、浮栅材料层102及硬掩模层103，然后在所述堆叠层上形成光刻胶层104，所述光刻胶层104覆盖所述堆叠层。
55.如图3所示，对所述光刻胶层104进行曝光及显影工艺，以图形化后的所述光刻胶层104为掩模刻蚀所述堆叠层及部分所述衬底100，以形成若干贯穿所述堆叠层并延伸至所述衬底100内的沟槽105，且所述沟槽105沿第一方向x延伸，所述沟槽105沿所述第二方向y分布。
56.如图4所示，刻蚀所述沟槽105两侧的所述光刻胶层104沿所述第二方向y上的部分宽度，以露出部分所述硬掩模层103，其中，露出的所述硬掩模层103沿所述第二方向y上的宽度为
57.进一步地，以剩余的所述光刻胶层104为掩模对所述硬掩模层103、所述浮栅材料层102及所述衬底100进行所述离子注入工艺，以在所述沟槽105两侧的所述衬底100内形成所述掺杂区106，所述掺杂区106沿所述第一方向x延伸。其中，所述掺杂区106的离子类型与所述衬底100的离子类型相同且所述掺杂区106的离子浓度大于所述衬底100的离子浓度。
58.如图4～5所示，除去剩余的所述光刻胶层104；然后在所述沟槽105内填充隔离材料层以形成浅沟槽隔离结构107，所述浅沟槽隔离结构107的顶面高于所述浮栅材料层102
的顶面。
59.图6为图5所示的快闪存储器件的俯视图，如图6所示，所述浅沟槽隔离结构107沿所述第一方向x延伸且沿所述第二方向y分布。
60.图7为图6所示的快闪存储器件沿b～b1线的剖面结构图，如图7及图8所示，刻蚀所述硬掩模层103，以形成若干沿所述第一方向x分布且沿所述第二方向y延伸的开口108，所述开口108露出所述浮栅材料层102。
61.如图9所示，沿所述开口108继续刻蚀所述浮栅材料层102，以除去所述浮栅材料层102的部分厚度。
62.如图10所示，在所述开口108内形成第一侧墙109，所述第一侧墙109覆盖所述硬掩模层103及所述浮栅材料层102的侧壁。
63.如图11所示，沿所述第一侧墙109刻蚀所述浮栅材料层102及所述第一氧化层101，以加深所述开口108，然后在所述开口108内形成第二侧墙110，所述第二侧墙110覆盖所述第一氧化层101、所述浮栅材料层102及部分所述第一侧墙109。
64.如图12所示，在所述开口108内填充源线层材料，以形成源线层111，所述源线层111的顶面高于所述浮栅材料层102的顶面。
65.如图13～14所示，除去所述第一侧墙109外侧的所述硬掩模层103及对应的所述浮栅材料层102和所述第一氧化层101，剩余的所述浮栅材料层102构成两个浮栅层112，除去所述硬掩模层103、所述浮栅材料层102及所述第一氧化层101的过程中，所述第一侧墙109外的所述浅槽隔离结构也会受到侧向侵蚀，进而产生所述缺口113。
66.如图15所示，在所述衬底100上形成第三侧墙，所述第三侧墙覆盖所述浮栅层112及所述第一氧化层101远离所述源线层111的一侧，并延伸覆盖所述第一侧墙109；然后在所述衬底100上形成第二氧化层114及字线材料层115，所述第二氧化层114顺形地覆盖所述衬底100及所述浅沟槽隔离结构107，所述字线材料层115覆盖所述第二氧化层114，所述第二氧化层114及所述字线材料层115也会填充所述缺口113以形成所述寄生mos管。但由于本实施例所述浅沟槽隔离结构107两侧的所述衬底100内形成有所述掺杂区106，使所述衬底100与所述浅沟槽隔离结构107的交界处拥有较高的势垒，所述寄生mos产生的电子没有足够的能量穿过所述掺杂区106进入所述衬底100，所述掺杂区106可以有效避免所述源线层111下方产生漏电流，进而避免由漏电流引起的快闪存储器编程串扰及失效。
67.需要解释的是，在刻蚀所述浮栅层112及所述第一氧化层101的过程中，所述浅沟槽隔离结构107也会受到侧向侵蚀，进而在所述浅沟槽隔离结构107的顶面及与所述衬底100的交界处形成所述缺口113，当在所述开口108内形成所述源线层111时，所述源线层材料会填充所述缺口113，进而在所述浅沟槽隔离结构107与所述衬底100的交界处形成所述寄生mos管，与所述字线材料层115下方的所述寄生mos管同理，所述源线层111下方的所述寄生mos管产生的电子难以穿过所述掺杂区106，避免漏电流所述快闪存储器可靠性的影响。
68.如图16～17所示，除去部分所述字线材料层115及所述第二氧化层114，以形成两个字线层116，所述浮栅层112、所述字线层116与所述源线层111构成栅极结构。
69.综上，本发明提供了一种快闪存储器，包括：衬底100，所述衬底100内具有若干沿第一方向x延伸且沿第二方向y分布的浅沟槽隔离结构107；掺杂区106，位于每个所述浅沟
槽隔离结构107两侧的所述衬底100内且沿所述第一方向x延伸，所述掺杂区106的导电类型与所述衬底100的导电类型相同，且所述掺杂区106的离子浓度大于所述衬底100的离子浓度；若干栅极结构，沿所述第一方向x延伸并沿所述第二方向y分布在所述衬底100上。利用所述掺杂区106在所述衬底100及所述浅沟槽隔离结构107内形成一个较大的势垒，避免所述浅沟槽隔离结构107边缘缺口113处寄生mos管的漏电流进入所述衬底100内，进而避免漏电流引起的快闪存储器编程串扰及失效。
70.上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

技术特征：

1.一种快闪存储器，其特征在于，包括：衬底，所述衬底内具有若干沿第一方向延伸且沿第二方向分布的浅沟槽隔离结构；掺杂区，位于每个所述浅沟槽隔离结构两侧的所述衬底内且沿所述第一方向延伸，所述掺杂区的导电类型与所述衬底的导电类型相同，且所述掺杂区的离子浓度大于所述衬底的离子浓度；若干栅极结构，沿所述第二方向延伸并沿所述第一方向分布在所述衬底上。2.如权利要求1所述的快闪存储器，其特征在于，每个所述栅极结构包括：源线层，位于所述衬底上且沿所述第二方向延伸；两个浮栅层，分别位于所述源线层两侧的所述衬底上，且沿所述第二方向延伸；两个字线层，分别位于两个所述浮栅层远离所述源线层的一侧，且沿所述第二方向延伸。3.如权利要求2所述的快闪存储器，其特征在于，所述浅沟槽隔离结构的顶面高于所述浮栅层的顶面。4.如权利要求1所述的快闪存储器，其特征在于，所述掺杂区沿所述第二方向上的宽度大于5.如权利要求1所述的快闪存储器，其特征在于，所述衬底的导电类型为n型，所述掺杂区的掺杂离子包括硼离子。6.一种快闪存储器的制备方法，其特征在于，包括：提供衬底，在所述衬底内形成若干沿第一方向延伸的且沿第二方向分布浅沟槽隔离结构；形成掺杂区，所述掺杂区位于每个所述浅沟槽隔离结构两侧的所述衬底内且沿所述第一方向延伸，所述掺杂区的导电类型与所述衬底的导电类型相同，所述掺杂区的离子浓度大于所述衬底的离子浓度；在所述衬底上形成若干栅极结构，所述栅极结构沿所述第一方向延伸并沿所述第二方向分布。7.如权利要求6所述的快闪存储器的制备方法，其特征在于，形成所述浅槽隔离结构及所述掺杂区的步骤包括：在所述衬底上形成堆叠层，所述堆叠层包括由下至上依次覆盖所述衬底的第一氧化层、浮栅材料层及硬掩模层；刻蚀所述堆叠层及部分所述衬底，以形成若干贯穿所述堆叠层并延伸至所述衬底内的沟槽，且若干所述沟槽沿所述第一方向延伸且沿所述第二方向分布；采用离子注入工艺在所述沟槽侧壁的所述衬底内形成所述掺杂区；在所述沟槽内填充隔离材料以形成所述浅沟槽隔离结构，所述浅沟槽隔离结构的顶面高于所述浮栅材料层的顶面。8.如权利要求7所述的快闪存储器，其特征在于，所述堆叠层上还形成有图形化的光刻胶层，以图形化的光刻胶层为掩模刻蚀所述堆叠层及部分所述衬底，形成所述掺杂区的步骤还包括：除去所述沟槽两侧的所述光刻胶层沿所述第二方向上的部分宽度；以剩余的所述光刻胶层为掩模对所述衬底进行所述离子注入工艺，以在所述沟槽侧壁
的所述衬底内形成所述掺杂区；除去所述光刻胶层。9.如权利要求8所述的快闪存储器，其特征在于，除去所述沟槽两侧的所述光刻胶层沿所述第二方向上的部分宽度之后，露出的所述硬掩模层沿所述第二方向上的宽度为10.如权利要求7所述的快闪存储器的制备方法，其特征在于，形成所述栅极结构的步骤包括：刻蚀所述堆叠层，以若干形成沿所述第二方向延伸且沿所述第一方向分布的开口，所述开口露出所述衬底；填充所述开口以形成源线层；除去所述硬掩模层及对应的所述浮栅材料层，剩余的所述浮栅材料层构成浮栅层，所述浮栅层位于每个所述源线层两侧的所述衬底上，且沿所述第二方向延伸；在每个所述浮栅层远离所述源线层的一侧形成字线层，所述字线层沿所述第二方向延伸。

技术总结

本发明提供了一种快闪存储器及其制备方法，包括：衬底，所述衬底内具有若干沿第一方向延伸且沿第二方向分布的浅沟槽隔离结构；掺杂区，位于每个所述浅沟槽隔离结构两侧的所述衬底内，所述掺杂区的导电类型与所述衬底的导电类型相同，且所述掺杂区的离子浓度大于所述衬底的离子浓度；若干栅极结构，沿所述第二方向延伸并沿所述第一方向分布在所述衬底上。利用所述掺杂区在所述衬底内形成一个较大的势垒，阻挡所述浅沟槽隔离结构边缘缺口处寄生MOS管引起的漏电流进入所述衬底内，进而避免漏电流引起的快闪存储器编程串扰及失效。引起的快闪存储器编程串扰及失效。引起的快闪存储器编程串扰及失效。