一种阵列基板、显示面板的制作方法

阅读：评论：0

1.本技术涉及显示技术领域，尤其涉及一种阵列基板、显示面板。

背景技术：

2.液晶显示器在显示领域占据重要地位，目前已广泛应用于电视、手机、电脑等具有显示功能的产品中。随着用户要求的不断提升，高高像素密度(pixels per inch，ppi)产品随之产生。为了具备高清、轻薄的产品品质，液晶显示器需要满足屏幕尺寸小、像素密度高、背光源亮度高的设计要求。但是满足这些要求的产品的光照漏电流情况非常严重，进而引发严重的闪烁(flicker)现象，大幅降低显示品质。

技术实现要素：

3.本技术的实施例提供一种阵列基板、显示面板，该阵列基板能够大幅降低光照漏电流，进而大幅改善光照漏电流导致的闪烁问题。
4.为达到上述目的，本技术的实施例采用如下技术方案：
5.一方面，提供了一种阵列基板，包括衬底以及设置在所述衬底上的阵列排布的多个子像素；所述子像素包括依次层叠设置在所述衬底上的遮光层、半导体层、栅极层、源漏层和像素电极层；
6.所述半导体层包括依次相连的第一接触部、第一沟道部、掺杂部、第二沟道部和第二接触部；所述栅极层包括第一栅极和第二栅极；所述源漏层包括第一极和第二极；所述像素电极层包括像素电极；所述第一极分别与所述第一接触部和所述像素电极电连接，所述第二极与所述第二接触部电连接；
7.其中，所述第一沟道部和所述第一栅极沿垂直于所述衬底的方向交叠，所述第二沟道部和所述第二栅极沿垂直于所述衬底的方向交叠；
8.所述遮光层在所述衬底上的正投影至少覆盖所述第一沟道部、所述第二沟道部和部分所述第一接触部在衬底上的正投影。
9.可选的，所述栅极层还包括栅线；
10.所述第一栅极为所述栅线沿垂直于所述衬底的方向与所述第一沟道部交叠的部分，所述第二栅极为所述栅线沿垂直于所述衬底的方向与所述第二沟道部交叠的部分；
11.所述栅线沿第一方向延伸，所述掺杂部在所述衬底上的正投影位于所述栅线在所述衬底上的正投影的第一侧，所述第一接触部和所述第二接触部在所述衬底上的正投影位于所述栅线在所述衬底上的正投影的第二侧，所述第一侧和所述第二侧相对。
12.可选的，所述遮光层沿所述第一方向延伸，所述栅线在所述衬底上的正投影位于所述遮光层在所述衬底上的正投影以内。
13.可选的，所述遮光层至少包括交叠部分和第一部分，所述交叠部分沿所述第一方向延伸、且在所述衬底上的正投影与所述栅线在所述衬底上的正投影重合，所述第一部分在所述衬底上的正投影位于所述栅线在所述衬底上的正投影的所述第二侧；
14.所述第一接触部包括第一接触子部和第一掺杂子部，所述第一掺杂子部设置在所述第一接触子部和所述第一沟道部之间，所述第一接触子部与所述第一极电连接；
15.其中，所述第一掺杂子部在所述衬底上的正投影位于所述第一部分在所述衬底上的正投影以内；和/或，所述第一接触子部在所述衬底上的正投影位于所述第一部分在所述衬底上的正投影以内。
16.可选的，所述第二接触部在所述衬底上的正投影与所述第一部分在所述衬底上的正投影不交叠，所述掺杂部在所述衬底上的正投影与所述遮光层在所述衬底上的正投影不交叠。
17.可选的，在所述第一接触子部在所述衬底上的正投影位于所述第一部分在所述衬底上的正投影以内、且所述第一掺杂子部在所述衬底上的正投影与所述第一部分在所述衬底上的正投影不交叠的情况下，所述第一部分与所述交叠部分不相连。
18.可选的，所述第二接触部包括第二接触子部和第二掺杂子部，所述第二掺杂子部设置在所述第二接触子部和所述第二沟道部之间，所述第二接触子部与所述第二极电连接；
19.其中，所述第二掺杂子部在所述衬底上的至少部分正投影位于所述第一部分在所述衬底上的正投影以内。
20.可选的，所述第二接触子部在所述衬底上的正投影与所述第一部分在所述衬底上的正投影不交叠。
21.可选的，在所述第一掺杂子部在所述衬底上的正投影位于所述第一部分在所述衬底上的正投影以内、且所述第一接触子部在所述衬底上的正投影与所述第一部分在所述衬底上的正投影不交叠的情况下，所述第一部分沿所述第一方向延伸、且与所述交叠部分相连。
22.可选的，所述第二掺杂子部沿所述第二方向的长度大于所述第一掺杂子部沿所述第二方向的长度；
23.所述第一部分沿第二方向的宽度与所述第一掺杂子部沿所述第二方向的长度相同，所述第二方向与所述第一方向垂直；所述掺杂部在所述衬底上的正投影与所述遮光层在所述衬底上的正投影不交叠。
24.可选的，所述遮光层还包括第二部分，所述第二部分在所述衬底上的正投影位于所述栅线在所述衬底上的正投影的所述第一侧；
25.所述第二部分在所述衬底上的正投影与所述掺杂部在所述衬底上的正投影部分交叠，且所述第二部分沿所述第二方向的宽度小于所述第一部分沿所述第二方向的宽度。
26.可选的，在所述第一掺杂子部和所述第二掺杂子部在所述衬底上的正投影位于所述第一部分在所述衬底上的正投影以内，且所述第一接触子部、所述第二接触子部和所述掺杂部在所述衬底上的正投影与所述第一部分在所述衬底上的正投影不交叠的情况下，所述第一部分包括第一子部分和第二子部分，所述第一子部分和所述第二子部分均与所述交叠部分相连，所述第一掺杂子部在所述衬底上的正投影位于所述第一子部分在所述衬底上的正投影以内，所述第二掺杂子部在所述衬底上的正投影位于所述第二子部分在所述衬底上的正投影以内。
27.可选的，所述半导体层在所述衬底上的正投影位于所述遮光层在所述衬底上的正
投影以内，且所述遮光层在所述衬底上的正投影的边界形状和所述半导体层在所述衬底上的正投影的边界形状相同。
28.可选的，所述遮光层包括不相连的第一遮光部和第二遮光部，所述第一遮光部在所述衬底上的正投影至少覆盖所述第一栅极在所述衬底上的正投影以及所述第一接触部在所述衬底上的部分正投影，所述第二遮光部在所述衬底上的正投影至少覆盖所述第二栅极在所述衬底上的正投影以及所述第二接触部在所述衬底上的部分正投影。
29.另一方面，提供了一种显示面板，包括相对的彩膜基板和上述的阵列基板；
30.其中，所述彩膜基板包括黑矩阵，所述黑矩阵在所述阵列基板的衬底上正投影覆盖所述阵列基板的遮光层在所述衬底上的正投影。
31.本技术的实施例提供了一种阵列基板、显示面板，该阵列基板包括衬底以及设置在所述衬底上的阵列排布的多个子像素；所述子像素包括依次层叠设置在所述衬底上的遮光层、半导体层、栅极层、源漏层和像素电极层；所述半导体层包括依次相连的第一接触部、第一沟道部、掺杂部、第二沟道部和第二接触部；所述栅极层包括第一栅极和第二栅极；所述源漏层包括第一极和第二极；所述像素电极层包括像素电极；所述第一极分别与所述第一接触部和所述像素电极电连接，所述第二极与所述第二接触部电连接；其中，所述第一沟道部和所述第一栅极沿垂直于所述衬底的方向交叠，所述第二沟道部和所述第二栅极沿垂直于所述衬底的方向交叠；所述遮光层在所述衬底上的正投影至少覆盖所述第一沟道部、所述第二沟道部和部分所述第一接触部在衬底上的正投影。
32.本技术通过设置遮光层，遮光层在衬底上的正投影至少覆盖第一沟道部、第二沟道部和部分第一接触部，则遮光层至少遮挡第一沟道部、第二沟道部和部分第一接触部；那么将该阵列基板应用于液晶显示面板时，遮光层能够遮挡背光源射向第一沟道部、第二沟道部和部分第一接触部的光线，这样可以减少第一接触部因光照激发产生的电子空穴对数量，从而减少在正帧保持阶段向第二接触部移动的电子数量，进而降低了光照漏电流，改善了因漏电流导致的闪烁问题。
33.上述说明仅是本技术技术方案的概述，为了能够更清楚了解本技术的技术手段，而可依照说明书的内容予以实施，并且为了让本技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本技术的具体实施方式。
附图说明
34.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
35.图1为本技术实施例提供的一种半导体层的能级图；
36.图2为本技术实施例提供的一种nmos晶体管和pmos晶体管在光照前后的漏电流对比图；
37.图3为本技术实施例提供的一种不同样本在不同光照环境下的漏电流对比图；
38.图4为本技术实施例提供的一种阵列基板的结构示意图；
39.图5为本技术实施例提供的一种驱动过程示意图；
40.图6a为本技术实施例提供的另一种阵列基板的结构示意图；
41.图6b为本技术实施例提供的又一种阵列基板的结构示意图；
42.图7a中，图a1为本技术实施例提供的一种遮光层的结构示意图，图a2在图a1基础上形成有半导体层的结构示意图，图a3在图a2基础上形成有栅线的结构示意图；
43.图7b中，图a4为本技术实施例提供的另一种遮光层的结构示意图，图a4在图a5基础上形成有半导体层的结构示意图，图a6在图a5基础上形成有栅线的结构示意图；
44.图8a为沿图7a中a3图cd方向的截面图；
45.图8b为沿图7b中a6图cd方向的截面图；
46.图9中，图b1为本技术实施例提供的一种遮光层的结构示意图，图b2在图b1基础上形成有半导体层的结构示意图，图b3在图b2基础上形成有栅线的结构示意图；
47.图10为沿图9中b3图cd方向的截面图；
48.图11中，图c1为本技术实施例提供的一种遮光层的结构示意图，图c2在图c1基础上形成有半导体层的结构示意图，图c3在图c2基础上形成有栅线的结构示意图；
49.图12为沿图11中c3图cd方向的截面图；
50.图13中，图d1为本技术实施例提供的一种遮光层的结构示意图，图d2在图d1基础上形成有半导体层的结构示意图，图d3在图d2基础上形成有栅线的结构示意图；
51.图14为沿图13中d3图cd方向的截面图；
52.图15中，图e1为本技术实施例提供的一种遮光层的结构示意图，图e2在图e1基础上形成有半导体层的结构示意图，图e3在图e2基础上形成有栅线的结构示意图；
53.图16为沿图15中e3图cd方向的截面图；
54.图17中，a1图和a2图分别为两种电镜图；
55.图18为本技术实施例提供的一种显示面板的结构示意图。
具体实施方式
56.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
57.在本技术的实施例中，采用“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分，仅为了清楚描述本技术实施例的技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
58.在本技术的实施例中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
59.液晶显示面板包括相对的阵列基板和彩膜基板、以及设置在阵列基板和彩膜基板之间的液晶；由于液晶不能发光，为了实现显示，液晶显示面板还包括背光源，背光源可以设置在阵列基板远离彩膜基板的一侧。背光源发出的光线依次经过阵列基板、液晶和彩膜基板，由于液晶分子在电场作用下会发生扭转，从而能够改变光线的通过量，进而实现不同画面的显示。阵列基板包括阵列排布的多个子像素，一般通过薄膜晶体管控制每个子像素
产生的电场，进而控制液晶的偏转。
60.但是薄膜晶体管(thin film transistor，tft)的半导体层容易受到光照影响，进而产生漏电流。以n型半导体为例进行说明，参考图1所示，n型半导体100的费米能级e
fi
在本征费米能级ef之上。当受到外界光照时，载流子主要来自于本征激发，此时费米能级与本征费米能级接近。在一定温度下，采用光子能量hν≥eg(禁带宽度)的光照射半导体，这时平衡态条件被破坏，半导体处于偏离平衡态的非平衡态。光照前，半导体中电子浓度为n0；光照后，非平衡态半导体中电子浓度n＝n0+δn，其中，δn为光生载流子。图1中，ec表示导带底，即导带的最低能级；ev表示价带顶。
61.参考图2所示，无论是nmos晶体管还是pmos晶体管，光照后的漏电流i
off
均大于光照前的漏电流i
off
；图2中，横坐标vg表示晶体管的栅极电压，纵坐标id表示晶体管的漏源电流。另外，漏电流增加主要影响变量为光照，而光照强度与光照漏电流的数值成正相关。采用不同规格的四个tft分别在黑暗环境(dark)、6500nit光照环境p1和20000nit光照环境p2下测试漏电流，得到如图3所示的测试结果图。从图3可以得出，任一个样本中，随着光照亮度的增大，漏电流也随之增大，且光照亮度越大，漏电流也越大。
62.高ppi产品中(例如：1000ppi、1200ppi等)，像素密度、背光源亮度都设计的非常高，从而导致高ppi产品的光照漏电流情况非常严重，而光照漏电流会导致闪烁(flicker)问题，大幅降低显示效果。
63.参考图4所示，阵列基板包括多条栅线101和多条数据线102，栅线101与每行子像素的tft104的栅极电连接，数据线102与每列子像素的tft104的一极电连接；各子像素中，tft104的另一极与像素电极103电连接。以一个子像素的tft的驱动过程为例，说明产生闪烁的原理。参考图5所示，在奇数帧内，通过栅线向栅极输入vgate信号；vgate信号的电压为高电平时，tft打开，数据线输出正极性vdata
+
信号，向tft充电，使得像素电极的电压变为vd+；但是由于寄生电容的存在，像素电极的电压会被拉低
△
vp；接着，vgate信号的电压变为低电平，tft进入保持阶段。理想状态下，在下次充电前，像素电极的电压始终保持充电电压；但是，若受到光照影响，tft会产生漏电流，从而使得像素电极的电压随保持时间的增长而不断降低。
64.在下一偶数帧时，vgate信号的电压为高电平，tft打开，数据线输出负极性vdata-信号，tft放电完成反向充电，使得像素电极的电压变为vd-；但是由于寄生电容的存在，像素电极的电压会被拉低
△
vp；接着，vgate信号的电压变为低电平，tft进入保持阶段。理想状态下，在下次充电前，像素电极的电压始终保持充电电压；但是，若受到光照影响，tft会产生漏电流，从而使得像素电极的电压绝对值随保持时间的增长而不断降低。由于在保持阶段中漏电流的存在，导致子像素在相邻两帧间的亮度形成差异，从而使得人眼识别到闪烁。若采用列反转驱动方式，在实际使用过程中会出现明显的摇头竖纹，大幅降低显示品质。
65.另外，图5中，vcom指的是公共电极的电压，像素电极和公共电极形成电场，以使得液晶分子发生扭转。vcom电压可以是(vd
+
+vd-)/2，但是由于寄生电容的存在，像素电极的电压会被拉低
△
vp。为了保证液晶分子的压差不变，可以对vcom电压进行补偿，即可采用图5所示的vcom电压，该电压值小于(vd
+
+vd-)/2。
66.基于上述，本技术实施例提供了一种阵列基板，参考图6a所示，包括衬底1以及设
alignment，垂直取向)型、ips(in-plane switching，平面转换)型或ads(advanced super dimension switch，高级超维场转换)型等液晶显示面板中、以及包括这些液晶显示面板的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件中。
75.上述半导体层、栅极层和源漏层形成的晶体管为顶栅双栅型晶体管，该双栅型晶体管可以是ltps(low temperature poly-silicon，低温多晶硅)型晶体管、氧化物型晶体管，或者非晶硅型晶体管，这里不做限定。在大尺寸、高ppi产品中，ltps型晶体管应用较多。双栅型晶体管的漏电流小于单栅型晶体管的漏电流。
76.按照晶体管的特性，可以将晶体管分为n型晶体管和p型晶体管。下面以n型晶体管为例进行说明。n型晶体管可以包括栅极、源极和漏极，其中，源极和漏极可以互换。在n型晶体管中，将低电平一端称为源极，高电平一端称为漏极，电流从漏极流向源极。将n型晶体管应用到显示面板中，在正帧显示时(即采用图5所示的正极性数据信号vdata
+
驱动)，像素电极侧处于低电位，与像素电极电连接的晶体管的电极为源极，数据线侧处于高电位，与数据线电连接的晶体管的电极为漏极。在负帧显示时(即采用图5所示的负极性数据信号vdata-驱动)，像素电极侧处于高电位，与像素电极电连接的晶体管的电极为漏极，数据线侧处于低电位，与数据线电连接的晶体管的电极为源极。即采用不同极性的数据信号驱动时，n型晶体管的源漏极会发生变化。n型晶体管中，正帧漏电流高于负帧漏电流，并且在转移特性曲线中截止区的“翘尾”严重(说明正帧漏电流情况严重)。
77.上述第一极和第二极中，第一极分别与第一接触部和像素电极电连接，第二极可以分别与第二接触部和数据线电连接。若为n型晶体管，采用正极性数据电压驱动时，第一极可以称为源极，第二极可以称为漏极。下面说明本技术减少漏电流的原理。在晶体管的正帧保持阶段，若沟道边缘耗尽区受到光照，则该区域能够激发产生电子空穴对，部分电子获得一定能量(例如:大于2ev的能量)后能够跃迁至导带边缘。这些高能载流子可以轻易扩散而不受势能限制，并沿与偏压(栅极电压)所形成的电场方向移动，空穴往沟道流动而电子则朝向漏极端，进而使得源漏极之间的高电场主要集中在漏极端。若能够减少从源极端向漏极端移动的电子数量，则可减少漏电流的大小。因此，本技术通过设置遮光层，遮光层在衬底上的正投影至少覆盖第一沟道部、第二沟道部和部分第一接触部，即遮光层至少遮挡第一沟道部、第二沟道部和部分第一接触部；那么将该阵列基板应用于液晶显示面板时，遮光层能够遮挡背光源射向第一沟道部、第二沟道部和部分第一接触部的光线，这样可以减少第一接触部因光照激发产生的电子空穴对数量，从而减少在正帧保持阶段向第二接触部移动的电子数量，进而降低了光照漏电流，改善了因漏电流导致的闪烁问题。
78.可选的，为了尽可能地提高开口率，参考图7a中a2和a3图所示，栅极层还包括栅线13；第一栅极131为栅线13沿垂直于衬底的方向与第一沟道部123交叠的部分，第二栅极132为栅线13沿垂直于衬底的方向与第二沟道部125交叠的部分。
79.参考图7a中a2和a3图所示，栅线13沿第一方向oa方向延伸，掺杂部124在衬底上的正投影位于栅线13在衬底上的正投影的第一侧，第一接触部31和第二接触部32在衬底上的正投影位于栅线13在衬底上的正投影的第二侧，第一侧和第二侧相对。
80.上述掺杂部、第一接触部、第二接触部、第一沟道部和第二沟道部可以形成如图7a中a2图所示的u形。上述第一方向不做具体限定，可以是如图7a所示的oa方向。
81.在一个或多个实施例中，参考图7a中a3图、图9中b3图、图11中c3图所示，遮光层沿
第一方向oa方向延伸，栅线13在衬底上的正投影位于遮光层在衬底上的正投影以内。
82.这样一方面可以简化工艺，减少构图工艺次数。另一方面，由于栅线多采用金属制作，而金属能够反射光线，那么背光源射向栅线的光线有可能被反射至半导体层，进而增大漏电流的大小；为了避免此种情况，栅线在衬底上的正投影位于遮光层在衬底上的正投影以内，则遮光层能够遮挡栅线，防止背光源的光线射向栅线，进一步降低漏电流的大小。
83.进一步可选的，为了便于制作，参考图7a、9和11所示，遮光层11至少包括交叠部分110和第一部分111，交叠部分110沿第一方向oa方向延伸、且在衬底上的正投影与栅线在衬底上的正投影重合，第一部分111在衬底上的正投影位于栅线13在衬底上的正投影的第二侧。
84.参考图7a、9和11所示，第一接触部31包括第一接触子部121和第一掺杂子部122，第一掺杂子部122设置在第一接触子部121和第一沟道部123之间，参考图8a、10和12所示，第一接触子部121与第一极141电连接。
85.其中，第一掺杂子部在衬底上的正投影位于第一部分在衬底上的正投影以内；和/或，第一接触子部在衬底上的正投影位于第一部分在衬底上的正投影以内。
86.上述第一接触部中，第一接触子部的离子掺杂浓度大于第一掺杂子部的离子掺杂浓度；第一接触子部属于重掺杂区，用于与第一极电连接；第一掺杂子部属于轻掺杂区(ldd区)。掺杂部的离子掺杂浓度可以与第一掺杂子部的离子掺杂浓度相同。
87.上述遮光层至少包括交叠部分和第一部分是指：遮光层包括交叠部分和第一部分；此时，交叠部分可以遮挡背光源射向栅线的光线，第一部分可以遮挡背光源射向第一掺杂子部和/或第一接触子部的光线。或者，遮光层还可以包括除交叠部分和第一部分以外的部分，例如：图7b所示的第二部分112，第二部分在衬底上的正投影位于栅线在衬底上的正投影的第一侧，第二部分与掺杂部在衬底上的正投影部分交叠；此时，第二部分可以遮挡背光源射向掺杂部的部分光线。
88.上述第一掺杂子部在衬底上的正投影位于第一部分在衬底上的正投影以内；和/或，第一接触子部在衬底上的正投影位于第一部分在衬底上的正投影以内包括三种情况：
89.第一种，参考图7a、7b、11所示，第一掺杂子部122在衬底上的正投影位于第一部分111在衬底上的正投影以内。
90.这样，第一部分可以遮挡背光源射向第一掺杂子部的光线。由于第一掺杂子部靠近第一沟道部，在光照激发下，极易产生空穴电子对；采用第一部分遮挡后，能够阻挡背光源射向第一掺杂子部的光线，从而大幅降低光照激发产生的空穴电子对数量，进而减小在正帧保持阶段向第二接触部移动的电子数量，最终降低光照漏电流。
91.此时，第一部分可以遮挡第一接触子部，或者，也可以不遮挡第一接触子部，这里不做限定。
92.第二种，参考图9所示，第一接触子部121在衬底上的正投影位于第一部分111在衬底上的正投影以内。
93.这样，第一部分可以遮挡背光源射向第一接触子部的光线。由于第一接触子部在光照激发下，也会产生空穴电子对；采用第一部分遮挡后，能够阻挡背光源射向第一接触子部的光线，从而大幅降低光照激发产生的空穴电子对数量，进而减小在正帧保持阶段向第二接触部移动的电子数量，最终降低光照漏电流。
94.此时，第一部分可以遮挡第一掺杂子部，或者，也可以不遮挡第一掺杂子部，这里不做限定。
95.第三种，第一掺杂子部和第一接触子部在衬底上的正投影均位于第一部分在衬底上的正投影以内。
96.这样，第一部分可以同时遮挡第一掺杂子部和第一接触子部，能够阻挡背光源射向第一掺杂子部和第一接触子部的光线，从而大幅降低光照激发产生的空穴电子对数量，进而减小在正帧保持阶段向第二接触部移动的电子数量，最终降低光照漏电流。
97.上述第二接触部在衬底上的正投影可以位于第一部分在衬底上的正投影以内，或者，第二接触部在衬底上的正投影与第一部分在衬底上的正投影不交叠，这里不做限定，需要根据实际设计情况选择。
98.下面进一步根据第二接触部的遮挡情况，提供不同的结构。
99.第一种，第二接触部未被遮挡。
100.可选的，参考图9所示，第二接触部127在衬底上的正投影与第一部分111在衬底上的正投影不交叠，掺杂部124在衬底上的正投影与遮光层11在衬底上的正投影不交叠。
101.这样，遮光层对第二接触部和掺杂部不做遮挡，能够减少遮光层的面积，有利于节省空间。
102.进一步可选的，在第一接触子部在衬底上的正投影位于第一部分在衬底上的正投影以内、且第一掺杂子部在衬底上的正投影与第一部分在衬底上的正投影不交叠的情况下，第一部分与交叠部分不相连。遮光层的结构可以如图9中a图所示，包括不相连的第一部分111和交叠部分110。该结构中，结合图9和图10，第一部分111遮挡第一接触子部121，交叠部分110遮挡栅线13、第一沟道部123和第二沟道部125，掺杂部124、第二接触部32和第一掺杂子部122不做遮挡设计。参考图10所示，第二沟道部125在衬底1上的正投影与交叠部分110在衬底1上的部分正投影f1重合，第一沟道部123在衬底1上的正投影与交叠部分110在衬底1上的部分正投影f2重合，第一接触子部121在衬底1上的正投影f3位于第一部分111在衬底1上的正投影f4以内。
103.第二种，第二接触部的部分被遮挡。
104.可选的，参考图7a、7b、11所示，第二接触部32包括第二接触子部127和第二掺杂子部126，第二掺杂子部126设置在第二接触子部127和第二沟道部125之间，参考图8a、8b、12所示，第二接触子部127与第二极142电连接；其中，第二掺杂子部126在衬底1上的至少部分正投影位于第一部分111在衬底1上的正投影以内。
105.上述第二接触部中，第二接触子部的离子掺杂浓度大于第二掺杂子部的离子掺杂浓度；第二接触子部属于重掺杂区，用于与第二极电连接；第二掺杂子部属于轻掺杂区(ldd区)。第二掺杂子部、掺杂部和第一掺杂子部三者的离子掺杂浓度可以相同。
106.上述第二掺杂子部在衬底上的至少部分正投影位于第一部分在衬底上的正投影以内包括：结合图7a和8a所示，第二掺杂子部126在衬底1上的部分正投影位于第一部分111在衬底1上的正投影以内；或者，结合图11和12所示，第二掺杂子部126在衬底1上的全部正投影位于第一部分111在衬底1上的正投影以内。
107.上述第二接触子部在衬底上的至少部分正投影可以位于第一部分在衬底上的正投影以内，即第一部分至少可以遮挡部分第二接触子部。或者，参考图8a、8b、12所示，第二
接触子部127在衬底1上的正投影与第一部分111在衬底1上的正投影不交叠，即不遮挡第二接触子部，这里不做限定。
108.上述第一部分至少可以遮挡背光源射向第二掺杂子部的部分光线，从而可以减少第二掺杂子部在光照激发下产生的空穴电子对数量，进而减少第二掺杂子部所在位置的电子数量，从而进一步降低光照漏电流。
109.进一步可选的，第二接触子部在衬底上的正投影与第一部分在衬底上的正投影不交叠。即第一部分不遮挡第二接触子部，这样能够减小第一部分的设计面积。
110.为了简化结构，便于实现，在第一掺杂子部在衬底上的正投影位于第一部分在衬底上的正投影以内、且第一接触子部在衬底上的正投影与第一部分在衬底上的正投影不交叠的情况下，参考图7a、7b和11所示，第一部分111沿第一方向oa方向延伸、且与交叠部分110相连。
111.进一步可选的，参考图7a中a2图所示，第二掺杂子部126沿第二方向ob方向的长度l1大于第一掺杂子部122沿第二方向ob方向的长度l2；这样，第二接触子部127和第一接触子部121沿第二方向ob方向交错设置，可以进一步节省空间。
112.参考图7a中a2图所示，第一部分111沿第二方向ob方向的宽度l3与第一掺杂子部122沿第二方向ob方向的长度l2相同，第二方向ob方向与第一方向oa方向垂直；参考图8a所示，掺杂部124在衬底1上的正投影与遮光层11在衬底1上的正投影不交叠。
113.如图7a所示的遮光层11属于非对称结构，即遮光层在栅线两侧的设置不对称。具体的，该遮光层11的第一部分111设置在对应栅线13第二侧的区域，交叠部分110设置在对应栅线13的区域，而对应栅线第一侧的区域未设置遮光层。参考图8a所示，第二沟道部125在衬底1上的正投影与交叠部分110在衬底1上的部分正投影e2重合，第一沟道部123在衬底1上的正投影与交叠部分110在衬底1上的部分正投影e4重合，第一掺杂子部122在衬底1上的正投影在第一部分111在衬底1上的正投影以内，第二掺杂子部126在衬底1上的部分正投影在第一部分111在衬底1上的正投影以内。图8a中，e1和e5分别是第一部分111在衬底1上的部分正投影。
114.由于制作精度的限制，可选的，参考图7b所示，遮光层还包括第二部分112，第二部分112在衬底上的正投影位于栅线13在衬底上的正投影的第一侧。即遮光层11的第二部分112设置在对应栅线13第一侧的区域，该第二部分112可以遮挡部分掺杂部124。
115.参考图8b所示，第二部分112在衬底1上的正投影e9与掺杂部124在衬底1上的正投影部分交叠，参考图7b中a6图所示，第二部分112沿第二方向ob方向的宽度h2小于第一部分111沿第二方向ob方向的宽度h1。
116.上述第二部分可以如图7b所示沿第一方向oa方向延伸、且与交叠部分110相连。如图7b所示的遮光层属于非对称结构，即遮光层在栅线两侧的设置不对称。具体的，参考图7b中a6所示，该遮光层11的第一部分111设置在对应栅线13第二侧的区域，交叠部分110设置在对应栅线13的区域，第二部分112设置在对应栅线13第一侧的区域，且第二部分112沿第二方向ob方向的宽度h2小于第一部111分沿第二方向ob方向的宽度h1。参考图8b所示，第二沟道部125在衬底1上的正投影与交叠部分110在衬底1上的部分正投影e8重合，第一沟道部123在衬底1上的正投影与交叠部分110在衬底1上的部分正投影e12重合，第一掺杂子部122在衬底1上的正投影与位于第一部分111在衬底1上的正投影以内，掺杂部124在衬底1上的
部分正投影在第二部分112在衬底1上的正投影e9和e11以内，第二掺杂子部126在衬底1上的部分正投影位于第一部分111在衬底1上的正投影e7以内，第一掺杂子部122在衬底1上的正投影位于第一部分111在衬底1上的正投影以内。图8b中，e7和e13分别是第一部分111在衬底1上的部分正投影。
117.图7a所示的遮光层为非对称结构的极限设计，即不设置第二部分。这里对于第一部分沿第二方向的宽度与第二部分沿第二方向的宽度的差值不做限定，示例的，第一部分沿第二方向的宽度与第二部分沿第二方向的宽度的差值可以在2微米，当然差值越高，改善效果越强。
118.需要说明的是，上述非对称遮光层能够很好地降低漏电流。基于同类型晶体管，对具有不同宽度的第一部分和第二部分的晶体管的闪烁值和漏电流进行检测，可以得到表一和表二。
119.表一
120.no.flklsgateupdown#13.5％s.362.800.901.74#24.1％5.242.891.091.31#34.6％s.273.280.931.27#44.6％5.273.300.921.38#s4.6％4.943.161.031.18#64.1％s.232.930.731.62#73.5％5.142..990.711.53#83.2％s.162.920.841.54#93.3％5.172.960.361.83#103.4％5.212.900.771.53#113.5％5.102.870.941.40#127.1％5.393.081.351.00#138.1％5.222.851.321.04#148.8％4.952.751.330.89#159.1％5.182.861.540.80#169.9％s.062.881.360.88#179.0％5.222.991.540.63#1810.8％5.122.951.350.86#199.4％4.983.141.650.08#208.9％4.872.891.240.85
121.表一中，第一列表示不同的样本(总共20个样本)，第二列flk表示闪烁值，ls表示遮光层沿第二方向的宽度，gate表示栅线沿第二方向的宽度，up表示遮光层的第二部分沿第二方向的宽度，down表示遮光层的第一部分沿第二方向的宽度。从表一中可以得出，样本1-11中，up值均小于down值，相应的闪烁值均小于5％，远远小于行业的管控要求10％；而样本12-20中，up值均大于down值，相应的闪烁值均大于7％。实际产品验证得出：上述非对称遮光层能够有效改善闪烁问题，尤其是遮光层中第二部分沿第二方向的宽度小于第一部分
沿第二方向的宽度的设计。图17中a1图和a2图是两种电镜图，其中虚线之间的距离即为遮光层的第一部分沿第二方向oa方向的宽度，al图遮光层的第一部分沿第二方向的宽度大于a2图中遮光层的第一部分沿第二方向的宽度，图17中a1图的flk值为3.5％，图17中a2图的flk值为7.8％。图17中a1图和a2图中包括两个晶体管、三条数据线102，其中，数据线上的小圆圈所在区域为第二电极142，两条数据线102之间的大圆圈所在区域为第一电极141。
122.表二
123.no.lsgateupdownioff@20000nit14.371.980.711.681.11e-1224.252.260.711.281.45e-1234.142.220.721.201.18e-1245.062.200.961.901.17e-1254.462.480.641.341.11e-1264.062.280.001.781.05e-1274.472.430.791.251.15e-12ave4.402.260.651.491.17e-1214.s22.391.290.841.23e-1224.462.391.290.781.20e-1234.281.891.560.831.37e-1244.282.381.080822.02e-1254.382.421.150.811.79e-1264.292.141.330.821.62e-1273.962.201.010.751.32e-1284.382.391.110.881.26e-12ave4.322.281.230.821.48e-12
124.表二中，第一列表示不同的样本(两组总共1 5个样本)，ls表示遮光层沿第二方向的宽度，gate表示栅线沿第二方向的宽度，up表示遮光层的第二部分沿第二方向的宽度，down表示遮光层的第一部分沿第二方向的宽度，ioff@20000nit表示在亮度为20000nit的光线照射下的漏电流。从表二中可以得出，第二组8个样本的漏电流平均值比第一组7个样本的漏电流平均值高25％。第一组中，7个样本的up值均小于down值；第二组中，8个样本的up值均大于down值。实际产品验证得出：上述非对称遮光层能够有效降低漏电流，尤其是遮光层中第二部分沿第二方向的宽度小于第一部分沿第二方向的宽度的设计。
125.下面再提供一种遮光层的结构。
126.可选的，在第一掺杂子部和第二掺杂子部在衬底上的正投影位于第一部分在衬底上的正投影以内，且第一接触子部、第二接触子部和掺杂部在衬底上的正投影与第一部分在衬底上的正投影不交叠的情况下，第一部分包括第一子部分和第二子部分，第一子部分和第二子部分均与交叠部分相连，第一掺杂子部在衬底上的正投影位于第一子部分在衬底上的正投影以内，第二掺杂子部在衬底上的正投影位于第二子部分在衬底上的正投影以内。
127.这样，遮光层的第一子部分可以阻挡背光源射向第一掺杂子部的光线，第二子部
分可以阻挡背光源射向第二掺杂子部的光线，交叠部分可以阻挡射向栅线、第一沟道部和第二沟道部的光线；该结构中，第一部分的面积较小，有利于实现高ppi产品。
128.在一个或多个实施例中半导体层在衬底上的正投影位于遮光层在衬底上的正投影以内，且遮光层在衬底上的正投影的边界形状和半导体层在衬底上的正投影的边界形状相同。结合图13和图14所示，半导体层中，第一接触子部121、第一掺杂子部122、第一沟道部123、掺杂部124、第二沟道部125、第二掺杂子部126、第二接触子部127在衬底1上的正投影分别为h8、h7、h6、h5、h4、h3和h2，均位于遮光层11在衬底1上的正投影h1以内。
129.这样，遮光层可以阻挡背光源射向半导体层的光线，同时可以阻挡背光源射向第一栅极和第二栅极的光线；该结构的遮光层无需遮挡整条栅线，设计面积小。
130.在一个或多个实施例中，为了尽可能地减少遮光层的面积，结合图15和16所示，遮光层11包括不相连的第一遮光部113和第二遮光部112，第一遮光部113在衬底1上的正投影至少覆盖第一栅极131在衬底1上的正投影以及第一接触部31在衬底1上的部分正投影，第二遮光部112在衬底1上的正投影至少覆盖第二栅极132在衬底1上的正投影以及第二接触部32在衬底1上的部分正投影。
131.上述第一遮光部在衬底上的正投影至少覆盖第一栅极在衬底上的正投影以及第一接触部在衬底上的部分正投影包括：第一遮光部在衬底上的正投影覆盖第一栅极在衬底上的正投影以及第一接触部在衬底上的部分正投影；示例的，若第一接触部包括第一接触子部和第一掺杂子部，第一遮光部在衬底上的正投影可以覆盖第一接触子部或者第一掺杂子部在衬底上的至少部分正投影，图15以第一遮光部113在衬底上的正投影覆盖第一掺杂子部122在衬底上的正投影为例进行绘示。或者，第一遮光部在衬底上的正投影覆盖第一栅极在衬底上的正投影以及第一接触部在衬底上的全部正投影。或者，第一遮光部在衬底上的正投影还可以覆盖除第一栅极和第一接触部在衬底上的正投影以外的正投影。
132.上述第二遮光部在衬底上的正投影至少覆盖第二栅极在衬底上的正投影以及第二接触部在衬底上的部分正投影包括：第二遮光部在衬底上的正投影覆盖第二栅极在衬底上的正投影以及第二接触部在衬底上的部分正投影；示例的，若第二接触部包括第二接触子部和第二掺杂子部，第二遮光部在衬底上的正投影可以覆盖第二接触子部或者第二掺杂子部在衬底上的至少部分正投影，图15以第二遮光部32在衬底上的正投影覆盖第二掺杂子部126在衬底上的部分正投影为例进行绘示。或者，第二遮光部在衬底上的正投影覆盖第二栅极在衬底上的正投影以及第二接触部在衬底上的全部正投影。或者，第二遮光部在衬底上的正投影还可以覆盖除第二栅极和第二接触部在衬底上的正投影以外的正投影。图16中，第一沟道部123在衬底1上的正投影j6、第一掺杂子部122在在衬底1上的正投影j7、掺杂部124在在衬底1上的部分正投影j5均位于第一遮光部113在衬底1上的正投影j8内，第二沟道部125在衬底1上的正投影j3、第二掺杂子部126在在衬底1上的部分正投影j2、掺杂部124在在衬底1上的部分正投影j4均位于第二遮光部112在衬底1上的正投影j1内。
133.上述第二掺杂子部沿第二方向的长度可以大于第一掺杂子部沿第二方向的长度，第二遮光部中遮挡第二掺杂子部的部分沿第一方向的宽度与第一掺杂子部沿第二方向的长度相同。这样，第二接触子部和第一接触子部沿第二方向交错设置，可以进一步节省空间；同时在保证降低漏电流的同时，进一步地减少遮光层的面积。
134.本技术实施例还提供了一种显示面板，参考图18所示，包括相对的彩膜基板40和
上述的阵列基板41；其中，彩膜基板40包括黑矩阵401，黑矩阵401在阵列基板41的衬底411上的正投影m覆盖阵列基板41的遮光层412在衬底411上的正投影n。
135.需要说明的是，阵列基板中与黑矩阵对应的区域属于非开口区，将遮光层设置在非开口区，可以在不降低开口率的情况下，降低漏电流并改善闪烁现象，提升产品品质和用户体验。图18中，彩膜基板40还可以基底402，黑矩阵401可以设置在基底402上，当然还可以包括彩膜层等其它结构。显示面板还可以包括设置在彩膜基板40和阵列基板41之间的液晶42，以形成液晶显示面板。
136.该显示面板的类型不做限定，其可以是tn(twisted nematic，扭曲向列)型、va(vertical alignment，垂直取向)型、ips(in-plane switching，平面转换)型或ads(advanced super dimension switch，高级超维场转换)型等液晶显示面板、以及包括这些液晶显示面板的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
137.以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。

技术特征：

1.一种阵列基板，其特征在于，包括衬底以及设置在所述衬底上的阵列排布的多个子像素；所述子像素包括依次层叠设置在所述衬底上的遮光层、半导体层、栅极层、源漏层和像素电极层；所述半导体层包括依次相连的第一接触部、第一沟道部、掺杂部、第二沟道部和第二接触部；所述栅极层包括第一栅极和第二栅极；所述源漏层包括第一极和第二极；所述像素电极层包括像素电极；所述第一极分别与所述第一接触部和所述像素电极电连接，所述第二极与所述第二接触部电连接；其中，所述第一沟道部和所述第一栅极沿垂直于所述衬底的方向交叠，所述第二沟道部和所述第二栅极沿垂直于所述衬底的方向交叠；所述遮光层在所述衬底上的正投影至少覆盖所述第一沟道部、所述第二沟道部和部分所述第一接触部在衬底上的正投影。2.根据权利要求1所述的阵列基板，其特征在于，所述栅极层还包括栅线；所述第一栅极为所述栅线沿垂直于所述衬底的方向与所述第一沟道部交叠的部分，所述第二栅极为所述栅线沿垂直于所述衬底的方向与所述第二沟道部交叠的部分；所述栅线沿第一方向延伸，所述掺杂部在所述衬底上的正投影位于所述栅线在所述衬底上的正投影的第一侧，所述第一接触部和所述第二接触部在所述衬底上的正投影位于所述栅线在所述衬底上的正投影的第二侧，所述第一侧和所述第二侧相对。3.根据权利要求2所述的阵列基板，其特征在于，所述遮光层沿所述第一方向延伸，所述栅线在所述衬底上的正投影位于所述遮光层在所述衬底上的正投影以内。4.根据权利要求3所述的阵列基板，其特征在于，所述遮光层至少包括交叠部分和第一部分，所述交叠部分沿所述第一方向延伸、且在所述衬底上的正投影与所述栅线在所述衬底上的正投影重合，所述第一部分在所述衬底上的正投影位于所述栅线在所述衬底上的正投影的所述第二侧；所述第一接触部包括第一接触子部和第一掺杂子部，所述第一掺杂子部设置在所述第一接触子部和所述第一沟道部之间，所述第一接触子部与所述第一极电连接；其中，所述第一掺杂子部在所述衬底上的正投影位于所述第一部分在所述衬底上的正投影以内；和/或，所述第一接触子部在所述衬底上的正投影位于所述第一部分在所述衬底上的正投影以内。5.根据权利要求4所述的阵列基板，其特征在于，所述第二接触部在所述衬底上的正投影与所述第一部分在所述衬底上的正投影不交叠，所述掺杂部在所述衬底上的正投影与所述遮光层在所述衬底上的正投影不交叠。6.根据权利要求5所述的阵列基板，其特征在于，在所述第一接触子部在所述衬底上的正投影位于所述第一部分在所述衬底上的正投影以内、且所述第一掺杂子部在所述衬底上的正投影与所述第一部分在所述衬底上的正投影不交叠的情况下，所述第一部分与所述交叠部分不相连。7.根据权利要求4所述的阵列基板，其特征在于，所述第二接触部包括第二接触子部和第二掺杂子部，所述第二掺杂子部设置在所述第二接触子部和所述第二沟道部之间，所述第二接触子部与所述第二极电连接；其中，所述第二掺杂子部在所述衬底上的至少部分正投影位于所述第一部分在所述衬
底上的正投影以内。8.根据权利要求7所述的阵列基板，其特征在于，所述第二接触子部在所述衬底上的正投影与所述第一部分在所述衬底上的正投影不交叠。9.根据权利要求8所述的阵列基板，其特征在于，在所述第一掺杂子部在所述衬底上的正投影位于所述第一部分在所述衬底上的正投影以内、且所述第一接触子部在所述衬底上的正投影与所述第一部分在所述衬底上的正投影不交叠的情况下，所述第一部分沿所述第一方向延伸、且与所述交叠部分相连。10.根据权利要求9所述的阵列基板，其特征在于，所述第二掺杂子部沿所述第二方向的长度大于所述第一掺杂子部沿所述第二方向的长度；所述第一部分沿第二方向的宽度与所述第一掺杂子部沿所述第二方向的长度相同，所述第二方向与所述第一方向垂直；所述掺杂部在所述衬底上的正投影与所述遮光层在所述衬底上的正投影不交叠。11.根据权利要求9所述的阵列基板，其特征在于，所述遮光层还包括第二部分，所述第二部分在所述衬底上的正投影位于所述栅线在所述衬底上的正投影的所述第一侧；所述第二部分在所述衬底上的正投影与所述掺杂部在所述衬底上的正投影部分交叠，且所述第二部分沿所述第二方向的宽度小于所述第一部分沿所述第二方向的宽度。12.根据权利要求8所述的阵列基板，其特征在于，在所述第一掺杂子部和所述第二掺杂子部在所述衬底上的正投影位于所述第一部分在所述衬底上的正投影以内，且所述第一接触子部、所述第二接触子部和所述掺杂部在所述衬底上的正投影与所述第一部分在所述衬底上的正投影不交叠的情况下，所述第一部分包括第一子部分和第二子部分，所述第一子部分和所述第二子部分均与所述交叠部分相连，所述第一掺杂子部在所述衬底上的正投影位于所述第一子部分在所述衬底上的正投影以内，所述第二掺杂子部在所述衬底上的正投影位于所述第二子部分在所述衬底上的正投影以内。13.根据权利要求2所述的阵列基板，其特征在于，所述半导体层在所述衬底上的正投影位于所述遮光层在所述衬底上的正投影以内，且所述遮光层在所述衬底上的正投影的边界形状和所述半导体层在所述衬底上的正投影的边界形状相同。14.根据权利要求2所述的阵列基板，其特征在于，所述遮光层包括不相连的第一遮光部和第二遮光部，所述第一遮光部在所述衬底上的正投影至少覆盖所述第一栅极在所述衬底上的正投影以及所述第一接触部在所述衬底上的部分正投影，所述第二遮光部在所述衬底上的正投影至少覆盖所述第二栅极在所述衬底上的正投影以及所述第二接触部在所述衬底上的部分正投影。15.一种显示面板，其特征在于，包括相对的彩膜基板和权利要求1-14任一项所述的阵列基板；其中，所述彩膜基板包括黑矩阵，所述黑矩阵在所述阵列基板的衬底上正投影覆盖所述阵列基板的遮光层在所述衬底上的正投影。

技术总结

本申请提供了一种阵列基板、显示面板，涉及显示技术领域，该阵列基板能够大幅降低光照漏电流，大幅改善光照漏电流导致的闪烁问题。阵列基板包括阵列排布的多个子像素；子像素包括依次层叠设置在衬底上的遮光层、半导体层、栅极层、源漏层和像素电极层；半导体层包括依次相连的第一接触部、第一沟道部、掺杂部、第二沟道部和第二接触部；栅极层包括第一栅极和第二栅极；源漏层包括第一极和第二极；遮光层在衬底上的正投影至少覆盖第一沟道部、第二沟道部和部分第一接触部在衬底上的正投影。本申请适用于阵列基板的制作。适用于阵列基板的制作。适用于阵列基板的制作。