阻抗匹配电路、集成电路以及电子设备的制作方法

阅读：评论：0

1.本技术涉及集成电路技术领域，更具体地，涉及一种阻抗匹配电路、集成电路以及电子设备。

背景技术：

2.随着科技的高速发展，集成电路已经被广泛应用于各种电子设备上，如手机，平板电脑，笔记本电脑等。而为了满足人们对于电子设备运行速度的要求，在现代的集成电路中，系统的时钟速度变得越来越快。
3.然而，传输线存在特性阻抗，系统的时钟速度变快，会存在反射及串扰等问题，影响信号的完整性。通常，可以采用阻抗匹配电路，以使得器件输入输出端口的阻抗与传输线的特征阻抗匹配，以避免反射及串扰等问题。
4.但是，现有的阻抗匹配电路存在调节精度有限、影响信号质量，占用系统时钟资源以及应用开发难度高等技术难题，难以进一步推广应用。

技术实现要素：

5.鉴于上述问题，本技术提出了一种阻抗匹配电路、集成电路以及电子设备，以改善上述问题。
6.第一方面，本技术实施例提供一种阻抗匹配电路。该电路包括参考模块，偏置模块和连接模块。参考模块的第一端连接于第一中间节点，参考模块的第二端接地。偏置模块的第一端连接于第一中间节点，偏置模块用于根据第一中间节点的第一节点电压生成第一反馈信号，并将第一反馈信号传输至偏置模块的第二端；偏置模块还用于生成第二反馈信号，并将所述第二反馈信号传输至偏置模块的第三端。连接模块的第一端与偏置模块的第二端连接，连接模块的第二端与偏置模块的第三端连接，连接模块的第三端与信号端口连接。其中，当第一节点电压不等于预设参考电压时，偏置模块根据第一反馈信号调整第一节点电压，以使得第一节点电压等于预设参考电压；且连接模块根据第一反馈信号和第二反馈信号调整信号端口的电压，以使得信号端口的电压等于预设参考电压。
7.第二方面，本技术实施例提供一种集成电路，该集成电路包括上述阻抗匹配电路。
8.第三方面，本技术实施例提供一种电子设备，该电子设备包括上述阻抗匹配电路或者上述的集成电路。
9.本实用新型提供的技术方案，阻抗匹配电路包括：参考模块，偏置模块和连接模块；偏置模块可用于根据第一中间节点的第一节点电压生成第一反馈信号，并将第一反馈信号传输至偏置模块的第二端，偏置模块还用于生成第二反馈信号，并将第二反馈信号传输至偏置模块的第三端；连接模块可用于根据第一反馈信号和第二反馈信号调整信号端口的电压，以使得信号端口的电压等于预设参考电压。该阻抗匹配电路在所述节点电压不等于预设参考电压时，根据第一反馈信号实时调整所述第一节点电压，以使得所述第一节点电压等于所述预设参考电压，之后根据所述第一反馈信号和第二反馈信号调整所述信号端
口的电压，以使得所述信号端口的电压等于所述预设参考电压，无需占用时钟资源，不影响其它模块的正常工作，减少了应用开发难度，且可以实现高精度的阻抗匹配，从而可以精确的匹配各种传输线特征阻抗，确保信号质量。
附图说明
10.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
11.图1示出了本技术实施例提供的一种阻抗匹配电路的结构示意图。
12.图2示出了本技术实施例提供的一种偏置模块的结构示意图。
13.图3示出了本技术实施例提供的一种偏置单元的结构示意图。
14.图4示出了本技术实施例提供的一种第一偏置子单元的结构示意图。
15.图5示出了本技术实施例提供的一种第二偏置子单元的结构示意图。
16.图6示出了本技术实施例提供的一种上拉组件的结构示意图。
17.图7示出了本技术实施例提供的一种下拉组件的结构示意图。
18.图8示出了本技术实施例提供的一种比较单元的结构示意图。
19.图9示出了本技术实施例提供的一种连接模块的结构示意图。
20.图10示出了本技术实施例提供的一种第一连接单元的结构示意图。
21.图11示出了本技术实施例提供的一种第二连接单元的结构示意图。
22.图12示出了本技术实施例提供的又一种阻抗匹配电路的结构示意图。
23.图13示出了本技术实施例提供的一种集成电路的结构示意图。
24.图14示出了本技术实施例提供的一种电子设备的结构示意图。
25.图15示出了本技术实施例提供的又一种电子设备的结构示意图。
26.附图说明：100、阻抗匹配电路；110、参考模块，110a、参考模块的第一端，110b、参考模块的第二端；120、偏置模块，120a、偏置模块的第一端，120b、偏置模块的第二端，120c、偏置模块的第三端； 121、偏置单元，121a、偏置单元的第一端，121b、偏置单元的第二端， 121c、偏置单元的第三端，121d、偏置单元的第四端，121e、偏置单元的第五端；1211、第一偏置子单元，1211a、第一偏置子单元的第一端，1211b、第一偏置子单元的第二端，1211c、第一偏置子单元的第三端；12111、第一开关管，12111a、第一开关管的第一端，12111b、第一开关管的第二端，12111c、第一开关管的第三端；12112、第二开关管，12112a、第二开关管的第一端，12112b、第二开关管的第二端， 12112c、第二开关管的第三端；1212、第二偏置子单元，1212a、第二偏置子单元的第一端，1212b、第二偏置子单元的第二端，1212c、第二偏置子单元的第三端；12121、上拉组件，12121a、上拉组件的第一端，12121b、上拉组件的第二端，12121c、上拉组件的第三端；121211、第三开关管，121211a、第三开关管的第一端，121211b、第三开关管的第二端，121211c、第三开关管的第三端；121212、第四开关管， 121212a、第四开关管的第一端，121212b、第四开关管的第二端， 121212c、第四开关管的第三端；12122、下拉组件，12122a、下拉组件的第一端，12122b、下拉组件的第二端，12122c、下拉组件的第三端；121221、第五开关管，121221a、第五开关管的第一端，121221b、第五开关管的第二端，
121221c、第五开关管的第三端；121222、第六开关管，121222a、第六开关管的第一端，121222b、第六开关管的第二端，121222c、第六开关管的第三端；122、比较单元，122a、比较单元的第一端，122b、比较单元的第二端，122c、比较单元的第三端； 1221、第一比较器，1221a、第一比较器的第一端，1221b、第一比较器的第二端，1221c、第一比较器的第三端；1222、第二比较器，1222a、第二比较器的第一端，1222b、第二比较器的第二端，1222c、第二比较器的第三端；130、连接模块，130a、连接模块的第一端，130b、连接模块的第二端，130c、连接模块的第三端；131、第一连接单元， 131a、第一连接单元的第一端，131b、第一连接单元的第二端，131c、第一连接单元的第三端；1311、第七开关管，1311a、第七开关管的第一端，1311b、第七开关管的第二端，1311c、第七开关管的第三端； 1312、第八开关管，1312a、第八开关管的第一端，1312b、第八开关管的第二端，1312c、第八开关管的第三端；132、第二连接单元，132a、第二连接单元的第一端，132b、第二连接单元的第二端，132c、第二连接单元的第三端；1321、第九开关管，1321a、第九开关管的第一端，1321b、第九开关管的第二端，1321c、第九开关管的第三端；1322、第十开关管，1322a、第十开关管的第一端，1322b、第十开关管的第二端，1322c、第十开关管的第三端；a、第一中间节点，b、第二中间节点，c、第三中间节点，d、第四中间节点，vs、电源电压，v1、第一参考电压，v2、第二参考电压，va、第一控制电压，vb、第二控制电压。
具体实施方式
27.为了使本技术领域的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。
28.随着科技的高速发展，集成电路已经被广泛应用于各种电子设备上，如手机，平板电脑，笔记本电脑等。人们对于高速高性能集成电路的需求十分迫切，而在现代的集成电路中，系统的时钟速度是衡量系统运行速度的重要指标，所以系统的时钟速度随着集成电路的更新换代变得越来越快。而随着系统时钟速度的提高，必须要考虑传输线中的特性阻抗。如果集成电路中阻抗不匹配，那么在集成电路中会形成信号的反射及串扰等，这会对信号完整性产生不利影响。因此阻抗匹配是人们在进行高性能集成电路开发时所必须要考虑的问题。通常可以通过在集成电路中放置阻抗匹配电路来实现阻抗匹配。
29.但是申请人在研究中发现，目前所常用的传统阻抗匹配电路并不十分适用于高速高性能的集成电路。具体而言，首先，传统的阻抗匹配电路的开关管阵列及电阻阵列的调节精度有限，一般只能做到10％的精度，这本身就对信号质量产生不良影响；其次，高速高性能的集成电路版图面积十分珍贵，而传统地阻抗匹配电路的开关管阵列及电阻阵列的版图面积很大，这造成芯片成本提高；最后，传统的阻抗匹配电路中引进了状态机机制，而这会占用系统宝贵的时钟资源，进而影响集成电路的性能释放，而且为了进入校准阻抗程序，又必须停止正常的工作状态，这也增加了应用开发的难度。
30.为了改善上述问题，申请人提出了本技术提供的阻抗匹配电路以及方法，其中阻抗匹配电路包括：参考模块，偏置模块和连接模块；偏置模块用于根据第一中间节点的第一节点电压生成第一反馈信号，并将第一反馈信号传输至偏置模块的第二端，偏置模块还用于生成第二反馈信号，并将第二反馈信号传输至偏置模块的第三端；连接模块用于根据第一反馈信号和第二反馈信号调整信号端口的电压，以使得信号端口的电压等于预设参考电
压。该阻抗匹配电路在工作时会实时获取第一节点电压，且当所述节点电压不等于预设参考电压时，会根据第一反馈信号调整所述第一节点电压，以使得所述第一节点电压等于所述预设参考电压，之后根据所述第一反馈信号和第二反馈信号调整所述信号端口的电压，以使得所述信号端口的电压等于所述预设参考电压，无需占用时钟资源，不影响其它模块的正常工作，减少了应用开发难度，且可以实现高精度的阻抗匹配，从而可以精确的匹配各种传输线特征阻抗，确保信号质量。
31.下面将通过具体实施例对本技术实施例提供的阻抗匹配电路进行详细说明。
32.请参阅图1，本技术实施例提供一种阻抗匹配电路100，其包括参考模块110，偏置模块120和连接模块130。
33.在本技术的实施例中，参考模块110的第一端110a连接于第一中间节点a，参考模块110的第二端110b接地。
34.可选地，参考模块110可采用电阻，其中，为了使信号端口e与传输线的阻抗匹配，参考模块110的电阻的阻抗值可以根据传输线的特性阻抗值进行设置。具体地，参考模块110的电阻的阻抗值与传输线的特性阻抗值相等。
35.可选地，参考模块110可以采用定值电阻，根据所对应传输线的特性阻抗值的不同，选择合适阻抗值的定值电阻。
36.可选地，参考模块110可以采用可调电阻，根据所对应传输线的特性阻抗值的不同，可以调整可调电阻的阻抗值。
37.在本技术的实施例中，偏置模块120的第一端120a连接于第一中间节点a，偏置模块120用于根据第一中间节点a的第一节点电压生成第一反馈信号，并将第一反馈信号传输至偏置模块120的第二端120b；偏置模块120还用于生成第二反馈信号，并将第二反馈信号传输至偏置模块120的第三端120c。
38.在一些实施方式中，如图2所示，偏置模块120包括偏置单元 121和比较单元122。
39.其中，偏置单元121的第一端121a连接于电源电压vs，偏置单元121的第二端121b连接于第一中间节点a，偏置单元121的第三端121c连接于第二中间节点b，偏置单元121的第四端121d连接于第三中间节点c，偏置单元121的第五端121e连接于第四中间节点d。
40.在一些实施方式中，如图3所示，偏置单元121包括第一偏置子单元1211和第二偏置子单元1212。
41.其中，第一偏置子单元1211的第一端1211a连接于电源电压vs，第一偏置子单元1211的第二端1211b连接于第一中间节点a，第一偏置子单元1211的第三端1211c连接于第二中间节点b；第一偏置子单元1211用于根据第一反馈信号调整第一节点电压。
42.在一些实施方式中，如图4所示，第一偏置子单元1211包括第一开关管12111。
43.其中，第一开关管12111的第一端12111a连接于第二中间节点 b，第一开关管12111的第二端12111b连接于电源电压vs，第一开关管12111的第三端12111c连接于第一中间节点a。
44.可选地，第一开关管12111可采用pmos管，如增强型pmos 管等。
45.在一些实施方式中，如图4所示，第一偏置子单元1211还包括第二开关管12112。
46.其中，第二开关管12112连接于电源电压vs与第一开关管12111 的第二端12111b之间；第二开关管12112的第一端12112a连接于第一控制电压va，第二开关管12112的第二
端12112b连接于电源电压vs，第二开关管12112的第三端12112c连接于第一开关管12111 的第二端12111b。
47.可选地，第二开关管12112可采用nmos管，如增强型pmos 管。
48.在一些实施方式中，如图5所示，第二偏置子单元1212包括上拉组件12121和下拉组件12122。
49.其中，上拉组件12121的第一端12121a连接于电源电压vs，上拉组件12121的第二端12121b连接于第三中间节点c，上拉组件 12121的第三端12121c连接于第二中间节点b；上拉组件12121用于根据第一反馈信号调整第二节点电压。
50.在一些实施方式中，如图6所示，上拉组件12121包括第三开关管121211。
51.其中，第三开关管121211的第一端121211a连接于第二中间节点b，第三开关管121211的第二端121211b连接于电源电压vs，第三开关管121211的第三端121211c连接于第三中间节点c。
52.可选地，第三开关管121211可采用pmos管，如增强型pmos 管。
53.在一些实施方式中，如图6所示，上拉组件12121还包括第四开关管121212。
54.其中，第四开关管121212连接于电源电压vs与第三开关管 121211的第二端1211b之间，第四开关管121212的第一端121212a 连接于第一控制电压va，第四开关管121212的第二端121212b连接于电源电压vs，第四开关管121212的第三端121212c连接于第三开关管121211的第二端121211b。
55.可选地，第四开关管121212可采用pmos管，如增强型pmos 管。
56.在本技术的实施例中，第三开关管121211与第四开关管121212 分别为第一开关管12111与第二开关管12112的复制单元。
57.其中，下拉组件12122的第一端12122a连接于第三中间节点c，下拉组件12122的第二端12122b接地，下拉组件12122的第三端 12122c连接于第四中间节点d；下拉组件12122用于根据第二反馈信号调整第二节点电压。
58.在一些实施方式中，如图7所示，下拉组件12122包括第五开关管121221。
59.其中，第五开关管121221的第一端121221a连接于第四中间节点d，第五开关管121221的第二端121221b接地，第五开关管121221 的第三端121221c连接于第三中间节点c。
60.可选地，第五开关管121221可采用nmos管，如增强型nmos 管。
61.在一些实施方式中，如图7所示，下拉组件12122还包括第六开关管121222。
62.其中，第六开关管121222连接于地与第五开关管121221的第二端121221b之间，第六开关管121222的第一端121222a连接于第二控制电压vb，第六开关管121222的第二端121222b接地，第六开关管121222的第三端121222c连接于第五开关管121221的第二端 121221b。
63.可选地，第六开关管121222可采用nmos管，如增强型nmos 管。
64.其中，比较单元122的第一端122a连接于第一参考电压v1，比较单元122的第二端122b连接于第一中间节点a，比较单元122的第三端122c连接于第二中间节点b，比较单元122的第四端122d连接于第三中间节点c，比较单元122的第五端122e连接于第四中间节点d；比较单元122用于根据第一节点电压与第一参考电压v1生成第一反馈信号；比较单元122
还用于根据第三中间节点c的第二节点电压与第二参考电压v2生成第二反馈信号，并将第二反馈信号传输至第四中间节点d。
65.在一些实施方式中，如图8所示，比较单元122包括第一比较器 1221与第二比较器1222。
66.其中，第一比较器1221的第一端1221a连接于第一中间节点a，第一比较器1221的第二端1221b连接于第一参考电压v1，第一比较器1221的第三端1221c连接于第二中间节点b；第一比较器1221用于根据第一节点电压与第一参考电压v1生成第一反馈信号，并将第一反馈信号传输至第二中间节点b。
67.在本技术的实施例中，第一反馈信号是第一节点电压与第一参考电压v1经第一比较器1221进行电压值的比较并通过第一比较器 1221的第三端1221c传输的信号。根据第一节点电压的电压值情况的不同，第一反馈信号可选择性的为低电平或高电平。例如，当第一节点电压的电压值高于第一参考电压v1的电压值时，第一反馈信号为高电平；又如，当第一节点电压的电压值不高于第一参考电压v1 的电压值时，第一反馈信号为低电平。
68.在一些实施方式中，第一参考电压v1的电压值为电源电压vs 的电压值的一半。
69.也就是说，当该阻抗匹配电路100环路稳定时，第一开关管12111 与第二开关管12112组成的第一偏置子单元1211的等效阻抗值与参考电阻的阻抗值相等且与传输线的特性阻抗相一致，第一节点电压的电平值与第一参考电压v1的电平值相等。
70.其中，第二比较器1222的第一端1222a连接于第三中间节点c，第二比较器1222的第二端1222b连接于第二参考电压v2，第二比较器1222的第三端1222c连接于第四中间节点d；第二比较器1222用于根据第二节点电压与第二参考电压v2生成第二反馈信号，并将第二反馈信号传输至第四中间节点d。
71.在本技术的实施例中，第二反馈信号是第二节点电压与第二参考电压v2经第二比较器1222进行电压值的比较并通过第一比较器 1221的第三端1221c传输的信号。根据第二节点电压的电压值情况的不同，第二反馈信号可选择性的为低电平或高电平。例如，当第二节点电压的电压值高于第二参考电压v2的电压值时，第二反馈信号为高电平；又如，当第二节点电压的电压值不高于第二参考电v2压的电压值时，第二反馈信号为低电平。
72.在一些实施方式中，第二参考电压v2的电压值为电源电压的电压值的一半。
73.当该阻抗匹配电路100环路稳定时，第五开关管121221和第六开关管121222组成的下拉组件12122的等效阻抗值与第三开关管 121211和第四开关管121212组成的上拉组件12121的等效阻抗值相等，也就是说，第五开关管121221和第六开关管121222组成的下拉组件12122的等效阻抗值与参考电阻的阻抗值相等且与传输线的特性阻抗相一致，第二节点电压的电平值与第二参考电压v2的电平值相等。
74.在本技术的实施例中，连接模块130的第一端130a与偏置模块 120的第二端120b连接，连接模块130的第二端130b与偏置模块 120的第三端120c连接，连接模块130的第三端130c与信号端口e 连接。
75.其中，第二中间节点b连接于连接模块130的第一端130a，第四中间节点d连接于连接模块130的第二端130b。
76.在一些实施方式中，如图9所示，连接模块130包括第一连接单元131和第二连接单元132。
77.其中，第一连接单元131的第一端131a连接于电源电压vs，第一连接单元131的第二端131b连接于信号端口e，第一连接单元131 的第三端131c连接于第二中间节点b；第一连接单元131用于根据第一反馈信号调整信号端口e的电平值。
78.在一些实施方式中，如图10所示，第一连接单元131包括第七开关管1311。
79.其中，第七开关管1311的第一端1311a连接于第二中间节点b，第七开关管1311的第二端1311b连接于电源电压vs，第七开关管 1311的第三端1311c连接于信号端口e。
80.可选地，第七开关管1311可采用pmos管，如增强型pmos管。
81.在一些实施方式中，如图10所示，第一连接单元131还包括第八开关管1312。
82.其中，第八开关管1312连接于电源电压vs与所述第七开关管 1311的第二端1311b之间，第八开关管1312的第一端1312a连接于第一控制电压va，第八开关管1312的第二端1312b连接于电源电压vs，第八开关管1312的第三端1312c连接于第七开关管1311的第二端1311b。
83.可选地，第八开关管1312可采用pmos管，如增强型pmos管。
84.在本技术的实施例中，第七开关管1311和第八开关管1312分别为第一开关管12111和第二开关管12112的复制单元。也就是说，第七开关管1311和第八开关管1312组成的第一连接单元131在电路稳定时的等效阻抗值与参考电阻的阻抗值相等且与传输线的特性阻抗相一致。
85.其中，第二连接单元132的第一端132a连接于信号端口e，第二连接单元132的第二端132b接地，第二连接单元132的第三端 132c连接于第四中间节点d；第二连接单元132用于根据所述第二反馈信号调整信号端口e的电压。
86.在一些实施方式中，如图11所示，第二连接单元132包括第九开关管1321。
87.其中，第九开关管1321的第一端1321a连接于所述第四中间节点d，第九开关管1321的第二端1321b接地，第九开关管1321的第三端1321c连接于信号端口e。
88.可选地，第九开关管1321可采用nmos管，如增强型nmos 管。
89.在一些实施方式中，如图11所示，第二连接单元132还包括第十开关管1322。
90.第十开关管1322连接于地与第九开关管1321的第二端1321b之间。第十开关管1322的第一端1322a连接于第二控制电压vb，第十开关管1322的第二端1322b接地，第十开关管1322的第三端1322c 连接于第九开关管1321的第二端1321b。
91.可选地，第十开关管1322可采用nmos管，如增强型nmos 管。
92.在本技术的实施例中，第九开关管1321和第十开关管1322分别为第五开关管121221和第六开关管121222的复制单元。也就是说，第九开关管1321和第十开关管1322组成的第二连接单元132在电路稳定时的等效阻抗值参考电阻的阻抗值相等且与传输线的特性阻抗相一致。
93.电路稳定时，第一连接单元131与第二连接单元132的等效阻抗值相等且均与传输线的特性阻抗相一致，因此实现信号端口e的阻抗与传输线的特性阻抗相匹配，信号端口e的电压值为电源电压vs的一半。
94.如图12所示，本技术实施例提供了又一种阻抗匹配电路100的结构示意图。在本实施例中，阻抗匹配电路包括：参考模块110，偏置模块120和连接模块130。
95.在本技术的实施例中，参考模块110为定值电阻；其中，参考模块的电阻的阻抗值
与传输线特性阻抗相等。
96.在本技术的实施例中，偏置模块120包括有偏置单元和比较单元。
97.其中，偏置单元包括有第一偏置子单元1211和第二偏置子单元 1212。
98.在本技术的实施例中，第一偏置子单元1211包括有第一开关管 12111和第二开关管12112。第一开关管12111为增强型pmos管，第二开关管12112为增强型pmos管。
99.其中，第二偏置子单元1212包括有上拉组件12121和下拉组件 12122。
100.在本技术的实施例中，上拉组件12121包括有第三开关管121211 和第四开关管121212。第三开关管121211和第四开关管121212分别为第一开关管12111和第二开关管12112的复制单元；第三开关管 121211为增强型pmos管，第四开关管121212为增强型pmos管。
101.在本技术的实施例中，下拉组件12122包括有第五开关管121221 和第六开关管121222。第五开关管121221为增强型nmos管，第六开关管121222为增强型nmos管。
102.其中，比较单元122包括有第一比较器1221和第二比较器1222。
103.在本技术的实施例中，连接模块130包括有第一连接单元131和第二连接单元132。
104.在本技术的实施例中，第一连接单元131包括有第七开关管1311 和第八开关管1312。第七开关管1311和第八开关管1312分别为第一开关管12111和第二开关管12112的复制单元；第七开关管1311 为增强型pmos管，第八开关管1312为增强型pmos管。
105.在本技术的实施例中，第二连接单元132包括有第九开关管1321 和第十开关管1322。第九开关管1321和第十开关管1322分别为第五开关管121221和第六开关管121222的复制单元；第九开关管1321 为增强型nmos管，第十开关管1322为增强型nmos管。
106.在本技术的实施例中，第一参考电压v1与第二参考电压v2的参考电压值相等且均为电源电压vs的一半；当电路稳定时，连接模块130的第一连接单元131与第二连接单元132的各自的等效阻抗值相等且均与参考电阻111的阻抗值相等，信号端口e的电平值为电源电压vs的一半。
107.下面将对本技术实施例的阻抗匹配电路110的工作过程进行详细阐述。
108.当第一中间节点a的电平值高于第一参考电压v1时，第一比较器1221将高电平的第一反馈信号传输至第二中间节点b，第一开关管12111，第三开关管121211与第七开关管1311关断，第一偏置子单元1211的等效阻抗值会上升，直到与参考模块110的阻抗值相等，此时第一中间节点a的电平值等于第一参考电压v1的电平值；第二偏置子单元1212的上拉组件12121与第一连接单元131的各自的等效阻抗值也会上升。
109.此时若第三中间节点c的电平值大于第二参考电压v2，则第二比较器1222将高电平的第二反馈信号传输至第四中间节点d，第五开关管121221与第九开关管1321导通，第二偏置子单元1212的下拉组件12122与第二连接单元132的各自的等效阻抗值均下降，直到分别与第二偏置子单元1212的上拉组件12121与第一偏置子单元 1211的各自的等效阻抗值相等且均为参考模块110的阻抗值。此时第三中间节点c的电平值等于第二参考电压v2的电平值，信号端口 e的电平值为电源电压vs的电平值的一半。
110.此时若第三中间节点c的电平值小于第二参考电压v2，则第二比较器1222将低电平的第二反馈信号传输至第四中间节点d，第五开关管121221与第九开关管1321关断，第二偏置子单元1212的下拉组件12122与第二连接单元132的各自的等效阻抗值均上升，直到分
别与第二偏置子单元1212的上拉组件12121与第一偏置子单元 1211的各自的等效阻抗值相等且均为参考模块110的阻抗值。此时第三中间节点c的电平值等于第二参考电压v2的电平值，信号端口 e的电平值为电源电压vs的电平值的一半。
111.当第一中间节点a的电平值低于第一参考电压v1时，第一比较器1221将低电平的第一反馈信号传输至第一中间节点a，第一开关管12111，第三开关管121211与第七开关管1311导通，第一偏置子单元1211的等效阻抗值会下降，直到与参考模块110的阻抗值相等，此时第一中间节点a的电平值等于第一参考电压v1的电平值；第二偏置子单元1212的上拉组件12121与第一连接单元131的各自的等效阻抗值也会下降。
112.此时若第三中间节点c的电平值大于第二参考电压v2，则第二比较器1222将高电平的第二反馈信号传输至第四中间节点d，第五开关管121221与第九开关管1321导通，第二偏置子单元1212的下拉组件12122与第二连接单元132的各自的等效阻抗值均下降，直到分别与第二偏置子单元1212的上拉组件12121与第一偏置子单元 1211的各自的等效阻抗值相等且均为参考模块110的阻抗值。此时第三中间节点c的电平值等于第二参考电压v2的电平值，信号端口 e的电平值为电源电压vs的电平值的一半。
113.此时若第三中间节点c的电平值小于第二参考电压v2，则第二比较器1222将低电平的第二反馈信号传输至第四中间节点d，第五开关管121221与第九开关管1321关断，第二偏置子单元1212的下拉组件12122与第二连接单元132的各自的等效阻抗值均上升，直到分别与第二偏置子单元1212的上拉组件12121与第一偏置子单元 1211的各自的等效阻抗值相等且均为参考模块110的阻抗值。此时第三中间节点c的电平值等于第二参考电压v2的电平值，信号端口 e的电平值为电源电压vs的电平值的一半。
114.如图13所示，本技术实施例还提供一种集成电路200，其中，集成电路200包括上述的阻抗匹配电路100。
115.如图14所示，本技术实施例还提供一种电子设备300，其中，电子设备300包括外壳310以及上述的电平转换电路100。或者，如图 15所示，电子设备300包括外壳310以及上述的集成电路200。
116.可选地，电子设备300可以是手机，笔记本电脑，平板电脑等电子设备。
117.最后应说明的是：以上实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不驱使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围。

技术特征：

1.一种阻抗匹配电路，其特征在于，包括：参考模块，所述参考模块的第一端连接于第一中间节点，所述参考模块的第二端接地；偏置模块，所述偏置模块的第一端与所述第一中间节点连接，所述偏置模块用于根据所述第一中间节点的第一节点电压生成第一反馈信号，并将所述第一反馈信号传输至所述偏置模块的第二端；所述偏置模块还用于生成第二反馈信号，并将所述第二反馈信号传输至所述偏置模块的第三端；连接模块，所述连接模块的第一端与所述偏置模块的第二端连接，所述连接模块的第二端与所述偏置模块的第三端连接，所述连接模块的第三端与信号端口连接；其中，当所述第一节点电压不等于预设参考电压时，所述偏置模块根据所述第一反馈信号调整所述第一节点电压，以使得所述第一节点电压等于所述预设参考电压；且所述连接模块根据所述第一反馈信号和所述第二反馈信号调整所述信号端口的电压，以使得所述信号端口的电压等于所述预设参考电压。2.根据权利要求1所述的阻抗匹配电路，其特征在于，所述偏置模块包括：偏置单元，所述偏置单元的第一端连接于电源电压，所述偏置单元的第二端连接于所述第一中间节点，所述偏置单元的第三端连接于第二中间节点，所述偏置单元的第四端连接于第三中间节点，所述偏置单元的第五端连接于第四中间节点；比较单元，所述比较单元的第一端连接于第一参考电压，所述比较单元的第二端连接于所述第一中间节点，所述比较单元的第三端连接于所述第二中间节点，所述比较单元的第四端连接于所述第三中间节点，所述比较单元的第五端连接于所述第四中间节点；其中，所述比较单元用于根据所述第一节点电压与所述第一参考电压生成第一反馈信号；所述比较单元还用于根据所述第三中间节点的第二节点电压与第二参考电压生成第二反馈信号，并将所述第二反馈信号传输至所述第四中间节点；所述第二中间节点连接于所述连接模块的第一端；所述第四中间节点连接于所述连接模块的第二端。3.根据权利要求2所述的阻抗匹配电路，其特征在于，所述偏置单元包括第一偏置子单元和第二偏置子单元；所述第一偏置子单元的第一端连接于所述电源电压，所述第一偏置子单元的第二端连接于所述第一中间节点，所述第一偏置子单元的第三端连接于所述第二中间节点；所述第一偏置子单元用于根据所述第一反馈信号调整所述第一节点电压；所述第二偏置子单元的第一端连接于所述电源电压，所述第二偏置子单元的第二端连接于所述第三中间节点，所述第二偏置子单元的第三端接地，所述第二偏置子单元的第四端连接于所述第四中间节点，所述第二偏置子单元的第五端连接于所述第二中间节点；所述第二偏置子单元用于根据所述第一反馈信号与所述第二反馈信号调整所述第二节点电压。4.根据权利要求3所述的阻抗匹配电路，其特征在于，所述第一偏置子单元包括第一开关管，所述第一开关管的第一端连接于所述第二中间节点，所述第一开关管的第二端连接于所述电源电压，所述第一开关管的第三端连接于所述第一中间节点。5.根据权利要求4所述的阻抗匹配电路，其特征在于，所述第一偏置子单元还包括第二开关管，所述第二开关管连接于所述电源电压与所述第一开关管的第二端之间；所述第二
开关管的第一端连接于第一控制电压，所述第二开关管的第二端连接于所述电源电压，所述第二开关管的第三端连接于所述第一开关管的第二端。6.根据权利要求5所述的阻抗匹配电路，其特征在于，所述第二偏置子单元包括上拉组件和下拉组件：所述上拉组件的第一端连接于所述电源电压，所述上拉组件的第二端连接于所述第三中间节点，所述上拉组件的第三端连接于所述第二中间节点；所述上拉组件用于根据第一反馈信号调整所述第二节点电压；所述下拉组件的第一端连接于所述第三中间节点，所述下拉组件的第二端接地，所述下拉组件的第三端连接于所述第四中间节点；所述下拉组件用于根据所述第二反馈信号调整所述第二节点电压。7.根据权利要求6所述的阻抗匹配电路，其特征在于，所述上拉组件包括第三开关管，所述第三开关管的第一端连接于所述第二中间节点，所述第三开关管的第二端连接于所述电源电压，所述第三开关管的第三端连接于所述第三中间节点。8.根据权利要求7所述的阻抗匹配电路，其特征在于，所述上拉组件还包括第四开关管，所述第四开关管连接于所述电源电压与所述第三开关管的第二端之间，所述第四开关管的第一端连接于所述第一控制电压，所述第四开关管的第二端连接于所述电源电压，所述第四开关管的第三端连接于所述第三开关管的第二端。9.根据权利要求6所述的阻抗匹配电路，其特征在于，所述下拉组件包括第五开关管；所述第五开关管的第一端连接于所述第四中间节点，所述第五开关管的第二端接地，所述第五开关管的第三端连接于所述第三中间节点。10.根据权利要求9所述的阻抗匹配电路，其特征在于，所述下拉组件还包括第六开关管，所述第六开关管连接于地与所述第五开关管的第二端之间，所述第六开关管的第一端连接于第二控制电压，所述第六开关管的第二端接地，所述第六开关管的第三端连接于所述第五开关管的第二端。11.根据权利要求2所述的阻抗匹配电路，其特征在于，所述比较单元包括第一比较器与第二比较器；所述第一比较器的第一端连接于所述第一中间节点，所述第一比较器的第二端连接于所述第一参考电压，所述第一比较器的第三端连接于所述第二中间节点；所述第一比较器用于根据所述第一节点电压与所述第一参考电压生成所述第一反馈信号，并将所述第一反馈信号传输至所述第二中间节点；所述第二比较器的第一端连接于所述第三中间节点，所述第二比较器的第二端连接于所述第二参考电压，所述第二比较器的第三端连接于所述第四中间节点；所述第二比较器用于根据所述第二节点电压与所述第二参考电压生成所述第二反馈信号，并将所述第二反馈信号传输至所述第四中间节点。12.根据权利要求2-11任一项所述的阻抗匹配电路，其特征在于，所述连接模块包括第一连接单元和第二连接单元；所述第一连接单元的第一端连接于所述电源电压，所述第一连接单元的第二端连接于所述信号端口，所述第一连接单元的第三端连接于所述第二中间节点；所述第一连接单元用于根据所述第一反馈信号调整所述信号端口的电平值；
所述第二连接单元的第一端连接于所述信号端口，所述第二连接单元的第二端接地，所述第二连接单元的第三端连接于所述第四中间节点；所述第二连接单元用于根据所述第二反馈信号调整所述信号端口的电平值。13.根据权利要求12所述的阻抗匹配电路，其特征在于，所述第一连接单元包括第七开关管，所述第七开关管的第一端连接于所述第二中间节点，所述第七开关管的第二端连接于所述电源电压，所述第七开关管的第三端连接于所述信号端口。14.根据权利要求13所述的阻抗匹配电路，其特征在于，所述第一连接单元还包括第八开关管，所述第八开关管连接于所述电源电压与所述第七开关管的第二端之间，所述第八开关管的第一端连接于第一控制电压，所述第八开关管的第二端连接于所述电源电压，所述第八开关管的第三端连接于所述第七开关管的第二端。15.根据权利要求12所述的阻抗匹配电路，其特征在于，所述第二连接单元包括第九开关管，所述第九开关管的第一端连接于所述第四中间节点，所述第九开关管的第二端接地，所述第九开关管的第三端连接于所述信号端口。16.根据权利要求15所述的阻抗匹配电路，其特征在于，所述第二连接单元还包括第十开关管，所述第十开关管连接于所述地与所述第九开关管的第二端之间，所述第十开关管的第一端连接于第二控制电压，所述第十开关管的第二端接地，所述第十开关管的第三端连接于所述第九开关管的第二端。17.一种集成电路，其特征在于，包括权利要求1-16任一项所述的阻抗匹配电路。18.一种电子设备，其特征在于，包括外壳以及设于所述外壳内的权利要求1-16任一项所述的阻抗匹配电路或者权利要求17所述的集成电路。

技术总结

本申请公开了一种阻抗匹配电路、集成电路以及电子设备。阻抗匹配电路包括：参考模块，偏置模块和连接模块。偏置模块用于根据第一中间节点的第一节点电压生成第一反馈信号，并将第一反馈信号传输至偏置模块的第二端；偏置模块还用于生成第二反馈信号，并将第二反馈信号传输至偏置模块的第三端。当第一节点电压不等于预设参考电压时，偏置模块根据第一反馈信号调整第一节点电压，以使得第一节点电压等于预设参考电压；且连接模块根据第一反馈信号和第二反馈信号调整信号端口的电压，以使得信号端口的电压等于预设参考电压。的电压等于预设参考电压。的电压等于预设参考电压。