存储器及其内部检测电路的校准方法、存储系统与流程

阅读：评论：0

1.本技术涉及存储技术领域，特别涉及一种存储器及其内部检测电路的校准方法、存储系统。

背景技术：

2.存储器中一般集成有内部检测电路，该内部检测电路能够检测存储器中各字线的漏电流。该漏电流的大小可以用于判断存储器是否满足出厂标准。
3.在检测存储器中的目标字线的漏电流时，内部检测电路能够先将该目标字线充电至预设电压。之后，内部检测电路可以将该目标字线置为浮置(float)状态。在目标字线处于浮置状态的时长达到预设时长后，内部检测电路可以检测该目标字线上的电压，并可以基于检测到的电压确定该目标字线的漏电流是否在允许的范围内。
4.但是，受制造工艺的精度的限制，不同存储器中的内部检测电路的检测灵敏度会存在差异。由此，对于漏电流相同的字线，不同存储器中的内部检测电路的漏电检测结果可能会不同。也即是，内部检测电路自身检测灵敏度的差异会对漏电检测结果的准确性造成影响。

技术实现要素：

5.本技术提供了一种存储器及其内部检测电路的校准方法、存储系统，可以解决内部检测电路自身检测性能的差异对漏电检测结果的准确性造成影响的技术问题。所述技术方案如下：
6.第一方面，提供了一种存储器，所述存储器包括：字线驱动电路、内部检测电路和校准电路，所述校准电路包括：电阻配置电路、充电电路和控制电路；
7.所述电阻配置电路分别与所述校准电路中的检测节点和接地端连接，所述电阻配置电路用于在所述检测节点和所述接地端之间形成电流通路，所述电流通路的电阻值为目标阻值；所述充电电路与所述检测节点连接；
8.所述控制电路分别与所述字线驱动电路、所述检测节点和所述内部检测电路连接，所述控制电路用于：控制所述字线驱动电路为所述充电电路充电或放电；将所述检测节点置为浮置状态，并控制所述内部检测电路检测所述检测节点的电压；以及获取所述内部检测电路输出的检测结果。
9.可选地，所述电阻配置电路包括：一个电阻，或者多个电阻；所述多个电阻串联或并联在所述检测节点和所述接地端之间。
10.可选地，所述电阻配置电路还包括：与所述多个电阻中的至少一个电阻连接的至少一个第一开关；所述控制电路还用于控制所述至少一个第一开关的通断状态，以调节用于形成所述电流通路的电阻的数量，使所述电流通路的电阻值为所述目标阻值。
11.可选地，若所述多个电阻串联在所述检测节点和所述接地端之间，则每个第一开关的两端与所述多个电阻中的至少一个电阻并联；
12.若所述多个电阻并联在所述检测节点和所述接地端之间，则每个第一开关的一端与一个电阻的一端连接，每个第一开关的另一端与所述检测节点或所述接地端连接。
13.可选地，所述校准电路还包括：电流检测电路；所述电流检测电路与所述检测节点连接，所述电流检测电路用于向所述检测节点加载所述目标电压，并检测所述电流通路中的电流；
14.所述控制电路还与所述电流检测电路连接，所述控制电路用于根据所述电流检测电路检测到的电流，调节所述电阻配置电路的电阻值。
15.可选地，所述校准电路还包括：开关电路，所述开关电路分别与所述电流检测电路、所述电阻配置电路和所述检测节点连接；所述开关电路用于在所述控制电路的控制下，调整所述电流检测电路与所述电阻配置电路的通断状态，以及调整所述电阻配置电路与所述检测节点的通断状态。
16.可选地，所述开关电路包括：第二开关和第三开关；所述第二开关的控制端与所述控制电路连接，所述第二开关的第一端与所述电流检测电路连接，所述第二开关的第二端与所述电阻配置电路连接；
17.所述第三开关的控制端与所述控制电路连接，所述第三开关的第一端与所述电阻配置电路连接，所述第三开关的第二端与所述检测节点连接。
18.可选地，所述充电电路包括：电容，所述电容的一端与所述检测节点连接，所述电容的另一端与所述接地端连接。
19.可选地，所述控制电路包括：开关子电路和控制子电路；
20.所述开关子电路分别与所述字线驱动电路、所述检测节点、所述内部检测电路的输入端和所述控制子电路连接；所述控制子电路还与所述内部检测电路的输出端连接，所述控制子电路用于：
21.控制所述开关子电路的通断状态，以使所述开关子电路调整所述字线驱动电路与所述检测节点的通断状态，并调整所述检测节点与所述内部检测电路的输入端的通断状态；
22.以及，获取所述内部检测电路的输出端输出的检测结果。
23.可选地，所述开关子电路包括：第四开关和第五开关；所述第四开关的控制端与所述控制子电路连接，所述第四开关的第一端与所述字线驱动电路连接，所述第四开关的第二端与所述检测节点连接；
24.所述第五开关的控制端与所述控制子电路连接，所述第五开关的第一端与所述检测节点连接，所述第五开关的第二端与所述内部检测电路的输入端连接。
25.可选地，所述开关子电路还包括：第六开关；所述第六开关的控制端与所述控制子电路连接，所述第六开关的第一端与所述字线驱动电路连接，所述第六开关的第二端与所述内部检测电路的输入端连接。
26.第二方面，提供了一种内部检测电路的校准方法，用于校准上述第一方面提供的存储器中的内部检测电路，所述方法包括：
27.为校准电路中的充电电路充电，以使所述校准电路中的检测节点的电压为目标电压；
28.将所述检测节点置为浮置状态，并控制所述内部检测电路检测所述校准电路中的
电流通路的电流值，所述电流通路的电阻值为目标阻值；
29.获取内部检测电路检测到所述电流值达到目标电流所用的目标时长，所述目标电流为所述目标电压与所述目标阻值的比值。
30.可选地，所述方法还包括：在所述内部检测电路对所述存储器中的字线进行漏电检测时，控制所述字线的浮置时长为所述目标时长。
31.可选地，在为所述校准电路中的充电电路充电之前，所述方法还包括：
32.将所述电流通路的电阻值调节为所述目标阻值。
33.可选地，所述将所述电流通路的电阻值调节为所述目标阻值，包括：
34.向所述检测节点加载所述目标电压后，根据检测到的所述电流通路的电流值，调节所述电流通路的电阻值，直至所述电流通路的电流值为所述目标电流。
35.第三方面，提供了另一种内部检测电路的校准方法，用于校准上述第一方面提供的存储器中的内部检测电路，所述方法包括：
36.执行多次充放电操作；
37.基于每次充放电操作后所述内部检测电路对所述校准电路中电流通路的电阻值的检测结果，确定目标时长；其中，每次充放电操作包括：
38.为所述校准电路中的充电电路充电；
39.在所述充电电路充电完成后的放电时长内，控制所述充电电路放电；其中，所述多次充放电操作中的所述放电时长不同；
40.将所述检测节点置为浮置状态，并控制所述内部检测电路检测所述电流通路的电阻值。
41.所述基于每次充放电操作后所述内部检测电路对所述校准电路中电流通路的电阻值的检测结果，确定目标时长，包括：将所述多次充放电操作中，使所述内部检测电路输出的检测结果产生跳变的一次充放电操作中的放电时长确定为目标时长。
42.可选地，所述方法还包括：在所述内部检测电路对所述存储器中的字线进行电阻检测时，控制所述字线的放电时长为所述目标时长。
43.第四方面，提供了一种存储系统，所述存储系统包括：存储器控制器，以及至少一个如上述方面提供的存储器。
44.本技术提供的技术方案可以包括以下有益效果：
45.本技术提供了一种存储器及其内部检测电路的校准方法、存储系统。本技术提供的方案中，存储器包括内部检测电路和校准电路。该校准电路中的控制电路能够控制字线驱动电路为充电电路充电或放电，并能够通过电阻配置电路在充电电路与接地端之间形成电流通路，以模拟存储器中字线上的电压变化过程。在模拟电压变化的过程时，该控制电路还能获取内部检测电路输出的对检测节点的电压进行检测得到的检测结果。由于该检测结果可以反映内部检测电路对检测节点的电压的检测灵敏度，因此可以基于该检测结果校准内部检测电路对存储器中的字线进行漏电检测时的检测参数。由此，可以有效避免因内部检测电路自身检测灵敏度的差异，导致漏电检测结果不准确的问题。
附图说明
46.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使
card，mmc)、安全数码(secure digital，sd)卡和通用闪存存储(universal flash storage，ufs)等。作为另一种可能的示例，该存储器控制器101和多个存储器100可以集成到固态硬盘(solid state disk，ssd)中。
67.图2是本技术实施例提供的一种存储器的结构示意图。如图2所示，该存储器100包括外围电路110和存储阵列120，该外围电路110用于向存储阵列120中写入数据，以及从存储阵列120中读取数据。图3是本技术实施例提供的一种存储阵列的结构示意图，参考图3，该存储阵列120可以包括多个存储串(string)121，该多个存储串121沿平行于衬底的承载面(即图3中的xy平面)的方向排布。每个存储串121包括多个串联的存储单元(memory cell)，该多个串联的存储单元沿垂直于衬底的承载面的方向(即图3中的方向z)排布。其中，每个存储单元可以为浮栅场效应管或者电荷捕获(charge trap)型场效应管。
68.如图3所示，每个存储串121还包括与第一个存储单元的第一极连接的至少一个上选择管，以及与最后一个存储单元的第二极连接的至少一个下选择管。该上选择管也称为顶部选择栅(top select gate，tsg)或漏极选择管，下选择管也称为底部选择栅(bottom select gate，bsg)或源极选择管。
69.每个tsg的栅极与漏极选择线(drain select line，dsl)连接，每个tsg的第二极与所属存储串中第一个存储单元的第一极连接，每个tsg的第一极与位线(bit line，bl)连接。每个bsg的栅极与源极选择线(source select line，ssl)连接，每个bsg的第一极与所属存储串中最后一个存储单元的第二极连接，每个bsg的第二极与源极线(source line，sl)连接。可以理解的是，上文所述的第一极可以是指源极和漏极中的一极，第二极可以是指源极和漏极中的另一极。例如，第一极可以是指漏极，第二极可以是指源极。
70.从图3可以看出，该存储阵列120包括沿方向x排布的n根bl：bl1至bln，沿方向y排布的x根dsl：dsl1至dslx，以及沿方向y排布的x根ssl：ssl1至sslx。其中，n和x均为大于1的整数。每根dsl与沿方向x排布的n个tsg的栅极连接，每根bl与沿方向y排布的x个tsg的第一极连接，每根ssl与沿方向x排布的n个bsg的栅极连接。并且，各个bsg的第二极与同一sl连接。
71.继续参考图3，每个存储串121中的存储单元与其他存储串121中的存储单元共用一组字线(word line，wl)。假设每个存储串121包括m个存储单元，则该存储阵列120可以包括沿方向z排布的m根wl：wl1至wlm，该m为大于1的整数。其中，每根wl与位于同一层(即相对于衬底的承载面具有相同高度)的各个存储单元连接。或者，可以理解为：位于同一层的各个存储单元的控制栅，以及各个控制栅之间的栅极连接线构成一根wl。
72.外围电路110可以通过bl、wl、dsl、ssl和sl与存储阵列120连接。如图2所示，该外围电路110可以包括电压产生器111，页缓冲器(也称为感测放大器)112、列解码器(也称为位线驱动器)113、字线驱动电路(也称为字线驱动器或行解码器)114和控制逻辑电路115。
73.其中，电压产生器111与控制逻辑电路115连接，并用于在该控制逻辑电路115的控制下，生成用于加载至存储阵列120的字线电压(例如，读取电压、编程电压、通过电压和验证电压等)、位线电压和源极线电压。
74.数据缓冲器(也称为页缓冲器)112用于在控制逻辑电路115的控制下，从存储阵列120中读取数据。在一示例中，页缓冲器112可以存储要被编程到存储阵列120的数据。在另一示例中，页缓冲器112可以执行编程验证操作，以确保数据已经被正确地编程到选定字线
连接的存储器单元中。在又一示例中，页缓冲器112还可以感测来自位线的表示存储在存储器单元中的数据位的电压信号，并将感测到的电压信号放大到可识别的逻辑电平。
75.列解码器113与存储阵列120的各条位线连接，用于在控制逻辑电路115的控制下，向存储阵列120的各条位线施加来自电压产生器111的位线电压。
76.字线驱动电路114与存储阵列120的各条行线连接，用于在控制逻辑电路115的控制下，向存储阵列120的各条行线施加来自电压产生器111的行线电压。其中，存储阵列120的各条行线包括字线、漏极选择线、源极选择线和源极线。例如，在编程阶段中，字线驱动电路114可以在控制逻辑电路115的控制下，向选定字线施加编程电压，并向非选定字线施加通过电压。
77.继续参考图2，该存储器100的外围电路110还包括内部检测电路116。该内部检测电路116分别与控制逻辑电路115和存储器100中的wl连接，并用于在控制逻辑电路115的驱动下，检测存储器100中各根wl的漏电流。该内部检测电路116也可以称为内部电流检测(internal current sensing，ics)电路。
78.在本技术实施例中，该内部检测电路116除了可以检测wl的漏电流，还可以对wl所在通路(也称xpath)的电阻电容rc状态进行检测。由于通常情况下，wl所在通路中的电容出现异常的概率相对较低，而电阻出现异常的概率相对较高，因此主要可以通过该内部检测电路116检测wl所在通路的电阻是否过高或过低。也即是，内部检测电路116能够检测wl所在通路的电阻是否为高电阻(high resistor，hr)或低电阻(low resistor，lr)。
79.可选地，该外围电路110可以包括多个内部检测电路116。存储器100中的多根wl可以划分为多组，该多个内部检测电路116中的每个内部检测电路116可以通过字线驱动电路114与一组wl连接，并用于对一组wl的漏电流或电阻进行检测。
80.相比于采用诸如精密测量单元(precision measurement unit，pmu)的外部检测电路，该ics电路能够在确保检测准确性的前提下，有效缩短检测的时长，提高漏电检测或电阻检测的效率。例如，外部检测电路对存储器100中所有wl进行一次漏电检测所需的时长大约为15小时，而内部检测电路116仅需约5分钟即可完成对所有wl的漏电检测。
81.在本技术实施例中，该存储器100的外围电路110还包括校准电路117，该校准电路117分别与内部检测电路116和字线驱动电路114连接，并用于对内部检测电路116的检测参数进行校准。其中，该检测参数可以包括：漏电检测时wl的浮置时长，或者，电阻检测时wl的放电时长。
82.图4是本技术实施例提供的一种内部检测电路116的结构示意图。下文以图4为例对该内部检测电路116的工作原理进行介绍。如图4所示，该内部检测电路116可以包括开关sw01、开关sw02、开关sw03和开关sw044、电容c01和电容c02、晶体管m0以及比较器a0。
83.其中，比较器a0的第一输入端与参考电源端vref连接，比较器a0的第二输入端分别与开关sw03的一端、电容c02的一端以及晶体管m0的第一极(例如源极)连接。开关sw03的另一端与驱动电源端v1连接，电容c02的另一端与接地端gnd连接，晶体管m0的第二极(例如漏极)分别与开关sw02的一端和电容c01的一端连接，晶体管m0的栅极与控制电源端v2连接。开关sw02的另一端与该驱动电源端v1连接，电容c01的另一端与开关sw01的一端连接，开关sw01的另一端与wl连接。开关sw02与电容c01并联。
84.此外，上述开关sw01至开关sw04，以及控制电源端v2还与控制逻辑电路115连接。
该控制逻辑电路115能够控制开关sw01至开关sw04，以及晶体管m0的通断状态。
85.可选地，上述开关sw01至开关sw04均可以为晶体管。例如开关sw01至开关sw04，以及晶体管m0均可以为金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)。并且，该mosfet的类型可以是n型也可以是p型，本技术实施例对此不做限定。
86.可以理解的是，上文所述的比较器a0的第一输入端可以为同相输入端和反相输入端中的一个，比较器a0的第二输入端则可以为同相输入端和反相输入端中的另一个。
87.作为一种可能的示例，参考图4，该内部检测电路116可以通过字线驱动电路114与各个wl连接。字线驱动电路114可以将待检测的目标wl(即sel_wl)与内部检测电路116导通，以使内部检测电路116检测该sel_wl上的电压。
88.作为另一种可能的示例，该内部检测电路116可以直接与sel_wl连接，并能够直接检测该sel_wl上的电压。例如，存储器100的外围电路110中包括多个内部检测电路116，每个内部检测电路116与一根wl连接。
89.图5是本技术实施例提供的一种漏电检测过程的时序图。参考图5，该漏电检测的过程可以包括预充电阶段和浮置阶段。在预充电阶段中，字线驱动电路114能够对存储器100中待检测的目标wl(即sel_wl)进行预充电，以将该sel_wl的电压充电至目标电压vpe。并且，对于存储器100中除sel_wl之外的其他wl(即unsel_wl)，字线驱动电路114能够将其电压置为低电压vss。例如，可以将unsel_wl均接地。
90.在该预充电阶段中，控制逻辑电路115还能够将开关sw01、开关sw02以及开关sw03均导通(即闭合)，并将晶体管m0也导通。此时，字线驱动电路114能够将电容c01的第一极板充电至目标电压vpe，驱动电源端v1能够将电容c01的第二极板充电至起始电压。其中，该目标电压vpe高于驱动电源端v1提供的起始电压，该起始电压高于参考电源端vref提供的参考电压。例如，该目标电压vpe可以为12伏特(v)，该起始电压可以为3.3v，该参考电压可以为2.2v左右。例如，该参考电压的取值范围可以为1.6v至2.3v。
91.示例的，参考图5，在预充电阶段中的t0至t1时段，sel_wl的电压能够从低电压vss被充电至目标电压vpe。在t1至t2时段，sel_wl的电压能够稳定在目标电压vpe。结合图4和图5可知，在预充电阶段中，比较器a0的第二输入端的电压为驱动电源端v1提供的起始电压。由于该起始电压大于参考电源端vref提供的参考电压，因此该比较器a0输出的检测标记(sensing flag，s flag)可以为第一标记。
92.可以理解的是，若比较器a0的第一输入端为同相输入端，第二输入端为反相输入端，则该第一标记可以为0。若比较器a0的第一输入端为反相输入端，第二输入端为同相输入端，则该第一标记可以为1。
93.还可以理解的是，内部检测电路116中的开关和比较器a0一般为低压器件，而字线驱动电路114对sel_wl的充电电压(即目标电压vpe)通常较高。若直接通过比较器a0的第二输入端检测sel_wl上的电压，则可能导致上述低压器件被烧坏。因此，可以在内部检测电路116中设置电容c01，并在预充电阶段中将该电容c01的两个极板充电至不同的电压。当sel_wl存在漏电时，电容c01的第一极板的电压会下降，第二极板的电压也会随之下降。由此，比较器a0的第二输入端即可检测到sel_wl上的电压的变化。基于上述分析可知，该电容c01能够隔离字线驱动电路114和低压器件，因此也可以称为高压隔离电容。
94.可以理解的是，若目标电压vpe较低，则也可以无需通过电容c01进行高压隔离。相应的，控制逻辑电路115可以将开关sw04导通，比较器a0的第二输入端可以直接检测sel_wl的电压。
95.继续参考图5，在sel_wl的电压稳定为目标电压vpe后，漏电检测流程即可进入浮置阶段。图5中wl浮置标记位为高电平的时长即为浮置阶段的时长，该浮置阶段的时长可以由控制逻辑电路115控制。在该浮置阶段中，控制逻辑电路115可以控制字线驱动电路114停止向sel_wl提供目标电压vpe，以使sel_wl处于浮置状态。并且，控制逻辑电路115能够将开关sw02和开关sw03关断，并使开关sw01和晶体管m0继续保持导通状态。此时，sel_wl的电压变化即可通过电容c01传输至比较器a0的第二输入端。
96.可以理解的是，在将sel_wl浮置后，若sel_wl不存在漏电流或漏电流较小，则如图5中的曲线s1所示，该sel_wl的电压会基本保持恒定，或者仅小幅度下降。由此，电容c01的两个极板的电压会保持恒定或仅小幅度下降，相应的，比较器a0的第二输入端的电压也会保持恒定或仅小幅度下降。若在该浮置阶段中，比较器a0的第二输入端的电压仍大于参考电源端vref的参考电压，则比较器a0输出的检测标记会保持为第一标记。该第一标记可以指示该sel_wl的漏电流在允许的范围内，即该sel_wl的漏电检测结果为合格(pass)。
97.在将sel_wl浮置后，若sel_wl的漏电流较大，则如图5中的曲线s2所示，该sel_wl的电压会显著下降。由此，电容c01的两个极板的电压也会随之下降。相应的，比较器a0的第二输入端的电压也会同步下降。若在该浮置阶段中，比较器a0的第二输入端的电压的下降幅度过大，导致小于该参考电源端vref的参考电压，则比较器a0输出的检测标记会由第一标记跳变为第二标记。该第二标记可以指示该sel_wl的漏电流超出了允许的范围，即该sel_wl的漏电检测结果为不合格(fail)。例如，假设比较器a0的第一输入端为同相输入端，第二输入端为反相输入端，则该第二标记可以为1。
98.参考图5，假设在预充电阶段和浮置阶段中的t2至t3时段，比较器a0的第二输入端的电压均高于参考电源端vref的参考电压，则比较器a0输出的检测标记保持为第一标记0。若比较器a0在t3时刻检测到其第二输入端的电压小于参考电源端vref的参考电压，则能够将其输出的检测标记跳变为第二标记1。
99.基于上述分析可知，若在浮置阶段中，比较器a0输出的检测标记未发生变化，则表明sel_wl的漏电检测结果为合格。若在浮置阶段中，比较器a0输出的检测标记发生变化，则表明sel_wl的漏电检测结果为不合格。
100.图6是本技术实施例提供的一种电阻检测过程的时序图，且图6以检测sel_wl所在通路的电阻是否为hr为例进行示意。参考图6，该电阻检测的过程可以包括预充电阶段、放电(discharge)阶段和检测(detection)阶段。其中，预充电阶段的实现过程可以参考上述漏电检测过程中的相关描述。在放电阶段中，控制逻辑电路115可以控制字线驱动电路114向sel_wl加载低电压vss。也即是，可以使字线驱动电路114将加载至sel_wl的电压由目标电压vpe切换至低电压vss，以使该sel_wl放电。图6中wl放电标记位(flag)为高电平的时长即为放电阶段的时长，且该wl放电标记位为高电平的时长是由控制逻辑电路115预先配置的。也即是，该放电阶段的时长可以由控制逻辑电路115控制。
101.在放电阶段结束后的检测阶段，控制逻辑电路115可以断开字线驱动电路114与sel_wl之间的连接，以使sel_wl处于浮置状态。并且，控制逻辑电路115能够将开关sw02和
开关sw03关断，并使开关sw01和晶体管m0继续保持导通状态。此时，sel_wl的电压即可通过电容c01传输至比较器a0的第二输入端。
102.可以理解的是，若sel_wl所在通路的电阻过高，则如图6中的曲线s3所示，该sel_wl的电压在放电阶段下降的相对较为缓慢。由此，电容c01的两个极板的电压的下降幅度较小，相应的，比较器a0的第二输入端的电压的下降幅度也较小。若在检测阶段中，比较器a0的第二输入端的电压仍大于参考电源端vref的参考电压，则比较器a0输出的检测标记保持为第一标记。该第一标记可以指示该sel_wl所在通路的电阻过高，即该sel_wl的电阻检测结果为不合格。
103.若sel_wl所在通路的电阻处于正常范围，则如图6中的曲线s4所示，该sel_wl的电压在放电阶段下降的相对较快。由此，电容c01的两个极板的电压的下降幅度较大，相应的，比较器a0的第二输入端的电压的下降幅度也较大。若在检测阶段中，比较器a0的第二输入端的电压小于参考电源端vref的参考电压，则比较器a0输出的检测标记会变为第二标记。该第二标记可以指示该sel_wl所在通路的电阻处于正常范围，即该sel_wl的电阻检测结果为合格。
104.在本技术实施例中，该控制逻辑电路115还可以通过调节参考电源端vref的参考电压，和/或，调节放电阶段的时长，以使该内部检测电路116检测sel_wl所在通路的电阻是否为lr。
105.在lr检测的过程中，若sel_wl所在通路的电阻处于正常范围，则该sel_wl的电压在放电阶段下降的会相对较慢。因此在检测阶段中，比较器a0的第二输入端的电压会大于参考电源端vref的参考电压。相应的，比较器a0输出的检测标记会保持为第一标记。该第一标记可以指示该sel_wl所在通路的电阻处于正常范围，即该sel_wl的电阻检测结果为合格。
106.当sel_wl所在通路的电阻过低时，该sel_wl的电压在放电阶段下降的会更快，因此在检测阶段中，比较器a0的第二输入端的电压会小于参考电源端vref的参考电压。相应的，比较器a0输出的检测标记会变为第二标记。该第二标记可以指示sel_wl所在通路的电阻过低，即电阻检测结果为不合格。
107.可以理解的是，本技术实施例中的内部检测电路116用于在存储器100出厂前执行漏电检测或者电阻检测的操作。由于存储器100是对晶圆(wafer)中的裸片(die)进行封装得到的，因此，内部检测电路116所执行的上述漏电检测或者电阻检测的操作也可以理解为是对裸片中的wl执行的。
108.又由于内部检测电路116集成在存储器100内部，因此在存储器100制备过程中，受制造工艺的精度的限制，同一晶圆上不同裸片中的内部检测电路116的检测灵敏度会存在一定差异，不同晶圆上的裸片中的内部检测电路116的检测灵敏度也会存在一定差异。其中，内部检测电路116的检测灵敏度是指对sel_wl上的电压变化量的敏感程度。
109.对于检测灵敏度较高的内部检测电路116，当sel_wl上的电压仅小幅度下降时，内部检测电路116中的比较器a0即可探测到第二输入端的电压小于参考电源端vref的参考电压，并输出第二标记。而对于检测灵敏度较低的内部检测电路116，当sel_wl上的电压的下降幅度较大时，内部检测电路116中的比较器a0才会探测到第二输入端的电压小于参考电压，并输出第二标记。
110.还可以理解的是，在漏电检测的过程中，sel_wl的浮置时长越长，该sel_wl上的电压的下降幅度会越大。相应的，对于同一sel_wl，在将该sel_wl置为浮置状态后，检测灵敏度较高的内部检测电路116仅需较短的时间即可输出第二标记。而检测灵敏度较低的内部检测电路116则需要较长的时间才能输出第二标记。
111.在电阻检测的过程中，sel_wl的放电时长越长，该sel_wl上的电压的下降幅度越大。相应的，对于同一sel_wl，在对sel_wl进行较短时间的放电后，检测灵敏度较高的内部检测电路116即可输出第二标记。而在对该sel_wl进行较长时间的放电后，检测灵敏度较低的内部检测电路116才能输出第二标记。
112.图7是本技术实施例提供的一种不同裸片中的内部检测电路的检测灵敏度的示意图。图7中的纵轴表示参考电源端vref的参考电压，单位为v。横轴t表示在将sel_wl置为浮置状态后，内部检测电路输出第二标记所需的时长(下文称为检测时长)，单位为微秒(us)。例如，参考图5，假设sel_wl在t2时刻被置为浮置状态，内部检测电路中的比较器输出的检测标记在t3时刻由第一标记0跳变为第二标记1，则该内部检测电路的检测时长t即为：t＝t3-t2。
113.图7示出了在sel_wl的漏电流为0纳安(na)时，即sel_wl不存在漏电时，d1至d6共6个裸片中的内部检测电路在不同参考电压下的检测灵敏度。从图7可以看出，当参考电压为2.2v时，裸片d1中的内部检测电路输出第二标记所需的检测时长t1约为70us，裸片d2中的内部检测电路输出第二标记所需的检测时长t2约为330us，而裸片d3中的内部检测电路输出第二标记所需的检测时长t3约为750us。基于图7可知，裸片d2中的内部检测电路的检测灵敏度较为正常，而裸片d1中的内部检测电路的检测灵敏度过高(即过灵敏)，裸片d3中的内部检测电路的检测灵敏度过低(即欠灵敏)。
114.根据上述分析可知，受到制造工艺精度的限制，不同裸片中的内部检测电路的检测灵敏度会存在显著差异。若直接基于内部检测电路的检测结果判断裸片是否符合出厂标准，则会出现裸片级别(die level)的误判。例如，在漏电检测的过程中，若裸片中的内部检测电路过灵敏，则可能导致该裸片被误杀(over kill)；若裸片中的内部检测电路欠灵敏，则可能导致该裸片被误放(under kill)。其中，误杀是指将原本满足出厂标准的裸片误判为不满足出厂标准的裸片。误放是指将原本不满足出厂标准的裸片误判为满足出厂标准的裸片。
115.下文对本技术实施例提供的存储器中的校准(calibration)电路进行介绍。该校准电路能够检测内部检测电路的检测灵敏度，从而校准内部检测电路的检测参数。该检测参数可以包括：对存储器中的wl进行漏电检测时该wl的浮置时长，或者，对wl所在通路进行电阻检测时该wl的放电时长。如图8所示，该校准电路117包括：电阻配置电路01、充电电路02和控制电路03。
116.其中，该电阻配置电路01分别与校准电路117中的检测节点p0和接地端gnd连接，该电阻配置电路01用于在检测节点p0和接地端gnd之间形成电流通路，且该电流通路的电阻值为目标阻值。该目标阻值可以是预先根据应用场景的需求确定的。若该电阻配置电路01的电阻值可调，则该目标阻值是在校准内部检测电路之前，对电阻配置电路01的电阻值进行调节达到的阻值。若该电阻配置电路01的电阻值固定不可调，则该目标阻值即为电阻配置电路01的固定电阻值。
117.该充电电路02与检测节点p0连接。该充电电路02用于存储电能。在本技术实施例中，该充电电路02的电容值可以是基于存储器100中相邻两根wl之间的电容值设计的。也即是，该充电电路02可以用于模拟存储器100中的wl存储电能的情况。
118.该控制电路03分别与字线驱动电路114、检测节点p0和内部检测电路116连接，该控制电路03用于：
119.控制字线驱动电路114为充电电路02充电或放电；
120.将该检测节点p0置为浮置状态，并控制内部检测电路116检测该检测节点p0的电压；
121.以及获取内部检测电路116输出的检测结果。
122.下文以校准漏电检测时wl的浮置时长为例进行说明。该控制电路03可以先控制字线驱动电路114为充电电路02充电，以使检测节点p0的电压为目标电压。在检测节点p0的电压为目标电压之后，控制电路03可以将该检测节点p0置为浮置状态，并控制内部检测电路116检测该电流通路的电流值。之后，控制电路03可以获取内部检测电路116检测到该电流值达到目标电流所用的目标时长。
123.可以理解的是，内部检测电路116可以通过检测该检测节点p0的电压的变化，以实现对电流通路的电流值的检测。该目标电流为目标电压与目标阻值的比值。在内部检测电路116对存储器100中的wl进行漏电检测时，可以采用该目标时长校准wl的浮置时长。
124.例如，在采用内部检测电路116检测存储器100中的wl的漏电流是否达到目标电流时，可以将wl的浮置时长(即浮置阶段的时长)设置为该目标时长。也即是，该目标时长为漏电检测过程中浮置阶段的时长的修正(trim)值。
125.在本技术实施例中，该目标电压可以等于检测wl的漏电流时，对该wl进行充电时的电压(即上文所述的vpe)。例如，该目标电压可以等于12v。该目标电流可以是存储器中的wl所允许出现的最大漏电流。并且，该目标电流的大小可以根据应用场景的不同灵活配置。例如，该目标电流可以为200na，500na，1000na或者2000na等。该目标阻值可以是基于目标电压和目标电流确定的，即目标阻值＝目标电压/目标电流。
126.基于上述分析可知，本技术实施例提供的校准电路117能够模拟存储器100中的wl被充电至目标电压后，按照目标电流进行漏电时的情形。相应的，内部检测电路116检测到电流值达到目标电流所用的目标时长，即可反映出内部检测电路116对漏电流的检测灵敏度。采用该目标时长校准内部检测电路116对wl进行漏电检测时wl的浮置时长，可以有效避免因内部检测电路自身检测灵敏度的差异，导致漏电检测的结果不准确的问题。
127.可以理解的是，如图9所示，存储器100中可以集成有多个内部检测电路116。本技术实施例提供的校准电路117中的控制电路03可以分别与该多个内部检测电路116连接，且该校准电路117能够依次对该多个内部检测电路116进行校准。其中，校准电路117对任一内部检测电路116进行校准的流程均可以参考上文描述，此处不再赘述。
128.由于本技术实施例提供的方案能够通过一个校准电路117对存储器100中集成的多个内部检测电路116进行校准，因此可以有效避免增加该存储器100的尺寸和结构复杂度，降低存储器100的制造成本。
129.作为第一种可选的实现方式，控制电路03在将检测节点p0置为浮置状态后，可以控制内部检测电路116持续检测该电流通路的电流值，并实时监测内部检测电路116输出的
检测标记。当控制电路03监测到该检测标记由第一标记跳变为第二标记时，可以确定该内部检测电路116已检测到电流通路的电流值达到目标电流。进而，控制电路03可以将该检测标记的跳变时刻与检测节点p0处于浮置状态的起始时刻之间的时长确定为目标时长。
130.作为第二种可选的实现方式，控制电路03可以执行多次充电浮置操作，并可以基于每次充电浮置操作后该内部检测电路116输出的检测标记确定该目标时长。其中，每次充电浮置操作均包括充电阶段和浮置阶段，且该多次充电浮置操作中的浮置阶段的时长可以依次增加或依次缩短。
131.在充电阶段中，控制电路03可以控制字线驱动电路114为充电电路02充电，以使检测节点p0的电压为目标电压。在浮置阶段中，控制电路03可以将该检测节点p0置为浮置状态。在浮置阶段结束后，控制电路03可以控制内部检测电路116对电流通路的电流值进行一次检测，并获取该内部检测电路116输出的检测标记。
132.在该第二种实现方式中，控制电路03获取到的目标时长可以为该多次充电浮置操作中使内部检测电路116输出第二标记，且浮置阶段的时长最短的一次充电浮置操作。
133.示例的，控制电路03可以先采用较短的浮置阶段执行充电浮置操作。之后，随着充电浮置操作的执行次数的增加，控制电路03可以逐步增加该浮置阶段的时长。并且，控制电路03可以将内部检测电路116首次输出第二标记时(即输出的检测标记由第一标记跳变为第二标记时)所对应的浮置阶段的时长确定为目标时长。上述通过调整浮置阶段的时长以获取目标时长的方法也可以称为shmoo测试方法。
134.图10是本技术实施例提供的又一种校准电路的结构示意图。如图10所示，该电阻配置电路01可以包括一个电阻或多个电阻，该多个电阻并联或串联在检测节点p0与接地端gnd之间。例如，图10中示出了r1，r2和r3共3个电阻，该3个电阻串联在检测节点p0与接地端gnd之间。
135.可以理解的是，若该电阻配置电路01包括一个电阻，则该电阻的电阻值可以等于目标阻值。若该电阻配置电路01包括多个电阻，则该多个电阻并联或串联后的电阻值可以等于该目标阻值。并且，该电阻配置电路01中多个电阻的电阻值可以相等，也可以不等，本技术实施例对此不做限定。
136.可选地，继续参考图10，该电阻配置电路01还可以包括与该多个电阻中至少一个电阻连接的至少一个第一开关。例如，图10中示出了m1，m2和m3共3个第一开关。
137.该控制电路03(图10中未示出)分别与每个第一开关的控制端连接，并用于控制该至少一个第一开关的通断状态。由此，可以调节该多个电阻中用于形成电流通路的电阻的数量，进而使得该电流通路的电阻值为目标阻值。
138.由于电阻配置电路01中设置有至少一个第一开关，因此控制电路03通过控制该至少一个第一开关的通断状态，可以实现对该电流通路的电阻值的灵活调节。又由于在目标电压固定的前提下，调节电流通路的电阻值可以实现对该电流通路中所流过的漏电流的灵活调节，因此在本技术实施例中，对于每一种目标电流，校准电路117均可以获取内部检测电路116检测到漏电流达到该目标电流所用的目标时长。也即是，校准电路117能够检测并校准内部检测电路116对不同大小的目标电流的检测灵敏度，以满足不同应用场景的需求。
139.示例的，假设目标电压为12v，待检测的目标电流分别为500na，1000na和2000na，则校准电路117中的控制电路03可以通过控制该至少一个第一开关的通断状态，将检测节
点p0和接地端gnd之间的电流通路的目标阻值分别设置为24兆欧(mω)、10mω和6mω。
140.如表1所示，当裸片d1中的目标阻值为6mω时，裸片d1中的校准电路117可以获取到内部检测电路116检测目标电流2000na所用的目标时长为100us。当裸片d1中的目标阻值为10mω时，裸片d1中的校准电路117可以获取到内部检测电路116检测目标电流1000na所用的目标时长为120us。当裸片d1中的目标阻值为24mω时，裸片d1中的校准电路117可以获取到内部检测电路116检测目标电流500na所用的目标时长为140us。
141.表1
142.裸片2000na1000na500nad1(过灵敏)100us120us140usd2(正常)160us200us240usd3(欠灵敏)240us260us280us
143.表1中还示出了裸片d2和d3中的内部检测电路116对不同大小的目标电流的检测灵敏度。例如，裸片d2中的内部检测电路116检测目标电流2000na所用的目标时长为160us，而裸片d3中的内部检测电路116检测目标电流2000na所用的目标时长为240us。基于表1可知，当不同裸片中的wl或电流通路的漏电流大小相同时，不同裸片中的内部检测电路116检测该漏电流所用的目标时长会存在较为显著的差异，即不同裸片中的内部检测电路116的检测灵敏度存在较为显著的差异。例如表1中，裸片d1中的内部检测电路116的检测灵敏度过高，裸片d2中的内部检测电路116的检测灵敏度正常，而裸片d3中的内部检测电路116的检测灵敏度过低。
144.而在本技术实施例中，校准电路117能够获取到内部检测电路116检测不同大小的目标电流所用的目标时长，并采用该目标时长校准对wl进行漏电检测时浮置阶段的时长。由此，能够有效避免内部检测电路自身检测灵敏度对漏电检测结果的影响，确保漏电检测的可靠性。
145.作为一种可选的实现方式，如图10所示，该电阻配置电路01中的多个电阻可以串联在检测节点p0和接地端gnd之间。在该实现方式中，每个第一开关的第一端和第二端可以与该多个电阻中的至少一个电阻并联，并用于在控制电路03的控制下，将其所并联的至少一个电阻旁路。相应的，该多个电阻中未被旁路的电阻即可形成电流通路。
146.示例的，参考图10，该电阻配置电路01包括的第一开关的数量可以与电阻的数量相同。每个第一开关的第一端与一个电阻的一端连接，每个第一开关的第二端均与接地端gnd连接。例如图10中，第一开关m1的两端与电阻r1、电阻r2和电阻r3并联，第一开关m2的两端与电阻r2和电阻r3并联，第一开关m3的两端与电阻r3并联。
147.当控制电路03控制第一开关m1的两端导通，并控制第一开关m2和m3的两端均关断时，电阻r1、电阻r2和电阻r3均被旁路，此时由导通的第一开关m1形成该电流通路。当控制电路03控制第一开关m2的两端导通，并控制第一开关m1和m3的两端均关断时，电阻r2和电阻r3被旁路，此时由电阻r1形成电流通路。当控制电路03控制第一开关m3的两端导通，并控制第一开关m1和m2的两端均关断时，电阻r3被旁路，此时由电阻r1和电阻r2串联形成电流通路。
148.可以理解的是，在该实现方式中，电阻配置电路01包括的第一开关的数量可以小于电阻的数量，且不同的第一开关的两端所并联的电阻的数量可以相同，也可以不同。例
如，参考图11，电阻配置电路01可以包括m2和m3共2个第一开关，且每个第一开关的两端均与一个电阻并联。
149.作为另一种可选的实现方式，如图12所示，该电阻配置电路01中的多个电阻可以并联在检测节点p0和接地端gnd之间。在该实现方式中，每个第一开关的第一端与该多个电阻中一个电阻的一端连接，第二端与检测节点p0或接地端gnd连接。每个第一开关用于在控制电路03的控制下，将其所连接的一个电阻断路。相应的，该多个电阻中未被断路的电阻即可形成电流通路。
150.示例的，参考图12，该电阻配置电路01包括的第一开关的数量可以与电阻的数量相同。每个第一开关的第一端与一个电阻的一端连接，每个第一开关的第二端均与接地端gnd连接。例如图12所示的电阻配置电路01包括m1至m3共3个第一开关。其中，第一开关m1的第一端与电阻r1的一端连接，第一开关m2的第一端与电阻r2的一端连接，第一开关m3的第一端与电阻r3的一端连接。
151.当控制电路03控制第一开关m1的两端关断，并控制第一开关m2和m3的两端均导通时，电阻r1被断路，此时由并联的电阻r2和电阻r3形成电流通路。当控制电路03控制第一开关m1和m2的两端均关断，并控制第一开关m3的两端均导通时，电阻r1和r2被断路，此时由电阻r3形成电流通路。
152.可以理解的是，在该实现方式中，电阻配置电路01包括的第一开关的数量也可以小于电阻的数量，本技术实施例对此不做限定。
153.可选地，该电阻配置电路01中包括的每个第一开关均可以是晶体管，例如可以是mosfet。并且，该晶体管的类型可以是n型，也可以是p型。相应的，第一开关的控制端可以是晶体管的栅极，第一开关的第一端可以是晶体管的源极和漏极中的一个，第一开关的第二端可以是源极和漏极中的另一个。例如，第一开关的第一端可以是晶体管的漏极，第二端可以是晶体管的源极。
154.可选地，参考图9和图10，该校准电路117还可以包括：电流检测电路04。该电流检测电路04分别与检测节点p0和控制电路03连接，该电流检测电路04用于向检测节点p0加载目标电压，并检测电流通路中的电流。
155.该控制电路03还可以用于：根据该电流检测电路04检测到的电流，调节该电阻配置电路01的电阻值。例如，控制电路03可以调节该电阻配置电路01中的至少一个第一开关的通断状态，以使该电流通路的电阻值为目标阻值。
156.由于控制电路03能够基于电流检测电路04检测到的电流，精准调节该至少一个第一开关的通断状态，因此可以实现对该电流通路的电阻值的精确校准。
157.继续参考图9和图10，该校准电路117还可以包括：开关电路05。该开关电路05分别与电流检测电路04、检测节点p0和电阻配置电路01连接。该开关电路05可以用于：在控制电路03的控制下，调整电流检测电路04与电阻配置电路01的通断状态，以及调整电阻配置电路01与检测节点p0的通断状态。
158.在本技术实施例中，该控制电路03可以用于：在电流检测电路04向检测节点p0加载目标电压之前，控制开关电路05将该电流检测电路04与电阻配置电路01导通，并将电阻配置电路01与检测节点p0断开。
159.开关电路05将电流检测电路04与电阻配置电路01导通后，电流检测电路04即可向
电阻配置电路01加载目标电压，并检测该电阻配置电路05所形成的电流通路中的电流。由于此时电阻配置电路01与检测节点p0之间的连接被断开，因此可以避免充电电路02对电流检测电路04的电流检测结果造成影响。
160.该控制电路03还可以用于：在字线驱动电路114为充电电路02充电之前，控制该开关电路05将电流检测电路04与电阻配置电路01断开，并将该电阻配置电路01与检测节点p0导通。
161.开关电路05将电阻配置电路01与检测节点p0导通，并与电流检测电路04关断后，可以避免电流检测电路04影响字线驱动电路114对充电电路02的充电效果。由此，可以确保充电电路02和电阻配置电路01能够模拟存储器100中wl实际充电时的状态，进而确保后续获取到的目标时长的可靠性。
162.可选地，如图10所示，该开关电路05可以包括：第二开关sw12和第三开关sw13。其中，第二开关sw12的控制端(图10中未示出)与控制电路03连接，第二开关sw12的第一端与电流检测电路04连接，第二开关sw12的第二端与电阻配置电路01用于连接检测节点p0的一端连接。
163.第三开关sw13的控制端(图10中未示出)与控制电路03连接，第三开关sw13的第一端与电阻配置电路01用于连接检测节点p0的一端连接，第三开关sw13的第二端与检测节点p0连接。
164.在对电阻配置电路01所形成的电流通路的电阻值进行校准时，控制电路03可以控制第二开关sw12的两端导通，并控制第三开关sw13的两端断开。由此，可以避免充电电路03影响电阻值的校准精度。在对充电电路02进行充电以及检测电流通路中的漏电流的过程中，控制电路03可以控制第二开关sw12的两端断开，并控制第三开关sw13的两端导通。由此，可以避免电流检测电路04对充电和漏电检测的过程造成影响。
165.可选地，该充电电路02可以包括：电容器组，该电容器组可以包括一个或多个电容。例如，如图10所示，该电容器组包括电容c10，该电容c10的一端与检测节点p0连接，该电容c10的另一端与接地端gnd连接。
166.在本技术实施例中，电容器组(例如电容c10)的电容值可以是基于存储器100中相邻wl之间的电容值设计的，以确保能准确模拟存储器100中wl的实际储能状态。示例的，假设电容器组包括电容c10，则该电容c10可以由存储器100中两根相邻且无漏电的wl形成。例如，可以将存储器100中的两根wl从存储阵列120引出至校准电路117所在区域，以形成电容c10。或者，该电容器组中的电容也可以是独立于各根wl设置的电容。
167.可选地，如图9所示，该控制电路03可以包括：开关子电路031和控制子电路032。该开关子电路031分别与字线驱动电路114、检测节点p0、内部检测电路116的输入端和控制子电路032连接。该开关子电路031能够在控制子电路032的控制下，控制字线驱动电路114与检测节点p0之间的通断状态，以及控制检测节点p0与内部检测电路116的输入端之间的通断状态。
168.该控制子电路032还与内部检测电路116的输出端连接，并能够获取该内部检测电路116的输出端输出的检测结果。例如，该控制子电路032可以用于：
169.控制开关子电路031将字线驱动电路114与检测节点p0导通，以使字线驱动电路114为充电电路02充电；
170.在检测节点p0的电压为目标电压后，控制开关子电路031将字线驱动电路114与检测节点p0断开，以使检测节点p0为浮置状态，以及控制开关子电路031将检测节点p0与内部检测电路116的输入端导通，以使内部检测电路116检测电流通路的电流值；
171.以及，获取该内部检测电路116检测到电流值达到该目标电流所用的目标时长。
172.可以理解的是，该控制子电路032还可以与开关电路05和电阻配置电路01中各个开关的控制端连接，并用于控制上述各个开关的通断状态。并且，该控制子电路032可以复用控制逻辑电路115中的一个电路模块，即控制子电路032可以集成在控制逻辑电路115中。或者，该控制子电路032也可以独立于该控制逻辑电路115设置，例如，该控制子电路032可以是独立的集成电路(integrated circuit，ic)。
173.可选地，如图10所示，该开关子电路031可以包括：第四开关sw14和第五开关sw15。该第四开关sw14的控制端(图10中未示出)与控制子电路032连接，第四开关sw14的第一端与字线驱动电路114连接，第四开关sw14的第二端与检测节点p0连接。
174.第五开关sw15的控制端(图10中未示出)与控制子电路032连接，第五开关sw15的第一端与检测节点p0连接，第五开关sw15的第二端与内部检测电路116的输入端连接。
175.在字线驱动电路114对充电电路02进行充电时，控制子电路032可以控制第四开关sw14的两端导通，并控制第五开关sw15的两端断开，以确保充电的可靠性。在充电电路02充电完成后，控制子电路032可以控制第四开关sw14的两端断开，并控制第五开关sw15的两端导通，以使得内部检测电路116检测电流通路中的漏电流。
176.可选地，如图10所示，该开关子电路031还可以包括：第六开关sw16。该第六开关sw16的控制端(图10中未示出)与控制子电路032连接，第六开关sw16的第一端与字线驱动电路114连接，第六开关sw16的第二端与内部检测电路116的输入端连接。
177.该控制子电路032还可以用于：在控制第四开关sw14或第五开关sw15导通时，控制第六开关sw16断开，以及在获取到目标时长后，控制第六开关sw16导通，并控制第四开关sw14和第五开关sw15断开。
178.可以理解的是，控制子电路032控制第四开关sw14导通的阶段，即为字线驱动电路114为充电电路02充电的阶段。控制子电路032控制第五开关sw15导通的阶段，即为内部检测电路116检测电流通路中的漏电流的阶段。在上述两个阶段中将第六开关sw16断开，可以避免对充电和漏电流的检测造成干扰。
179.控制子电路032在获取到目标时长后，即可控制第六开关sw16导通，以使内部检测电路116基于该目标时长对存储器100中wl的漏电状态进行检测。在该检测过程中，控制子电路032需控制第四开关sw14和第五开关sw15断开，以避免对wl的漏电检测过程造成干扰。
180.可选地，继续参考图10，该开关子电路031还可以包括第七开关sw17。该第七开关sw17的第一端分别与第四开关sw14的第二端和第五开关sw15的第一端连接，该第七开关sw17的第二端与该检测节点p0连接。相应的，第四开关sw14的第二端和第五开关sw15的第一端均通过该第七开关sw17与检测节点p0连接。
181.该第七开关sw17的控制端与控制子电路032(图10未示出)连接，该控制子电路032还可以用于：在对充电电路02充电的过程中，以及在内部检测电路116检测电流通路的电流值的过程中，控制第七开关sw17的两端导通，以及在对电流通路的电阻值进行校准的过程中，控制第七开关sw17的两端断开。
182.可以理解的是，上述第二开关sw12至第七开关sw17均可以为晶体管，例如可以是mosfet。该晶体管的类型可以是n型，也可以是p型。并且，上述每个开关的控制端可以是晶体管的栅极，第一端可以是晶体管的源极和漏极中的一个，第二端可以是源极和漏极中的另一个。
183.还可以理解的是，上述第二开关sw12至第七开关sw17中的每种开关可以是一个开关，也可以包括多个开关，例如可以包括多个晶体管。本技术实施例对每种开关的实现方式不做限定。
184.上文是以内部检测电路116用于检测wl的漏电流，并以校准电路117对该wl的浮置时长进行校准为例进行的说明。可以理解的是，该内部检测电路116还可以用于检测wl所在通路的电阻值，相应的，本技术实施例提供的校准电路117还可以用于校准内部检测电路116对wl所在通路进行电阻检测时wl的放电时长。
185.在校准wl的放电时长的场景中，该校准电路117中的控制电路03可以用于：执行多次充放电操作，并基于每次充放电操作后该内部检测电路116对电流通路的电阻值的检测结果，确定目标时长。其中，每次充放电操作包括：
186.控制字线驱动电路114为充电电路02充电，以将检测节点p0的电压充电至目标电压；
187.在充电电路02充电完成后的放电时长内，控制该字线驱动电路114为充电电路02放电；
188.将检测节点p0置为浮置状态，并控制该内部检测电路116检测电流通路的电阻值。
189.其中，该内部检测电路116可以通过检测该检测节点p0的电压，以实现对电流通路的电阻值的检测。该多次充放电操作中的放电时长依次增加或依次缩短，并且控制电路03获取到的目标时长可以是指：该多次充放电操作中使内部检测电路116输出的检测结果产生跳变(例如由第一标记跳变为第二标记)的一次充放电操作中的放电时长。该目标时长用于校准内部检测电路116对存储器100中的wl所在通路进行电阻检测时，该wl的放电时长。例如，在采用内部检测电路116进行电阻检测时，可以将wl的放电时长设置为该目标时长。也即是，该目标时长为电阻检测过程中放电阶段的时长的修正值。
190.在本技术实施例中，若内部检测电路116用于检测hr，则上述目标阻值可以为wl所在通路所允许的最大阻值。并且，内部检测电路116输出的检测结果为第一标记时，指示其检测到电流通路的电阻值大于该目标阻值。上述目标时长还可以理解为：能够使内部检测电路116输出第一标记，且放电时长最长的一次充放电操作中的放电时长。
191.若该内部检测电路116用于检测lr，则上述目标阻值可以为存储器中wl所在通路所允许的最小阻值。并且，内部检测电路116输出第二标记时，指示其检测到电流通路的电阻值小于该目标阻值。上述目标时长还可以理解为：能够使内部检测电路116输出第二标记，且放电时长最短长的一次充放电操作中的放电时长。
192.可以理解的是，该充电电路02和电阻配置电路01可以组成rc振荡电路，该rc振荡电路能够模拟wl被充电至目标电压后，wl所在通路的rc延迟(delay)。并且，该rc振荡电路的放电速率与电阻配置电路01的电阻值相关。因此，控制电路03所获取到的目标时长，即可反映出内部检测电路116对wl所在通路的电阻的检测灵敏度。采用该目标时长校准内部检测电路116对wl所在通路的进行电阻检测时，wl的放电时长，可以有效避免因内部检测电路
自身检测灵敏度的差异，导致电阻检测的结果不准确的问题。
193.下文以图9和图10所示的校准电路为例，对控制电路03执行的每次充放电操作进行说明。首先，控制电路03中的控制子电路032可以控制开关子电路031将字线驱动电路114与检测阶段p0导通，以使得该字线驱动电路114为充电电路02充电。例如，字线驱动电路114可以向充电电路02加载目标电压，以使得检测节点p0的电压达到该目标电压。
194.之后，控制子电路032可以控制字线驱动电路114向充电电路02加载低电压vss。例如，字线驱动电路114可以将用于向充电电路02加载电压的电压源由vpe切换至vss，以使充电电路02放电。在充电电路02放电的过程中，检测节点p0的电压逐渐下降，且检测节点p0的电压的下降速率与充电电路02的放电速率相关。该充电电路02的放电速率不仅与其自身的电容值相关，还与电阻配置电路01的电阻值相关。
195.在充电电路02的放电时长达到设定的放电时长后，控制子电路032可以控制开关子电路031将字线驱动电路114与检测节点p0断开，以使该检测节点p0处于浮置状态。并且，控制子电路032还可以控制开关子电路031将该检测节点p0与内部检测电路116的输入端导通，以使内部检测电路116对该电流通路的电阻值进行一次检测。之后，控制子电路032即可获取该内部检测电路116输出的检测结果，并基于该检测结果确定目标时长。
196.示例的，在执行上述多次充放电操作的过程中，控制子电路032可以先采用较短的放电时长执行充放电操作。之后，随着充放电操作的执行次数的增加，控制子电路032可以逐步增加该放电时长。并且，控制子电路032可以将内部检测电路116首次输出第二标记时所对应的放电时长确定为目标时长。
197.可选地，如图10所示，该电阻配置电路01包括多个电阻和至少一个第一开关。该控制电路03还能够通过控制该至少一个第一开关的通断状态，调节电阻配置电路01所形成的电流通路的电阻值。由此，对于不同大小的目标电阻，控制电路03均可以获取到内部检测电路116检测到电阻值达到该目标电阻所需的目标时长。也即是，校准电路117能够检测并校准内部检测电路116对不同大小的目标电阻的检测灵敏度，以满足不同应用场景的需求。
198.基于上述分析可知，本技术实施例提供的校准电路不仅能够校准漏电检测时wl的浮置时长，还能够校准电阻检测时wl的放电时长。该校准电路的功能丰富，使用灵活性高。
199.可选地，如图2所示，本技术实施例提供的上述校准电路117可以集成在存储器100中。
200.综上所述，本技术实施例提供了一种存储器，该存储器中包括内部检测电路和校准电路。该校准电路中的控制电路能够控制字线驱动电路为充电电路充电或放电，并能够通过电阻配置电路在充电电路与接地端之间形成电流通路，以模拟存储器中字线上的电压变化过程。在模拟电压变化的过程时，该控制电路还能获取内部检测电路对检测节点的电压进行检测得到的检测结果。由于该检测结果可以反映内部检测电路对检测节点的电压的检测灵敏度，因此可以基于该检测结果校准内部检测电路对存储器中的字线进行检测时的检测参数(例如漏电检测时wl的浮置时长，或电阻检测时wl的放电时长)。由此，可以有效避免因内部检测电路自身检测灵敏度的差异，导致检测结果不准确的问题。
201.本技术实施例还提供了另一种校准电路，如图8、图9和图13所示，该校准电路117包括：电阻配置电路01、充电电路02和控制电路03。
202.其中，该电阻配置电路01分别与校准电路117中的检测节点p0和接地端gnd连接，
该电阻配置电路01用于在检测节点p0和接地端gnd之间形成电流通路，且该电流通路的电阻值为目标阻值。
203.该充电电路02与检测节点p0连接，该充电电路02用于存储电能。
204.该控制电路03分别与存储器100中的字线驱动电路114、检测节点p0和内部检测电路116连接，该控制电路03用于：控制字线驱动电路114与检测节点p0之间的通断状态，以及控制检测节点p0与内部检测电路116之间的通断状态。
205.其中，在字线驱动电路114与检测节点p0导通后，字线驱动电路114能够为充电电路02充电或放电。在检测节点p0与内部检测电路116导通后，内部检测电路116能够检测该电流通路的电流或电阻值。
206.本技术实施例还提供了一种内部检测电路的校准系统。参考图13，该校准系统包括：监测电路130，以及如图13所示的校准电路117。
207.其中，监测电路130与内部检测电路116的输出端连接。作为第一种可能的示例，该监测电路130可以用于：获取该内部检测电路116检测到校准电路117中电流通路的电流值达到目标电流所用的目标时长。该目标时长可以用于校准内部检测电路116对wl进行漏电检测时，该wl的浮置时长。
208.作为第二种可能的示例，该监测电路130可以用于：基于该内部检测电路116在多次充放电操作之后的电阻检测结果，获取目标时长。该目标时长为该多次充放电操作中使内部检测电路116输出的检测结果产生跳变的一次充放电操作中的放电时长。并且，该目标时长可以用于校准内部检测电路116对wl进行电阻检测时，该wl的放电时长。
209.该监测电路130获取目标时长的具体过程均可以参考前述实施例中的相关描述，此处不再赘述。
210.可选地，如图13所示，该校准系统还可以包括：电流检测电路04，该电流检测电路04用于检测校准电路117中电流通路的电流，以便校准电路117中的控制电路03能够基于检测到的电路，将电流通路的电阻值校准为目标阻值。
211.在本技术实施例中，该校准系统中的校准电路117可以集成在存储器100中，该监测电路130和电流检测电路04则可以独立于存储器100设置。例如，该监测电路130和电流检测电路04可以集成在存储器100的测试基台中。
212.可以理解的是，图13所示的校准电路117相比于图8至图10所示的校准电路117的区别在于：图13所示的校准电路117中的控制电路03无需与内部检测电路116的输出端连接，且无需获取用于对该内部检测电路116进行校准的目标时长。该目标时长可以由存储器100外部的监测电路130获取。并且，该校准电路117中电阻配置电路01的电阻也可以由外部的电流检测电路04进行检测和校准。该校准电路117预留与外部的监测电路130和电流检测电路04连接的检测引脚(pin)即可。
213.本技术实施例还提供了一种内部检测电路的校准方法，该方法可以用于校准上述实施例提供的存储器中的内部检测电路。如图14所示，该方法包括：
214.步骤201、为校准电路中的充电电路充电，以使该校准电路中的检测节点的电压为目标电压。
215.校准电路中的控制电路可以将字线驱动电路与检测节点导通，以使该字线驱动电路为充电电路充电。
216.步骤202、将检测节点置为浮置状态，并控制内部检测电路检测该校准电路中的电流通路的电流值。
217.在检测节点的电压被充电电路充电至目标电压后，控制电路可以将字线驱动电路与检测节点断开，以使检测节点为浮置状态。并且，控制电路可以将检测节点与内部检测电路的输入端导通，以使内部检测电路通过检测该检测节点的电压，以实现对校准电路中电流通路的电流值的检测。其中，该电流通路由校准电路中的电阻配置电路形成，且该电流通路的电阻值为目标阻值。
218.步骤203、获取内部检测电路检测到该电流值达到目标电流所用的目标时长。
219.在内部检测电路检测电流值的过程中，校准电路中的控制电路，或者校准系统中的监测电路可以对内部检测电路的输出端进行监测，以获取该内部检测电路检测到电流值达到目标电流所用的目标时长。例如，控制电路或者监测电路可以在检测到该内部检测电路输出的检测标记由第一标记跳变为第二标记时，确定该内部检测电路检测到电流值达到目标电流。
220.其中，该目标电流等于目标电压与目标阻值的比值。该目标时长用于校准内部检测电路对存储器中的wl进行漏电检测时该wl的浮置时长。
221.可选地，在上述步骤203之后，该方法还可以包括：
222.在内部检测电路对存储器中的wl进行漏电检测时，控制该wl的浮置时长为目标时长。
223.本技术实施例还提供了另一种内部检测电路的校准方法，该方法可以应用于上述实施例提供的校准电路。如图15所示，该方法包括：
224.步骤301、为校准电路中的充电电路充电。
225.校准电路中的控制电路可以将字线驱动电路与检测节点导通，以使该字线驱动电路为充电电路充电。
226.步骤302、在该充电电路充电完成后的放电时长内，控制充电电路放电。
227.校准电路中的控制电路可以控制字线驱动电路为充电电路加载低电压vss，以使该充电电路放电。
228.步骤303、将检测节点置为浮置状态，并控制内部检测电路检测校准电路中电流通路的电阻值。
229.在充电电路的放电时长达到预设的放电时长后，控制电路可以将字线驱动电路与检测节点断开，以使检测节点为浮置状态。并且，控制电路可以将检测节点与内部检测电路的输入端导通，以使内部检测电路通过检测该检测节点的电压，实现对校准电路中电流通路的电阻值的检测。其中，该电流通路由校准电路中的电阻配置电路形成，且该电流通路的电阻值为目标阻值。
230.上述步骤301至步骤303可以称为一次充放电操作。在本技术实施例中，如图15所示，校准电路可以重复执行多次充放电操作，且该多次充放电操作中的放电时长依次增加或依次缩短。
231.步骤304、基于每次充放电操作后该内部检测电路对电流通路的电阻值的检测结果，确定目标时长。
232.在本技术实施例中，校准电路可以基于该多次充放电操作后获取到的内部检测电
路的检测结果，确定目标时长。可选地，校准电路可以将该多次充放电操作中，使内部检测电路输出的检测结果产生跳变的一次充放电操作中的放电时长确定为目标时长。该目标时长可以用于校准内部检测电路对存储器中的wl进行电阻检测时该wl的放电时长。相应的，在上述步骤304之后，该方法还可以包括：
233.在该内部检测电路对存储器中的wl进行电阻检测时，控制该wl的放电时长为目标时长。
234.可选地，在上述步骤201或者步骤301之前，该方法还可以包括：
235.步骤s0、将电流通路的电阻值调节为目标阻值。
236.在本技术实施例中，控制电路可以控制电阻配置电路中至少一个第一开关的通断状态，从而调节该电阻配置电路中用于形成电流通路的电阻的数量，以使该电流通路的电阻值为该目标阻值。
237.可选地，在上述步骤s0中，可以通过电流检测电路向检测节点加载目标电压，并检测该电流通路中的电流。之后，控制电路可以根据电流检测电路检测到的电流，调节该电流通路的电阻值，直至该电流通路中的电流为目标电流。由此，可以实现对电流通路的电阻值的精确调节。
238.可以理解的是，本技术实施例提供的内部检测电路的校准方法的实现过程可以参考上述存储器实施例中的相关描述，此处不再赘述。
239.在本技术中，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“至少一个”是指一个或多个，术语“多个”指两个或两个以上，除非另有明确的限定。
240.以上所述仅为本技术的示例性实施例，并不用以限制本技术，本技术的保护范围应以权利要求的保护范围为准。

技术特征：

1.一种存储器(100)，其特征在于，所述存储器(100)包括：字线驱动电路(114)、内部检测电路(116)和校准电路(117)，所述校准电路(117)包括：电阻配置电路(01)、充电电路(02)和控制电路(03)；所述电阻配置电路(01)分别与所述校准电路(117)中的检测节点(p0)和接地端(gnd)连接，并用于在所述检测节点(p0)和所述接地端(gnd)之间形成电流通路，所述电流通路的电阻值为目标阻值；所述充电电路(02)与所述检测节点(p0)连接；所述控制电路(03)分别与所述字线驱动电路(114)、所述检测节点(p0)和所述内部检测电路(116)连接，并用于：控制所述字线驱动电路(114)为所述充电电路(02)充电或放电；将所述检测节点(p0)置为浮置状态，并控制所述内部检测电路(116)检测所述检测节点(p0)的电压；以及，获取所述内部检测电路(116)输出的检测结果。2.根据权利要求1所述的存储器(100)，其特征在于，所述电阻配置电路(01)包括：一个电阻，或者多个电阻(r1，r2，r3)；所述多个电阻(r1，r2，r3)串联或并联在所述检测节点(p0)和所述接地端(gnd)之间。3.根据权利要求2所述的存储器(100)，其特征在于，所述电阻配置电路(01)还包括：与所述多个电阻(r1，r2，r3)中的至少一个电阻连接的至少一个第一开关(m1，m2，m3)；所述控制电路(03)还用于控制所述至少一个第一开关(m1，m2，m3)的通断状态，以调节用于形成所述电流通路的电阻的数量，使所述电流通路的电阻值为所述目标阻值。4.根据权利要求3所述的存储器(100)，其特征在于，若所述多个电阻(r1，r2，r3)串联在所述检测节点(p0)和所述接地端(gnd)之间，则每个第一开关的两端与所述多个电阻(r1，r2，r3)中的至少一个电阻并联；若所述多个电阻(r1，r2，r3)并联在所述检测节点(p0)和所述接地端(gnd)之间，则每个第一开关的一端与一个电阻的一端连接，每个第一开关的另一端与所述检测节点(p0)或所述接地端(gnd)连接。5.根据权利要求1所述的存储器(100)，其特征在于，所述校准电路(117)还包括：电流检测电路(04)；所述电流检测电路(04)与所述检测节点(p0)连接，所述电流检测电路(04)用于向所述检测节点(p0)加载所述目标电压，并检测所述电流通路中的电流；所述控制电路(03)还与所述电流检测电路(04)连接，所述控制电路(03)用于根据所述电流检测电路(04)检测到的电流，调节所述电阻配置电路(01)的电阻值。6.根据权利要求5所述的存储器(100)，其特征在于，所述校准电路(117)还包括：开关电路(05)，所述开关电路(05)分别与所述电流检测电路(04)、所述电阻配置电路(01)和所述检测节点(p0)连接；所述开关电路(05)用于在所述控制电路(03)的控制下，调整所述电流检测电路(04)与所述电阻配置电路(01)的通断状态，以及调整所述电阻配置电路(01)与所述检测节点(p0)的通断状态。7.根据权利要求6所述的存储器(100)，其特征在于，所述开关电路(05)包括：第二开关
(sw12)和第三开关(sw13)；所述第二开关(sw12)的控制端与所述控制电路(03)连接，所述第二开关(sw12)的第一端与所述电流检测电路(04)连接，所述第二开关(sw12)的第二端与所述电阻配置电路(01)连接；所述第三开关(sw13)的控制端与所述控制电路(03)连接，所述第三开关(sw13)的第一端与所述电阻配置电路(01)连接，所述第三开关(sw13)的第二端与所述检测节点(p0)连接。8.根据权利要求1至7任一所述的存储器(100)，其特征在于，所述充电电路(02)包括：电容(c10)，所述电容(c10)的一端与所述检测节点(p0)连接，所述电容(c10)的另一端与所述接地端(gnd)连接。9.根据权利要求1至7任一所述的存储器(100)，其特征在于，所述控制电路(03)包括：开关子电路(031)和控制子电路(032)；所述开关子电路(031)分别与所述字线驱动电路(114)、所述检测节点(p0)、所述内部检测电路(116)的输入端和所述控制子电路(032)连接；所述控制子电路(032)还与所述内部检测电路(116)的输出端连接，所述控制子电路(032)用于：控制所述开关子电路(031)的通断状态，以使所述开关子电路(031)调整所述字线驱动电路(114)与所述检测节点(p0)的通断状态，并调整所述检测节点(p0)与所述内部检测电路(116)的输入端的通断状态；以及，获取所述内部检测电路(116)的输出端输出的检测结果。10.根据权利要求9所述的存储器(100)，其特征在于，所述开关子电路(031)包括：第四开关(sw14)和第五开关(sw15)；所述第四开关(sw14)的控制端与所述控制子电路(032)连接，所述第四开关(sw14)的第一端与所述字线驱动电路(114)连接，所述第四开关(sw14)的第二端与所述检测节点(p0)连接；所述第五开关(sw15)的控制端与所述控制子电路(032)连接，所述第五开关(sw15)的第一端与所述检测节点(p0)连接，所述第五开关(sw15)的第二端与所述内部检测电路(116)的输入端连接。11.根据权利要求10所述的存储器(100)，其特征在于，所述开关子电路(031)还包括：第六开关(sw16)；所述第六开关(sw16)的控制端与所述控制子电路(032)连接，所述第六开关(sw16)的第一端与所述字线驱动电路(114)连接，所述第六开关(sw16)的第二端与所述内部检测电路(116)的输入端连接。12.一种内部检测电路的校准方法，其特征在于，用于校准如权利要求1至11任一所述的存储器中的内部检测电路，所述方法包括：为校准电路中的充电电路充电，以使所述校准电路中的检测节点的电压为目标电压；将所述检测节点置为浮置状态，并控制所述内部检测电路检测所述校准电路中的电流通路的电流值，所述电流通路的电阻值为目标阻值；获取所述内部检测电路检测到所述电流值达到目标电流所用的目标时长，所述目标电
流为所述目标电压与所述目标阻值的比值。13.根据权利要求12所述的方法，其特征在于，所述方法还包括：在所述内部检测电路对所述存储器中的字线进行漏电检测时，控制所述字线的浮置时长为所述目标时长。14.根据权利要求12或13所述的方法，其特征在于，在为所述校准电路中的充电电路充电之前，所述方法还包括：将所述电流通路的电阻值调节为所述目标阻值。15.根据权利要求14所述的方法，其特征在于，所述将所述电流通路的电阻值调节为所述目标阻值，包括：向所述检测节点加载所述目标电压后，根据检测到的所述电流通路的电流值，调节所述电流通路的电阻值，直至所述电流通路的电流值为所述目标电流。16.一种内部检测电路的校准方法，其特征在于，用于校准如权利要求1至11任一所述的存储器中的内部检测电路，所述方法包括：执行多次充放电操作；基于每次充放电操作后所述内部检测电路对所述校准电路中电流通路的电阻值的检测结果，确定目标时长；其中，每次充放电操作包括：为所述校准电路中的充电电路充电；在所述充电电路充电完成后的放电时长内，控制所述充电电路放电；其中，所述多次充放电操作中的所述放电时长依次增加或依次缩短；将所述检测节点置为浮置状态，并控制所述内部检测电路检测所述电流通路的电阻值。17.根据权利要求16所述的方法，其特征在于，所述基于每次充放电操作后所述内部检测电路对所述校准电路中电流通路的电阻值的检测结果，确定目标时长，包括：将所述多次充放电操作中，使所述内部检测电路输出的检测结果产生跳变的一次充放电操作中的放电时长确定为目标时长。18.根据权利要求16或17所述的方法，其特征在于，所述方法还包括：在所述内部检测电路对所述存储器中的字线进行电阻检测时，控制所述字线的放电时长为所述目标时长。19.一种存储系统(10)，其特征在于，所述存储系统(10)包括：存储器控制器(101)，以及至少一个如权利要求1至11任一所述的存储器(100)。

技术总结

本申请提供了一种存储器及其内部检测电路的校准方法、存储系统，属于存储技术领域。本申请提供的方案中，校准电路中的控制电路能够控制字线驱动电路为充电电路充电或放电，并能够通过电阻配置电路在充电电路与接地端之间形成电流通路，以模拟存储器中字线上的电压变化过程。在模拟电压变化的过程时，该控制电路还能获取内部检测电路对检测节点的电压进行检测得到的检测结果。由于该检测结果可以反映内部检测电路对检测节点的电压的检测灵敏度，因此可以基于该检测结果校准内部检测电路对存储器中的字线进行漏电检测时的检测参数。由此，可以有效避免因内部检测电路自身检测灵敏度的差异，导致漏电检测结果不准确的问题。导致漏电检测结果不准确的问题。导致漏电检测结果不准确的问题。