一种抗功耗分析攻击单元

阅读：评论：0

1.本发明涉及集成电路设计技术领域，特别涉及一种抗功耗分析攻击单元。

背景技术：

2.许多硬件和软件的安全漏洞，往往集中在直接窃取秘密信息。侧信道攻击是硬件安全攻击的一种分类，主要是通过利用非预期的信息泄漏来间接窃取信息。
3.顾名思义，侧信道攻击不通过直接窃取信息来获得信息。相反，他们通过"旁门左道"窃取信息，这些侧信道一般包括：电源、电磁辐射以及时序攻击，在电源方面所有电子设备都通过电源轨供电。在基于功率的侧信道攻击中，攻击者将在运行期间监控设备的电源轨，以获取电流消耗或电压波动以窃取信息。
4.目前的抗功耗分析攻击单元大多都采用在写操作前将电源与单元内部储存节点屏蔽掉，再通过短接单元内部储存节点，将单元内部储存节点处的电压平衡到vdd/2来降低单元存储数据与单元功耗之间的相关性。但这就出现一个问题，就是在平衡单元内部储存节点处的电压时，通常是屏蔽掉储存节点与电源的联系的，这就造成在短接单元内部储存节点时，其内部储存节点处的电压很可能偏离vdd/2，这就破坏了单元抗功耗分析攻击的功能，从而造成信息泄露隐患。

技术实现要素：

5.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种抗功耗分析攻击单元，用于解决现有技术中以屏蔽掉储存节点与电源的联系的方式来抗功耗分析攻击，容易导致在短接单元内部储存节点时，其平衡电压很可能偏离vdd/2，会破坏单元抗功耗分析攻击的功能的问题。
6.为实现上述目的及其他相关目的，本发明提供一种抗功耗分析攻击单元，包括：
7.一类第一mos管；一类第二mos管；一类第三mos管；一类第四mos管；一类第五mos管；二类第一mos管；二类第二mos管；二类第三mos管；二类第四mos管；
8.所述一类第一mos管的源极连接第一位线，所述一类第一mos管的栅极与写字线信号连接，所述一类第一mos管的漏极连接二类第一mos管的栅极、一类第三mos管的栅极以及二类第二mos管的漏极，所述二类第一mos管的源极连接二类第二mos管的源极并连接到电源端，所述一类第二mos管的栅极连接写控制信号，所述一类第二mos管的源极连接二类第二mos管的栅极，所述二类第一mos管的漏极和一类第三mos管的源极围成第二存储节点，所述一类第二mos管的漏接连接一类第三mos管的栅极，所述一类第二mos管的漏极和二类第二mos管的漏极围成第一存储点，所述一类第三mos管的漏极连接接地端；
9.所述二类第三mos管的源极连接第二位线，所述二类第三mos管的栅极连接二类第一mos管的漏极、一类第三mos管的源极以及第二存储点，所述二类第三mos管的漏极与一类第四mos管的源极连接，所述一类第四mos管的栅极与读字线信号连接，所述一类第四mos管的漏极与二类第四mos管的漏极连接并接到接地端，所述二类第四mos管的栅极接到第二存
储点，二类第四mos管的源极与一类第五mos管的漏极相连，所述一类第五mos管的栅极连接读控制信号，所述一类第五mos管的源极与第一位线连接。
10.在一可选实施例中，在进入读操作时，所述第一位线与第二位线均充电至高电平，所述读字线与读控制信号使能。
11.在一可选实施例中，在读操作过程中，所述第一位线与第二位线中始终有一根位线被下拉至低电平，另一根位线则保持高电平。
12.在一可选实施例中，在写操作部分的初始通电时，所述第一存储点中的数据被拉高至“1”，所述第二存储点中的数据被下拉到“0”。
13.在一可选实施例中，在进入写操作时，写入的数据同步至所述第一位线，所述第二位线始终被拉高至高电平。
14.在一可选实施例中，在写操作开始阶段，写控制信号使能，所述写字线保持低电平。
15.在一可选实施例中，在写操作开始后，所述写控制信号保持低电平，所述写字线信号使能，所述读字线信号于写字线信号使能后使能。
16.在一可选实施例中，所述一类第一mos管、一类第二mos管、一类第三mos管、一类第四mos管、一类第五mos管、一类第六mos管均为nmos管。
17.在一可选实施例中，所述二类第一mos管、二类第二mos管与二类第三mos管均为pmos管。
18.本发明的抗功耗分析攻击单元由一类第一mos管、一类第二mos管、一类第三mos管、一类第四mos管、一类第五mos管、二类第一mos管、二类第二mos管、二类第三mos管、二类第四mos管构成，在读操作状态中，读出不同数据时都能保证有一根位线被下拉到地，而同时另一根位线保持高电平，使得存储点功耗与读出的数据无关，继承了传统单元在读操作时对抗功耗攻击的天然优势，保持了功耗与读出数据的低相关性，在写操作状态中，能够达到数据翻转和数据保持时的功耗平衡，并且由于在写操作开始阶段存储点数据刷新，无论第一存储点初始储存的数据是什么，都可以保证功耗的一致性，并且综合看存储点读、写任何数据时都只消耗单个位线的能量，因此存储点总体功耗也较低。
附图说明
19.图1为本发明实施例中提供的抗功耗分析攻击单元的结构示意图。
20.图2为本发明实施例所提供的抗功耗分析攻击单元的写操作时序图；
21.图3为本发明实施例所提供的抗功耗分析攻击单元的写操作仿真波形图。
具体实施方式
22.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
23.请参阅图1-3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形
状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
24.如图1所示，本实施例提供一种抗功耗分析攻击单元，具体是一种提高单元抗功耗分析攻击能力的单元电路结构。该抗功耗分析攻击单元包括：一类第一mos管；一类第二mos管；一类第三mos管；一类第四mos管；一类第五mos管；二类第一mos管；二类第二mos管；二类第三mos管；二类第四mos管；
25.一类第一mos管的源极连接第一位线，一类第一mos管的栅极与写字线信号连接，一类第一mos管的漏极连接二类第一mos管的栅极、一类第三mos管的栅极以及二类第二mos管的漏极，二类第一mos管的源极连接二类第二mos管的源极并连接到电源端，一类第二mos管的栅极连接写控制信号，一类第二mos管的源极连接二类第二mos管的栅极，二类第一mos管的漏极和一类第三mos管的源极围成第二存储节点，一类第二mos管的漏接连接一类第三mos管的栅极，一类第二mos管的漏极和二类第二mos管的漏极围成第一存储点，一类第三mos管的漏极连接接地端；
26.二类第三mos管的源极连接第二位线，二类第三mos管的栅极连接二类第一mos管的漏极、一类第三mos管的源极以及第二存储点，二类第三mos管的漏极与一类第四mos管的源极连接，一类第四mos管的栅极与读字线信号连接，一类第四mos管的漏极与二类第四mos管的漏极连接并接到接地端，二类第四mos管的栅极接到第二存储点，二类第四mos管的源极与一类第五mos管的漏极相连，一类第五mos管的栅极连接读控制信号，一类第五mos管的源极与第一位线连接。
27.在一可选实施例中，所述一类第一mos管、一类第二mos管、一类第三mos管、一类第四mos管、一类第五mos管均为nmos管，即一类第一mos管为第一nmos管，一类第二mos管为第二nmos管，一类第三mos管为第三nmos管，一类第四mos管为第四nmos管，一类第五mos管为第五nmos管。
28.在一可选实施例中，所述二类第一mos管、二类第二mos管、二类第三mos管与二类第四mos管均为pmos管，即所述二类第一mos管为第一pmos管，二类第二mos管为第二pmos管，二类第三mos管为第三pmos管，二类第四mos管为第四pmos管。
29.具体的如图1所示，为一种抗功耗分析攻击sram单元，其中，写字线信号记为wwl、读字线信号记为rwl、第一位线记为bl、第二位线记为第一存储点记为q，第二存储点记为第一nmos管记为m1，第二nmos管记为m2，第三nmos管记为m4，第四nmos管记为m7，第五nmos管记为m9，第一pmos管记为m3，第二pmos管记为m5，第三pmos管记为m6，第四pmos管记为m8，电源端记为vdd，接地端记为gnd。
30.该sram单元包括：第一nmos管m1、第二nmos管m2、第三nmos管m4、第四nmos管m7、第五nmos管m9、第一pmos管m3、第二pmos管m5、第三pmos管m6，第四pmos管m8，其中第一nmos管m1为传输管。
31.所述第一nmos管m1的源极连接第一位线bl，所述第一nmos管m1的栅极与写字线信号wwl连接，第一nmos管m1的漏极连接第一pmos管m3的栅极、第三nmos管m4的栅极以及第二pmos管m5的漏极，第一pmos管m3的源极连接第二pmos管的源极并连接到电源端vdd，第二nmos管m2的栅极连接write信号，第二nmos管m2的源极连接第二pmos管m5的栅极、第一pmos
管m3的漏极和第三nmos管m4的源极围成第二存储点第二nmos管m2的漏接连接第三nmos管m4的栅极，第二nmos管m2的漏极和第二pmos管m5的漏极围成第一存储点q，第三nmos管m4的漏极连接接地端gnd；
32.第三pmos管m6的源极连接第二位线第三pmos管m6的栅极连接第一pmos管m3的漏极、第三nmos管m4的源极以及第二存储点第三pmos管m6的漏极与第四nmos管m7的源极连接，第四nmos管m7的栅极与读字线rwl信号连接，第四nmos管m7的漏极与第四pmos管m8的漏极连接并接到接地端gnd，第四pmos管m8的栅极接到第二存储点第四pmos管m8的源极与第五nmos管m9的漏极相连，第五nmos管m9的栅极连接read信号，第五nmos管m9的源极与第一位线连接bl。
33.本发明所提供的一种抗功耗分析攻击sram单元具体原理如下：
34.读操作：
35.在进入读操作时：第一位线bl与第二位线都被充电至高电平，读字线rwl和read信号使能。
36.当第一存储点q储存的数据为
‘1’
时，第三pmos管m6导通，第四pmos管m8关闭，第二位线通过第三pmos管m6、第四nmos管m7被下拉到地，第一位线bl保持高电平，从而读出数据
‘1’
；当第一存储点q储存的数据为
‘0’
时，第三pmos管m6关闭，第四pmos管m8导通，第一位线bl通过第四pmos管m8、第五nmos管m9被下拉到地，保持高电平，从而读出数据
‘0’
。
37.写操作：
38.由于存储单元的非对称性，存储单元在通电时会有固定的内部电平，即在通电初始时，第一存储点q会被拉高到
‘1’
，第二存储点会同时下拉到
‘0’
。
39.进入写操作时：要写入的数据同步到第一位线bl，而第二位线始终被拉高到高电平。在写操作开始阶段write信号短暂使能，而写字线wwl保持低电平，使得第一存储点q内部数据刷新。
40.在写操作状态的其余阶段：write信号均保持低电平使得第二nmos管m2导通，此时令写字线wwl信号使能，读字线rwl信号稍滞后使能，即读字线rwl在写字线wwl使能之后使能，将数据写入第一存储点q。
41.如果要写入的数据是
‘0’
时，第一位线bl被拉低至低电平，第二位线被充电至高电平，此时第一存储点q通过第一位线bl放电，使得第一存储点q电位拉高，发生数据翻转，将数据改写为
‘0’
，而第二存储点此时为
‘1’
，第三pmos管m6关断，第二位线上的能量不被消耗。
42.如果要写入的数据是
‘1’
时，第一位线bl与第二位线均上拉至高电平，此时由于第一存储点q和第一位线bl都是高电位，数据保持，不发生电荷转移，同时第二存储点为
‘0’
，使第三pmos管m6导通，则第二位线通过第三pmos管m6、第四nmos管m7放电，模拟数据翻转，从而达到数据翻转和数据保持时的功耗平衡。
43.目前的抗功耗分析攻击单元大多都采用在写操作前将电源与单元内部第一存储点q和第二存储点屏蔽掉，再通过短接第一存储点q和第二存储点将内部储存节点平衡到vdd/2来降低单元存储数据与单元功耗之间的相关性，在平衡单元内部第一存储点q和第二存储点时，通常是屏蔽掉第一存储点q以及第二存储点与电源的联系的，此种方式会导致造成在短接第一存储点q与第二存储点时，第一存储点q和第二存储点的平衡电压很可能偏离vdd/2(通常是小于vdd/2)，这就破坏了单元抗功耗分析攻击的功能，从而造成信息泄露隐患。
44.而本实施例在读操作阶段能够始终保证有一根位线被下拉到地，同时使得另一根位线保持高电平，在操作时能够使得单元功耗与读出的数据无关，避免了直接从功耗变化中获取信息，继承了传统单元在读操作时对抗功耗分析攻击的天然优势，保持了功耗与读出数据的低相关性；
45.并且本实施例在写操作阶段能够模拟数据翻转，进而达到数据翻转和数据保持时的功耗平衡，并且由于在写操作开始阶段存储点的数据刷新，因此无论第一存储点q初始储存的数据是什么，都可以保证功耗的一致性。
46.此外综合看第一存储点q与第二存储点读、写任何数据时都只消耗单个位线的能量，因此单元总体功耗较低。
47.图3为本实施例所提供的抗功耗分析攻击单元的写操作仿真波形图，图2为本实施例所提供的抗功耗分析攻击单元的时序图，而表1提供了传统sram与抗功耗分析攻击sram在数据翻转状态与数据保持状态下的功耗变化情况：
[0048] 传统sram抗功耗分析攻击sram数据翻转状态功耗/pw78.935.7数据保持状态功耗/pw6.434.3
[0049]
表1传统sram与抗功耗分析攻击sram功耗对比
[0050]
从表中可以看出，相较于传统sram在写入数据时发生的数据翻转和数据保持两种状态下的功耗的巨大差距，抗功耗分析攻击sram在两种状态时的功耗差距十分微小，即抗功耗分析攻击sram在数据翻转和数据保持时的功耗平衡，能够有效保证在写入操作时功耗的一致性，降低了功耗的变化与写入数据操作之间的相关性。
[0051]
本实施例中功耗电势能的计算公式为：(其中u、i分别为电源端vdd的电压和电流)
[0052]
在本文的描述中，提供了许多特定细节，诸如部件和/或方法的实例，以提供对本发明实施例的完全理解。然而，本领域技术人员将认识到可以在没有一项或多项具体细节的情况下或通过其他设备、系统、组件、方法、部件、材料、零件等等来实践本发明的实施例。在其他情况下，未具体示出或详细描述公知的结构、材料或操作，以避免使本发明实施例的方面变模糊。
[0053]
还应当理解还可以以更分离或更整合的方式实施附图所示元件中的一个或多个，或者甚至因为在某些情况下不能操作而被移除或因为可以根据特定应用是有用的而被提供。
[0054]
另外，除非另外明确指明，附图中的任何标志箭头应当仅被视为示例性的，而并非限制。此外，除非另外指明，本文所用的术语“或”一般意在表示“和/或”。在术语因提供分离或组合能力是不清楚的而被预见的情况下，部件或步骤的组合也将视为已被指明。
[0055]
本发明所示实施例的上述描述(包括在说明书摘要中所述的内容)并非意在详尽列举或将本发明限制到本文所公开的精确形式。尽管在本文仅为说明的目的而描述了本发明的具体实施例和本发明的实例，但是正如本领域技术人员将认识和理解的，各种等效修改是可以在本发明的精神和范围内的。如所指出的，可以按照本发明所述实施例的上述描述来对本发明进行这些修改，并且这些修改将在本发明的精神和范围内。
[0056]
本文已经在总体上将系统和方法描述为有助于理解本发明的细节。此外，已经给出了各种具体细节以提供本发明实施例的总体理解。然而，相关领域的技术人员将会认识到，本发明的实施例可以在没有一个或多个具体细节的情况下进行实践，或者利用其它装置、系统、配件、方法、组件、材料、部分等进行实践。在其它情况下，并未特别示出或详细描述公知结构、材料和/或操作以避免对本发明实施例的各方面造成混淆。
[0057]
因而，尽管本发明在本文已参照其具体实施例进行描述，但是修改自由、各种改变和替换亦在上述公开内，并且应当理解，在某些情况下，在未背离所提出发明的范围和精神的前提下，在没有对应使用其他特征的情况下将采用本发明的一些特征。因此，可以进行许多修改，以使特定环境或材料适应本发明的实质范围和精神。本发明并非意在限制到在下面权利要求书中使用的特定术语和/或作为设想用以执行本发明的最佳方式公开的具体实施例，但是本发明将包括落入所附权利要求书范围内的任何和所有实施例及等同物。因而，本发明的范围将只由所附的权利要求书进行确定。

技术特征：

1.一种抗功耗分析攻击单元，其特征在于，包括：一类第一mos管；一类第二mos管；一类第三mos管；一类第四mos管；一类第五mos管；二类第一mos管；二类第二mos管；二类第三mos管；二类第四mos管；所述一类第一mos管的源极连接第一位线，所述一类第一mos管的栅极与写字线信号连接，所述一类第一mos管的漏极连接二类第一mos管的栅极、一类第三mos管的栅极以及二类第二mos管的漏极，所述二类第一mos管的源极连接二类第二mos管的源极并连接到电源端，所述一类第二mos管的栅极连接写控制信号，所述一类第二mos管的源极连接二类第二mos管的栅极，所述二类第一mos管的漏极和一类第三mos管的源极围成第二存储节点，所述一类第二mos管的漏接连接一类第三mos管的栅极，所述一类第二mos管的漏极和二类第二mos管的漏极围成第一存储点，所述一类第三mos管的漏极连接接地端；所述二类第三mos管的源极连接第二位线，所述二类第三mos管的栅极连接二类第一mos管的漏极、一类第三mos管的源极以及第二存储点，所述二类第三mos管的漏极与一类第四mos管的源极连接，所述一类第四mos管的栅极与读字线信号连接，所述一类第四mos管的漏极与二类第四mos管的漏极连接并接到接地端，所述二类第四mos管的栅极接到第二存储点，二类第四mos管的源极与一类第五mos管的漏极相连，所述一类第五mos管的栅极连接读控制信号，所述一类第五mos管的源极与第一位线连接。2.根据权利要求1所述的抗功耗分析攻击单元，其特征在于，所述一类第一mos管为传输管。3.根据权利要求1所述的抗功耗分析攻击单元，其特征在于，在进入读操作时，所述第一位线与第二位线均充电至高电平，所述读字线与读控制信号使能。4.根据权利要求3所述的抗功耗分析攻击单元，其特征在于，在读操作过程中，所述第一位线与第二位线中始终有一根位线被下拉至低电平，另一根位线则保持高电平。5.根据权利要求1所述的抗功耗分析攻击单元，其特征在于，在写操作部分的初始通电时，所述第一存储点中的数据被拉高至“1”，所述第二存储点中的数据被下拉到“0”。6.根据权利要求5所述的抗功耗分析攻击单元，其特征在于，在进入写操作时，写入的数据同步至所述第一位线，所述第二位线始终被拉高至高电平。7.根据权利要求6所述的抗功耗分析攻击单元，其特征在于，在写操作开始阶段，写控制信号使能，所述写字线保持低电平。8.根据权利要求7所述的抗功耗分析攻击单元，其特征在于，在写操作开始后，所述写控制信号保持低电平，所述写字线信号使能，所述读字线信号于写字线信号使能后使能。9.根据权利要求1所述的抗功耗分析攻击单元，其特征在于，所述一类第一mos管、一类第二mos管、一类第三mos管、一类第四mos管与一类第五mos管均为nmos管。10.根据权利要求1所述的抗功耗分析攻击单元，其特征在于，所述二类第一mos管、二类第二mos管、二类第三mos管与二类第四mos管均为pmos管。

技术总结

本发明公开了一种抗功耗分析攻击单元，其由一类第一MOS管、一类第二MOS管、一类第三MOS管、一类第四MOS管、一类第五MOS管、二类第一MOS管、二类第二MOS管、二类第三MOS管、二类第四MOS管构成。本发明的抗功耗分析攻击单元能够使得单元功耗与读出的数据无关，继承了传统单元在读操作时对抗功耗攻击的天然优势，保持了功耗与读出数据的低相关性，而且能够达到数据翻转和数据保持时的功耗平衡，并且由于在写操作开始阶段存储点数据刷新，无论第一存储点初始储存的数据是什么，都可以保证功耗的一致性，并且综合看存储点读、写任何数据时都只消耗单个位线的能量，因此存储点总体功耗也较低。低。低。