集成组合件内的参考电压发生器的制作方法

阅读：评论：0

1.本技术涉及集成组合件和参考电压发生器。

背景技术：

2.集成电路可将参考电压用于许多应用。举例来说，参考电压可与电容器板、屏蔽线、数据感测放大器等耦合。
3.可能需要以合适的方式产生参考电压(vref)，使得参考电压准确且可控。参考图1描述实例参考电压发生器1000。
4.参考电压发生器1000包含串联布置在vdd电源端子1004与vss电源端子1006之间的数个电阻组件1002。电阻组件通过开关1008耦合到与增益缓冲器1012相关联的馈线1010。vref是来自增益缓冲器的输出。
5.开关1008可用于控制电耦合到馈线1010的电阻组件1002的数量，且因此控制来自增益缓冲器1012的vref输出。开关1008、馈线1010和增益缓冲器1012可被视为参考电压产生电路系统的实例；或换句话说，耦合到参考电压发生器1000内的电阻组件1002的电路系统的实例。
6.在一些应用中，集成电路可包括存储器。参考图2到6描述实例现有技术存储器配置。
7.图2展示存储器配置1100的区。实例区包含数字线1112上的存储器单元1110。
8.存储器单元包含与晶体管(存取装置)1106耦合的电容器1108。
9.晶体管1106包含半导体柱1104，且包含接近于柱1104的门控结构1102。结构1102通过栅极介电材料1105与柱1104间隔开。
10.柱1104包括半导体材料，例如硅。门控结构1102选择性地控制穿过柱1104的电流，且因此控制电容器1108与数字线1112之间的电耦合。
11.门控结构1102沿着相对于图2的横截面延伸进出页面的字线1114。图2a展示存储器配置1100的俯视图，且说明字线1114与数字线1112的关系；且具体地展示，字线1114可对应于沿着第一方向延伸的第一系列线性结构，且数字线1112可对应于沿着第二方向延伸的第二系列线性结构，所述第二方向基本上正交于第一方向(其中术语“基本上正交”意指在合理的制造和测量公差内正交)。数字线1112在图2a中以短划线(虚线)视图展示以指示其在字线1114下方。
12.应注意，图2展示分叉成处于半导体柱1104的相对侧上的两个片段的实例字线1114。在其它应用中，字线可具有其它配置，包含例如全环绕栅极配置、仅沿着半导体柱的一侧的字线配置等。图2a以简化配置展示字线1114，其中每一字线包括单个片段而非图2的分叉片段。然而，应理解，图2a的简化配置可一般表示任何合适的字线配置，包含例如图2的分叉片段配置。
13.图2a中并未展示存储器单元1110，以便简化图式。然而，应理解，每一存储器单元将由数字线1112中的一个结合字线1114中的一个唯一地寻址。实际上，存储器配置1100可
对应于包括数百、数千、数十万、数百万、数亿等数目的存储器单元1110的存储器阵列，且包括合适数目的数字线1112和字线1114。图2a的数字线1112和字线1114可理解为在大体水平方向上延伸，其中字线1114沿着所说明的x轴方向延伸，且数字线1112沿着所说明的y轴方向延伸。
14.图2b展示沿着横截面侧视图的存储器区1100的部分，其中字线1114是与数字线1112分开说明的。类似于图2a中所利用的表示，个别字线1114在图2b中展示为单个片段。
15.字线1114支撑在基底1116上方。此类基底可包括绝缘材料，且在一些实施例中，可包括在半导体衬底上方的绝缘材料(其中下文关于图4定义术语“半导体衬底”)。基底1116在大体水平方向上延伸。字线1114也在大体水平方向上延伸，其中此方向相对于图2b的视图进出页面。在一些应用中，图2b的字线1114可被视为在平面定向中，其中字线全部沿着与彼此基本上相同的水平平面。
16.图3中展示存储器配置1200的另一实例。晶体管(存取装置)1206包含半导体材料1204的水平延伸片段，其中此类片段包含源极/漏极区1238和1240并且包含沟道区1242。电容器1208通过导电互连件1244与晶体管1206耦合。在一些应用中，导电互连件可被视为电容器的部分，并且可例如被视为此类电容器的存储节点的部分。
17.存储器单元1210包括晶体管1206和电容器1208。存储器单元被布置在存储器配置(存储器阵列)1200内，其中此类阵列具有沿着所说明的z轴方向延伸的行1224，且具有沿着所说明的x轴方向延伸的列1246。数字线1212沿着列1246延伸，且与晶体管1206的源极/漏极区1238耦合。字线1214沿着存储器阵列的行1224延伸，且邻近于晶体管1206的沟道区1242。在所说明的实施例中，字线中的每一个包括两个片段，其中此类片段处于沟道区1242的相对侧上。在其它实施例中，字线可包括其它合适的配置，且可例如仅在沟道区的一侧上包括单一组件，可包括全环绕栅极配置等。
18.字线1214可通过类似于图2的材料1105的栅极介电材料与沟道区1242间隔开，但此类栅极介电材料未在图3中展示以便简化图式。
19.晶体管1206的主体区(沟道区)1242与导电板1248耦合。此类板可用于在存储器单元1210的一些操作模式期间使得过量载流子(例如，空穴)能够从主体区1242排出。
20.图4展示图3的组合件1200沿着y轴方向的横截面侧视图，并且图解说明上文参考图3所描述的结构中的一些。晶体管1206展示为沿着y轴方向水平延伸。字线1214展示为沿着z轴方向竖直延伸，且数字线1212展示为相对于图4的横截面图水平延伸进出页面。图4中并未展示导电板1248(图3)，以便简化图式。
21.横向相邻的存储器单元1210的电容器1208展示为共享图4的存储器配置1200中的板电极1250。
22.基底1216支撑存储器配置1200的组件。此类基底可包括半导体材料，且可例如包括单晶硅、主要由单晶硅组成或由单晶硅组成。基底1216可称为半导体衬底。术语“半导体衬底”意指包括半导电材料的任何构造，所述半导电材料包含但不限于：块状半导电材料，例如(单独或在包括其它材料的组合件中的)半导电晶片；和(单独或在包括其它材料的组合件中的)半导电材料层。术语“衬底”是指任何支撑结构，包含但不限于上文所描述的半导体衬底。在一些应用中，基底1216可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含例如耐火金属材料、阻隔材料、扩散材料、绝缘体材料等中的
一或多种。
23.图5中展示存储器配置1300的另一实例。晶体管(存取装置)1306包含半导体材料1304的水平延伸片段，其中此类片段包含源极/漏极区1338和1340并且包含沟道区1342。电容器1308通过导电互连件1344与晶体管1306耦合。在一些应用中，导电互连件可被视为电容器的部分，并且可例如被视为此类电容器的存储节点的部分。
24.存储器单元1310包括晶体管1306和电容器1308。存储器单元布置在存储器配置(存储器阵列)1300内。数字线1312沿着存储器阵列的列延伸且与晶体管1306的源极/漏极区1338耦合。数字线沿着z轴方向竖直延伸。
25.字线1314沿着存储器阵列的行延伸，且邻近于晶体管1306的沟道区1342。字线1314通过栅极介电材料1305与沟道区1342间隔开。
26.晶体管1306的主体区(沟道区)1342与导电板1348耦合。此类板可用于在存储器单元1310的一些操作模式期间使得过量载流子(例如，空穴)能够从主体区1342排出。
27.图6展示图5的组合件1300沿着x轴方向的横截面侧视图，并且图解说明上文参考图5所描述的结构中的一些。晶体管1306展示为沿着x轴方向水平延伸。数字线1312展示为沿着z轴方向竖直延伸，且字线1314展示为相对于图6的横截面图水平延伸进出页面。
28.横向相邻的存储器单元1310的电容器1308展示为共享板电极1350。
29.存储器配置1300的所说明组件展示为由基底1316支撑。此类基底可为半导体衬底。
30.在集成组合件的制造期间的持续目标是增加封装密度且由此节省宝贵的半导体占据面积。期望开发改进的参考电压发生器，其与常规的参考电压发生器相比可封装到更紧密的占用面积中。

技术实现要素：

31.本公开涉及一种具有参考电压发生器的集成组合件。
32.在一个实施例中，提供一种集成组合件。所述集成组合件包括：存储器区和参考电压发生器。所述存储器区包括存储器单元和经配置以用于寻址所述存储器单元的感测/存取线。所述参考电压发生器接近所述存储器区，其中所述参考电压发生器包含与所述感测/存取线基本上相同地配置的电阻单元。
33.在一个实施例中，提供一种集成组合件。所述集成组合件包括：存储器区和参考电压发生器。所述存储器区包括存储器单元、数字线和字线，其中所述存储器单元中的每一个利用所述字线中的一个以及所述数字线中的一个来唯一地寻址，且所述字线与驱动器电路系统耦合。所述参考电压发生器接近所述存储器区，其中所述参考电压发生器包含与所述字线基本上相同地配置的电阻单元。
34.在一个实施例中，提供一种集成组合件。所述集成组合件包括：存储器区和参考电压发生器。所述存储器区包括：存储器单元、数字线和字线，其中所述存储器单元中的每一个利用所述字线中的一个以及所述数字线中的一个唯一地寻址且所述数字线与感测电路系统耦合。所述参考电压发生器接近所述存储器区，其中所述参考电压发生器包含与所述数字线基本上相同地配置的电阻单元。
附图说明
35.图1为现有技术参考电压发生器的示意图。
36.图2为包括现有技术存储器单元的现有技术组合件的区的图解横截面侧视图。图2a为包括字线和数字线的现有技术布置的现有技术组合件的区的图解自顶向下视图。图2b为包括字线布置的现有技术组合件的区的图解横截面侧视图。
37.图3为现有技术集成组合件的区的图解三维视图。
38.图4为与图3的组合件类似的现有技术组合件的区的图解横截面侧视图。
39.图5为现有技术集成组合件的区的图解三维视图。
40.图6为与图5的组合件类似的现有技术组合件的区的图解横截面侧视图。
41.图7为实例集成组合件的区的图解示意图。
42.图8为实例集成组合件的区的图解示意图。
43.图9为实例集成组合件的区的图解示意图。
44.图10为实例集成组合件的区的图解示意图。
45.图11为实例集成组合件的区的图解自顶向下视图。
46.图11a为与图11的组合件类似的实例集成组合件的区的图解侧视图。
47.图12为实例参考电压发生器的区的图解示意图。
48.图13为另一实例参考电压发生器的区的图解示意图。
49.图14为实例集成组合件的区的图解侧视图。
50.图15为实例集成组合件的区的图解侧视图。
51.图16为实例集成组合件的区的图解侧视图。
具体实施方式
52.一些实施例包含经配置以并入到集成组合件中的参考电压发生器。下文参考图7到16描述实例实施例。
53.在一些实施例中，存储器区(存储器阵列)可被视为包括存储器单元，且包括经配置以用于寻址存储器单元的感测/存取线(其中术语“感测/存取线”对于字线和数字线是通用的)。参考电压发生器可接近于存储器区而形成，且可利用与存储器阵列的感测/存取线匹配的电阻单元。因此，电阻单元可在形成和图案化感测/存取线期间有利地形成和图案化，这可简化参考电压发生器的制造，且由此与制造参考电压发生器的常规方法相比节省时间和成本。此外，本文中所描述的参考电压发生器可高度集成到集成组合件中，由此节省宝贵的半导体占据面积。
54.图7到10说明参考电压发生器的电阻单元与存储器阵列的感测/存取线匹配(即，参考电压发生器的电阻单元经配置以与感测/存取线基本上相同)的实例应用，其中图7和8说明参考电压发生器的电阻单元与存储器阵列的字线匹配的实例应用，且其中图9和10说明参考电压发生器的电阻单元与存储器阵列的数字线匹配的实例应用。
55.参考图7，参考电压发生器4展示为接近于集成组合件内的存储器阵列2而形成。
56.存储器阵列2包含存储器单元(mc)10，且包含经配置以用于寻址存储器单元的数字线12和字线14。存储器单元10中的每一个利用字线14中的一个和数字线12中的一个来唯一地寻址。在所说明的实施例中，字线标记为wl1到wl6，且数字线标记为dl1到dl6。所说明
的存储器单元、数字线和字线可表示与存储器阵列2相关联的大量存储器单元、数字线和字线。举例来说，存储器阵列可包括数千、数十万、数百万、数亿等数目的存储器单元10；且因此还可包括数千、数十万、数百万、数亿等数目的数字线12和字线14。
57.数字线12与感测电路系统20(例如，感测放大器电路系统)耦合，且字线14与驱动器电路系统22耦合。
58.参考电压发生器4展示为包括与存储器阵列的字线14对准的电阻单元26。电阻单元26可与字线14同时制造，且可与字线14基本上相同地配置。举例来说，电阻单元26可包括与字线14相同的组合物、厚度、高度等。电阻单元26和字线14的共同组合物可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)，和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。
59.电阻单元26的长度可相对于字线14不同，且电阻单元26的长度可经定制以在此类电阻单元内实现所要电阻。
60.在图7的实施例中，结构24与电阻单元26相关联，其中此类结构与存储器阵列2的存储器单元10基本上相同(例如，结构24可包括电容器)。结构24未被用作存储器单元，但如果这样做简化了在形成参考电压发生器4和存储器阵列2期间的制造过程，那么所述结构可与存储器单元10一起制造。并且，结构28与参考电压发生器4相关联，其中此类结构与存储器阵列的数字线12基本上相同。结构28未被用作数字线，但如果这样做简化了在形成参考电压发生器4和存储器阵列2期间的制造过程，那么所述结构可与数字线12一起制造。
61.电阻单元26的对展示为通过导电互连件30彼此串联耦合。配对的电阻单元一起形成电阻组件32(在其它实施例(未图示)中，电阻组件32中的至少一些可包括多于两个电阻单元)。所说明的实施例包括三个此类电阻组件，其可被称为第一电阻组件32a、第二电阻组件32b和第三电阻组件32c。第一电阻组件32a和第二电阻组件32b通过导电互连件34a彼此串联耦合，且第二电阻组件32b和第三电阻组件32c通过导电互连件34b彼此串联耦合。在一些实施例中，导电互连件34a和34b可分别被称为第一导电互连件和第二导电互连件。此类导电互连件与参考电压产生电路系统40耦合。下文参考图12和13描述参考电压产生电路系统的实例配置。
62.图7的参考电压发生器4展示为与第一电压电源端子36和第二电压电源端子38耦合。在所展示的实施例中，电压电源端子分别处于对应于vss和vout的电压下。普通技术人员可容易地确定用于预期应用的vss和vout的合适电压。
63.图8展示与图7的配置类似的配置，但从参考电压发生器4中省略了结构24和28。与图7的实施例相比，图8的实施例可节省材料(且可由此节省此类材料的成本)，且可为相对于图7的实施例优选的实施例，其条件是与在制造图8的实施例期间引入的额外复杂度(例如，额外掩蔽步骤等)相关联的成本被与降低的材料成本相关联的节省所抵消。
64.图9展示参考电压发生器4接近于存储器阵列2而形成的另一实例实施例。图9的实施例与图7的实施例的不同之处在于，图9的电阻单元26与存储器阵列的数字线12基本上相同，而不是与字线14基本上相同。图9的配置包含上文参考图7所描述的额外结构24，且包含与图7的结构28类似的额外结构28a；但图9的结构28a与存储器阵列的字线14匹配，而图7的结构28与存储器阵列的数字线12匹配。
65.电阻单元26可与数字线12同时制造，且可与数字线12基本上相同地配置。举例来说，电阻单元26可包括与数字线12相同的组合物、厚度、高度等。电阻单元26和数字线12的共同组合物可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)，和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。
66.图10展示与图9的实施例类似的实施例，但从参考电压发生器4中省略了额外结构24和28a。
67.图7到10的存储器阵列2可为例如动态随机存取存储器(dram)阵列、铁电随机存取存储器(feram)阵列等。图7到10的参考电压发生器4可相对于相关联的存储器阵列2处于任何合适位置中，且可例如从存储器阵列横向偏移和/或从存储器阵列竖直偏移。
68.图11和11a展示参考电压发生器4经配置以包含电阻单元26的实例应用，所述电阻单元与图2到2b的存储器阵列1100的感测/存取线基本上相同(例如，所述电阻单元与存储器阵列的字线1114基本上相同)。图11为参考电压发生器4的图解自顶向下视图，且图11a为沿着图11的线a-a的图解横截面侧视图。如上文所描述，图2到2b的存储器阵列1100可被视为具有主要相对于底层支撑基底1116水平延伸的感测/存取线(例如，字线1114)。由于图11和11a的参考电压发生器4的电阻单元26与存储器阵列1100的感测/存取线(例如，字线1114)匹配，因此此类电阻单元还可主要相对于底层支撑基底水平延伸。图11和11a的电阻单元26展示为主要沿着所说明的y轴延伸；且此y轴可对应于图2a的x轴或y轴，这取决于图11和11a的电阻单元26是与图2a的数字线1112还是字线1114匹配。
69.图11和11a的实施例展示并入到电阻组件32a到32e中的配对的电阻单元。配对的电阻单元26通过导电互连件30彼此耦合，且电阻组件32a到32e通过导电互连件34a到34d彼此串联耦合。导电互连件34a到34d与参考电压产生电路系统40耦合。
70.导电互连件30和34可相对于电阻组件26处于任何合适位置中。在一些实施例中，电阻组件可横向延伸，且导电互连件30和34可处于此类导电互连件的横向外部，如图11中所图解说明。替代地，导电互连件30可设置于横向延伸的电阻单元26上方(如图11a中所图解说明)，和/或导电互连件34可设置于横向延伸的电阻单元26下方(如图11a中所图解说明)。参考电压产生电路系统40可包括处于横向延伸的电阻单元26的横向外部的组件，和/或可包括从横向延伸的电阻单元26竖直偏移(例如，处于此类横向延伸的电阻单元的区域正下方)的组件。
71.图11和11a的电压参考发生器4展示为包括上文参考图7到10所描述的电源端子36和38。此类电源端子可处于任何合适的电压下。
72.参考电压产生电路系统40可包括任何合适的配置。参考图12和13描述实例配置。
73.参考图12，参考电压产生电路系统40具有与上文参考图1所描述的配置类似的配置。具体来说，电路系统40包括耦合到增益缓冲器44的多个开关42，且参考电压(vref)为来自增益缓冲器的输出(其中参考电压输出标记为45)。开关42可一起被视为开关电路系统46，所述开关电路系统经配置以选择性地将互连件34a到34d与参考电压输出45耦合。
74.开关电路系统46可相对于电阻组件32a到32e设置于任何合适位置中，且在一些实施例中可处于电阻组件下方，相对于电阻组件横向偏移等。
75.参考图13，开关电路系统46可对应于开关控制器48，所述开关控制器有效地用作
与参考电压输出45耦合的可变电阻器50。在所说明的实施例中，可变电阻器50设置成与同电源端子54耦合的另一可变电阻器52串联。电源端子54展示为提供vss电压。增益缓冲器44与可变电阻器50和52耦合。反馈电压(vfb)从增益缓冲器的负端子延伸到与可变电阻器50和52耦合的节点，且输入电压(vin)与增益缓冲器的正端子耦合。所属领域的技术人员可容易地确定输入电压和反馈电压。
76.图13的开关电路系统46可相对于电阻组件32a到32e设置于任何合适位置中，且在一些实施例中可处于电阻组件下方，相对于电阻组件横向偏移等。
77.图12和13的实例配置仅用于说明性目的，且经提供以将实例参考电压产生电路系统的实例组件传送到读取器。应理解，可利用其它配置，和/或可修改图12和13的配置以适合于特定应用。此外，应注意，图13的vref可处于与vout相同的电压下，且在一些应用中可被视为电耦合到vout(或甚至短接到vout)。
78.图11和11a的电阻单元26被描述为主要相对于底层基底水平延伸。在其它实施例中，电阻单元可主要相对于底层基底竖直延伸。此类实施例可与上文参考图3到6所描述的类型的存储器阵列相关联。
79.图14图解说明与上文参考图11所描述的参考电压发生器类似的参考电压发生器4，但电阻单元26沿着竖直z轴而不是沿着横向y轴延伸。配对的电阻单元26之间的导电互连件30可处于电阻单元26上方，且导电互连件34a到34d可处于电阻单元下方。参考电压产生电路系统40可相对于电阻单元26处于任何合适位置中，且在一些实施例中，参考电压产生电路系统40中的至少一些可处于电阻单元26正下方且与类似于上文参考现有技术所描述的基底1216和1316的支撑基底60相关联。
80.竖直延伸的电阻单元26可与同存储器阵列相关联的字线(例如，与图4的字线1214类似的字线)基本上相同，或可与同存储器阵列相关联的数字线(例如，与图6的数字线1312类似的数字线)基本上相同。图15展示参考电压发生器4的一个区，在所述区中，电阻单元26经配置以与图4的竖直延伸的字线1214基本上相同，且图16展示参考电压发生器4的一个区，在所述区中，电阻单元26经配置以与图6的竖直延伸的数字线1312基本上相同。
81.图15和16的参考电压发生器4中的每一个展示为具有与电阻单元26相关联的结构24，其中此类结构与相关联存储器阵列的存储器单元基本上相同(例如，结构24可包括与上文关于图4和6的现有技术所描述的电容器类似的电容器)。在图15和16的所说明实施例中，电阻单元26竖直(或至少主要竖直)延伸，且结构24内的电容器水平(或至少主要水平)延伸。术语“主要竖直”意指整体指示方向比水平更竖直，且术语“主要水平”意指指示方向比竖直更水平。在一些实施例中，术语“主要竖直”可意指基本上竖直，其中术语“基本上竖直”意指在合理的制造和测量公差内竖直；且术语“主要水平”可意指基本上水平，其中术语“基本上水平”意指在合理的制造和测量公差内水平。
82.在一些实施例中，图15和16的结构24(例如，所展示的水平延伸电容器)可被视为在电阻组件32内成组地布置。具体来说，第一组结构24a可被视为沿着电阻组件32内的电阻单元中的一个，且第二组结构24b可被视为沿着电阻组件32内的电阻单元中的另一个。在图15和16的所展示实施例中，结构24a和结构24b在它们之间共享电容器板62。
83.应注意，图16的实施例展示参考电压发生器4内的导电板64，其中此类导电板类似于上文参考图5和6所描述的板1348。类似板可在图15的参考电压发生器4内，其中此类板类
似于图3的板1248。替代地，可省略图16的板64，且可从图15的参考电压发生器中省略类似板。并且，应注意，类似于上文参考图8和10所描述的实施例，在一些实施例中可从图15和16的参考电压发生器中省略结构24和28。
84.上文所论述的组合件和结构可以在集成电路内利用(其中术语“集成电路”意指由半导体衬底支撑的电子电路)；并且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
85.除非另外规定，否则本文中所描述的各种材料、物质、组合物等可由现在已知或尚待开发的任何合适的方法形成，所述方法包含例如原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)等。
86.术语“介电”和“绝缘”可用于描述具有绝缘电性质的材料。所述术语在本公开中被视为同义的。在一些情况下使用术语“介电”和在其它情况下使用术语“绝缘”(或“电绝缘”)可能是为了在本公开内提供语言变化以简化所附权利要求书内的前提基础，而非用于指示任何显著的化学或电学差异。
87.术语“电连接”和“电耦合”均可用于本公开中。所述术语被视为同义。在一些情况下使用一个术语和在其它情况下使用另一术语可能是为了在本公开内提供语言变化以简化所附权利要求书内的前提基础。
88.图式中的各种实施例的特定定向仅用于说明性目的，且在一些应用中，实施例可相对于所展示定向旋转。本文中所提供的描述和所附权利要求书涉及在各种特征之间具有所描述关系的任何结构，不管结构是处于各图的特定定向还是相对于此类定向旋转。
89.除非另外规定，否则随附说明的横截面图仅展示横截面平面内的特征而不展示横截面平面后的材料，以便简化图式。
90.当结构在上文中被称为“在另一结构上”、“邻近另一结构”或“抵靠另一结构”时，所述结构可直接在所述另一结构上或还可能存在介入结构。相比之下，当结构被称为“直接在另一结构上”、“直接邻近另一结构”或“直接抵靠另一结构”时，不存在介入结构。术语“正下方”、“正上方”等并不指示直接物理接触(除非以其它方式明确地陈述)，而是替代地指示直立对准。
91.结构(例如，层、材料等)可被称为“竖直延伸”以指示结构大体上从底层基底(例如，衬底)向上延伸。竖直延伸的结构可或可不相对于基底的上表面基本上正交延伸。术语“基本上竖直”意指在合理的制造和测量公差内竖直。在一些实施例中，竖直延伸的结构可延伸成相对于底层基底的水平表面竖直的程度在
±
10
°
内。
92.结构(例如，层、材料等)可被称为“水平延伸”以指示所述结构大体沿着与底层基底(例如，衬底)的水平上表面相同的方向。水平延伸的结构可或可不相对于基底的上表面基本上平行延伸。术语“基本上平行”意指在合理的制造和测量公差内平行。在一些实施例中，水平延伸的结构可延伸成相对于底层基底的水平表面竖直的程度在
±
10
°
内。
93.一些实施例包含一种集成组合件，其具有具备存储器单元和经配置以用于寻址存储器单元的感测/存取线的存储器区，且具有接近于存储器区的参考电压发生器。参考电压
发生器包含与感测/存取线基本上相同地配置的电阻单元。
94.一些实施例包含一种集成组合件，其具有具备存储器单元、数字线和字线的存储器区。存储器单元中的每一个利用字线中的一个以及数字线中的一个来唯一地寻址。字线与驱动器电路系统耦合。参考电压发生器接近于存储器区。参考电压发生器包含与字线基本上相同地配置的电阻单元。
95.一些实施例包含一种集成组合件，其具有具备存储器单元、数字线和字线的存储器区。存储器单元中的每一个利用字线中的一个以及数字线中的一个来唯一地寻址。数字线与感测电路系统耦合。参考电压发生器接近于存储器区。参考电压发生器包含与数字线基本上相同地配置的电阻单元。
96.根据规定，已关于结构和方法特征以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的特定特征，因为本文中所公开的构件包括实例实施例。因此，权利要求书具有如书面所说明的全部范围，且应根据等效物原则恰当地进行解释。

技术特征：

1.一种集成组合件，其包括：存储器区，其包括存储器单元和经配置以用于寻址所述存储器单元的感测/存取线；以及参考电压发生器，其接近所述存储器区；所述参考电压发生器包含与所述感测/存取线基本上相同地配置的电阻单元。2.根据权利要求1所述的集成组合件，其中所述感测/存取线主要相对于底层支撑基底水平延伸。3.根据权利要求1所述的集成组合件，其中所述感测/存取线主要相对于底层支撑基底竖直延伸。4.根据权利要求1所述的集成组合件，其中所述感测/存取线为字线。5.根据权利要求1所述的集成组合件，其中所述感测/存取线为数字线。6.根据权利要求1所述的集成组合件，其中与所述存储器单元基本上相同的结构与所述电阻单元相关联。7.根据权利要求1所述的集成组合件，其包括：电阻组件，其经配置以各自包括彼此配对的两个所述电阻单元；存在至少三个所述电阻组件，其中所述三个所述电阻组件为第一电阻组件、第二电阻组件和第三电阻组件；第一导电互连件，其将所述第一电阻组件串联耦合到所述第二电阻组件；第二导电互连件，其将所述第二电阻组件串联耦合到所述第三电阻组件；以及开关电路系统，其经配置以选择性地将所述第一互连件和所述第二互连件耦合到参考电压输出。8.根据权利要求7所述的集成组合件，其中电容器处于所述电阻组件中的每一个的配对电阻单元之间；所述电容器水平延伸且所述电阻单元竖直延伸。9.根据权利要求7所述的集成组合件，其中电容器处于所述电阻组件中的每一个的配对电阻单元之间；其中所述电容器经布置以包含沿着所述配对电阻单元中的所述电阻单元中的一个的第一组和沿着所述配对电阻单元中的所述电阻单元中的另一个的第二组；且其中所述第一组和所述第二组共享共同板电极。10.一种集成组合件，其包括：存储器区，其包括存储器单元、数字线和字线；所述存储器单元中的每一个利用所述字线中的一个以及所述数字线中的一个来唯一地寻址；所述字线与驱动器电路系统耦合；以及参考电压发生器，其接近所述存储器区；所述参考电压发生器包含与所述字线基本上相同地配置的电阻单元。11.根据权利要求10所述的集成组合件，其中所述字线主要相对于底层支撑基底水平延伸。12.根据权利要求10所述的集成组合件，其中所述字线主要相对于底层支撑基底竖直延伸。13.根据权利要求10所述的集成组合件，其中所述字线具有第一长度，且所述电阻单元具有不同于所述第一长度的第二长度。14.根据权利要求10所述的集成组合件，其中所述字线和所述电阻单元包括共同导电
组合物。15.根据权利要求14所述的集成组合件，其中所述共同导电组合物包括金属。16.根据权利要求10所述的集成组合件，其包括：电阻组件，其经配置以各自包括彼此串联耦合的两个或更多个所述电阻单元；存在至少三个所述电阻组件，其中所述三个所述电阻组件为第一电阻组件、第二电阻组件和第三电阻组件；第一导电互连件，其将所述第一电阻组件串联耦合到所述第二电阻组件；第二导电互连件，其将所述第二电阻组件串联耦合到所述第三电阻组件；以及开关电路系统，其经配置以选择性地将所述第一互连件和所述第二互连件耦合到参考电压输出。17.根据权利要求16所述的集成组合件，其中所述开关电路系统处于所述电阻组件下方。18.根据权利要求10所述的集成组合件，其中与所述数字线基本上相同的结构与所述电阻单元相关联。19.根据权利要求10所述的集成组合件，其中与所述存储器单元基本上相同的结构与所述电阻单元相关联。20.根据权利要求19所述的集成组合件，其中所述结构包含电容器。21.一种集成组合件，其包括：存储器区，其包括存储器单元、数字线和字线；所述存储器单元中的每一个利用所述字线中的一个以及所述数字线中的一个唯一地寻址；所述数字线与感测电路系统耦合；以及参考电压发生器，其接近所述存储器区；所述参考电压发生器包含与所述数字线基本上相同地配置的电阻单元。22.根据权利要求21所述的集成组合件，其中所述数字线和所述电阻单元包括共同含金属组合物。23.根据权利要求21所述的集成组合件，其包括：电阻组件，其经配置以各自包括彼此串联耦合的两个或更多个所述电阻单元；存在至少三个所述电阻组件，其中所述三个所述电阻组件为第一电阻组件、第二电阻组件和第三电阻组件；第一导电互连件，其将所述第一电阻组件串联耦合到所述第二电阻组件；第二导电互连件，其将所述第二电阻组件串联耦合到所述第三电阻组件；以及开关电路系统，其经配置以选择性地将所述第一互连件和所述第二互连件耦合到参考电压输出。24.根据权利要求23所述的集成组合件，其中所述开关电路系统处于所述电阻组件下方。25.根据权利要求21所述的集成组合件，其中所述数字线主要相对于底层支撑基底水平延伸。26.根据权利要求21所述的集成组合件，其中所述数字线主要相对于底层支撑基底竖直延伸。27.根据权利要求21所述的集成组合件，其中与所述字线基本上相同的结构与所述电
阻单元相关联。28.根据权利要求21所述的集成组合件，其中与所述存储器单元基本上相同的结构与所述电阻单元相关联。29.根据权利要求28所述的集成组合件，其中所述结构包含电容器。30.根据权利要求29所述的集成组合件，其中所述电阻单元主要竖直延伸，且所述电容器主要水平延伸。

技术总结

本申请涉及一种集成组合件内的参考电压发生器。一些实施例包含一种集成组合件，其具有具备存储器单元和经配置以用于寻址所述存储器单元的感测/存取线的存储器区，且具有接近于所述存储器区的参考电压发生器。所述参考电压发生器包含与所述感测/存取线基本上相同地配置的电阻单元。一些实施例包含一种集成组合件，其具有具备存储器单元、数字线和字线的存储器区。所述存储器单元中的每一个利用所述字线中的一个以及所述数字线中的一个来唯一地寻址。所述字线与驱动器电路系统耦合，且所述数字线与感测电路系统耦合。参考电压发生器接近于所述存储器区。所述参考电压发生器包含与所述字线基本上相同地配置的电阻单元，和/或包含与所述数字线基本上相同地配置的电阻单元。单元。单元。