一种时间间隔测量装置的制作方法

阅读：评论：0

本实用新型涉及时间间隔测量技术领域，特别是涉及一种基于差分延迟技术的时间间隔测量装置。

背景技术：

时间间隔的测量是电子测量领域的一项基本内容，无论是在卫星导航、高速数字通信、精密定位还是在高能物理、现代天文学、大地测量等众多领域都大量涉及到时间的测量和同步问题，并且随着这些专业领域的飞速发展，对时间和频率的测量分辨率及精度要求也越来越高，所以时间间隔测量的课题研究既具有很高的学术价值又有着广泛的市场应用前景。

随着20世纪高新技术的迅猛发展，尤其在航空航天领域，例如gps和北斗的导航定位、火箭的发射与控制及精确制导武器等方面，对时间标准的要求越来越高，几乎没10年左右就有一个数量级的提高；同时，高新技术领域的发展对时间基标准器在准确度和稳定度也提出了很高要求。

量子物理学研究的兴起促进了以原子的跃迁频率为基准的原子时的发展，考虑到原子时的准确度只与原子自身的物理属性，即原子频标的准确度和稳定度，所以，采用基于高精度原子频标设计的原子钟是相当准确的。目前，以铯原子频标设计的铯原子钟精度已经达到飞秒量级，当然根据此原理建立的国际原子时也可以实现相同的数量级，这些技术的发展都为精密时间测量技术提供了坚实的理论基础。

时间间隔测量技术在原子核和粒子物理研究等基础研究领域也有重要的作用。如粒子物理实验中，飞行时间测量的时间范围一般是在几十纳秒的数量级，而漂移时间测量的时间范围则是几百纳秒的数量级。一般而言，粒子物理实验要求时间测量系统的时间分辨率和测量精度尽可能高，目前两者均在25ps左右的水平。

在国防科技中，高精度的时间同步也是一项重要研究课题。无论是突发保密通信、飞机和导弹的精确定位、战备预警还是雷达网之间的协调工作、各兵种间的协同作战都离不开高精度时间测量。随着科技的发展，这些领域对时间同步技术的要求会越来越高，时间间隔测量，特别是高分辨率、高稳定度的短时间间隔测量技术将会在国防安全、航天测控、数字通信网等领域发挥越来越重要的作用。

从时间间隔测量技术实现的方法来看，国际上主要应用基于cmos工艺实现的asic芯片，其测量精度高，但是工艺要求严格，设计周期长，开发费用高昂，设计不够灵活。就目前我国的时间间隔测量技术发展现状而言，由于我国半导体产业与发达国家还有一定的差距，短时间内还不能完全基于cmos工艺的asic电路来发展时间间隔测量技术。

技术实现要素：

本实用新型采用fpga芯片，解决了fpga不仅可以解决电路系统小化、低功耗、高可靠性等问题，克服了普通asic设计的设计周期长、投资大、灵活性差的缺点。

本实用新型采用的技术方案如下：

本发明提供了一种时间间隔测量装置，包括信号调理模块、测量模块和数据传输模块；待测信号输入到信号调理模块，信号调理模块将待测信号进行调理后转换成标准信号，发送到测量模块；测量模块计算出测量数据，并将测量数据转换成二进制码，发送到数据传输模块；数据传输模块将测量数据传输到单片机完成测量数据的处理，处理完成后通过显示器完成测量数据的显示。

进一步地，所述待测信号包括待测时间间隔的开始信号和结束信号，以及由晶振电路产生的时钟信号。

进一步地，所述测量模块包括粗测量单元、细测量单元和数据处理单元；所述粗测量单元用于计算待测时间间隔内开始信号和结束信号之间的周期数，并将周期数据传输至数据处理单元；所述细测量单元利用测量模块内部的延时单元，对不足一个周期的时间间隔进行测量，获得差分延迟线数据，并将延迟线数据传输至数据处理单元；数据处理单元根据周期数据和延迟线数据计算出时间间隔的测量数据，发送到数据传输模块。

进一步地，所述测量模块采用fpga芯片，fpga芯片内部配置有延迟单元，差分延迟线包括两组延迟单元，开始信号和停止信号分别通过差分延迟线，其中开始信号通过差分延迟线的延迟时间大于结束信号通过差分延迟线的时间，两者之间的差为差分延迟线数据。

进一步地，时钟信号通过fpga内部的锁相环pll进行倍频，作为时间间隔测量的基准频率信号。

进一步地，所述单片机采用msp430芯片，通过电平转换电路与计算机进行串口通讯。

进一步地，所述时间间隔测量装置还包括电源模块，所述电源模块为fpga芯片和单片机提供电压。

进一步地，所述电源模块提供的电压包括3.3v和1.5v。

进一步地，所述晶振电路采用20mhz的晶振源，通过lc滤波器对晶振的电源进行滤波。

进一步地，其特征在于，所述显示器采用lcd显示器。

本实用新型的有益效果在于，采用fpga芯片开发周期短，开发软件投入少，特别适宜应用在小批量、多品种的产品需求场合中。

附图说明

图1为本实用新型时间间隔测量装置结构框图；

图2为本实用新型晶振电路结构框图；

图3为本实用新型建立时间和保持时间示意图；

图4为本实用新型细测量单元电路结构图；

图5为本实用新型电源模块电路结构图。

具体实施方式

本实用新型提供了一种时间间隔测量装置，下面结合附图对本实用新型的具体实施方式进行进一步的详细描述。

图1是本实用新型时间间隔测量装置结构框图，所述时间间隔测量装置需要中三个输入信号，任何一段时间间隔的开始信号和结束信号，以及一个参考频率为标频20mhz的时钟信号(来保证系统时钟的精度和稳定性)。时钟信号来源于晶振电路，如图2所示，为了能够使晶振的输出频率稳定，采用了lc滤波器对晶振的电源进行滤波，尽可能减少干扰。时钟信号经fpga内部的锁相环pll获取200mhz的时钟，作为频率基准用于测量。

开始信号、结束信号和时钟信号送入信号调理模块，信号调理模块主要的作用是将待测信号通过放大、滤波等操作转换成测量模块能够识别的标准信号。待测信号可能会是正弦波信号，也可能是脉冲信号。对正弦的待测信号，需要将其整形成方波，并进行必要的滤波、放大处理以适应测量模块的要求。在具体实施例中，信号调理模块采用mc10116的两路差动放大器作为两个级联的放大器，再用一路差动放大器作为施密特触发器作用从而实现对待测信号的整形。

本实用新型测量模块采用fpga芯片，优选采用ep1c6q240c8芯片，包括三个单元，粗测量单元、精测量单元和数据处理单元。时间间隔测量的基本原理是利用小时间间隔来测量大时间间隔，粗测量单元的原理是利用计数器对待测时间间隔t内时钟周期的数目n进行计数，其目的是提高tdc(时间数字转换器，timetodigitalconverter)的量程。细测量单元的原理是利用fpga内部的小延时对不足一个周期的时间间隔进行测量，其作用是提高tdc的精度。

粗测量单元用于时钟计数开始于结束信号之间的周期数。粗测量单元实际就是个计数器，在开始信号和结束信号的控制下，开始和结束计数，并将输出结果传送至数据处理单元。但是在实现上，数字电路对数据和时钟的关系有一定的要求，也就是建立时间(setuptime)和保持时间(holdtime)必须得到满足，否则输出状态就不稳定，结果就不可预计。

建立时间是指在触发器的时钟信号上升沿到来之前，数据稳定不变的时间，如果建立时间不够，数据就不能在上升沿到来时打入触发器，如图3所示。保持时间是指在触发器的时钟信号上升沿到来之后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。

粗测量单元优选采用双计数器，也就是用一个小的计数器来驱动一个大的计数器，大计数器依靠小计数器的进位信号作使能端，进行计数。粗测量单元对开始和结束之间的间隔进行粗测量，并将计数结果输出给数据处理单元。

细测量单元是测量模块的核心部分，因为测量精度、非线性等指标取决于细测来量单元，细测量单元的测量精度决定了整个tdc系统的精度。细测量单元利用fpga内部的延时单元，对不足一个周期的时间间隔进行测量，获得差分延迟线数据，并将延迟线数据传输至数据处理单元。

本实用新型中细测量单元也就是差分延迟线，采用差分延迟内插法测量时间间隔，测量时间信号与时钟上升沿不同步的部分，输出控制这个粗测量单元的工作状况，也就是控制测量单元的开始和停止。细测量单元将数据传给数据处理模块。数据处理模块根据延迟线的数据，计算出相应参数。

差分延迟内插法将被测量时间间隔的开始信号和结束信号分别通过两路延迟链，其中开始信号通过的延迟链中每个延迟单元的量化延迟时间应略大于停止信号通过的延迟链中每个延迟单元的量化延迟时间。由于这个原因，两路信号经过各自的量化延迟电路过程中，在某一时刻会出现理论上的重合点c。根据发生重合时所经过的延迟级数可以计算出被测量的时间间隔。细测量单元电路结构如图4所示。

差分延迟线结构是由两组延迟单元构成，其中一组延迟单元的延迟时间为τ1，另一组延迟单元的延迟时间为τ2，每一对延迟单元之间搭配一个dq触发器。延迟单元是电平触发，而触发器是边沿触发。采用这种差分延迟线结构，最终系统分辨率为：

τ＝τ1-τ2

其中τ1略大于τ2。

数据处理单元完成两个功能，一是根据粗测量单元测量值和精测量单元测量值，计算测量结果。二是将结果转换成固定长的二进制码，传送给数据传输模块。数据传输模块将测量数据传输到单片机完成测量数据的处理，处理完成后通过显示器完成测量数据的显示。

单片机优选采用msp430f449芯片。msp430f449单片机有一个全双工的串行通讯口，所以单片机和计算机之间可以方便地进行串口通讯。进行串行通讯时要满足一定的条件，由于计算机的串口是rs232电平的，而单片机的串口是ttl电平的，两者之间必须有一个电平转换电路，优选采用专用芯片max232进行转换，max232芯片是maxim公司生产的、包括两路接收器和驱动器的ic芯片。max232芯片内部有一个电源电压变换器，可以把输入的电压变换成为rs-232c输出电平所需的±10v电压。

测量装置所需要的电压为3.3v和1.5v，其中fpga芯片的内核电压需要1.5v电压，而i/o需要的电压为3.3v，单片机msp430f449所需的电压为3.3v。电源模块采用lt3080芯片，lt3080是可以通过改变第三脚的电阻值来调节输出电压的新型架构的三态稳压器件，它实行并联散热，有效降低了降压过程中器件温度的升高。该芯片使用内部恒流源基准，可以实现多个稳压器并联使用来提供较大电流。lt3080具有2v到38v的宽范围电压输入，片内微调基准可以使输出电压达到的高准确度。宽范围电压输入输出、极高的电压准确度、低电源噪声、高纹波抑制以及外围器件少等众多优点使得该电源芯片在很多场合广泛使用，由于它具有的优良性能，因此完全可以胜任本具体实施例中电压转换的要求。图5即为电源模块的电路结构图。

以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

技术特征：

1.一种时间间隔测量装置，其特征在于，包括信号调理模块、测量模块和数据传输模块；待测信号输入到信号调理模块，信号调理模块将待测信号进行调理后转换成标准信号，发送到测量模块；测量模块计算出测量数据，并将测量数据转换成二进制码，发送到数据传输模块；数据传输模块将测量数据传输到单片机完成测量数据的处理，处理完成后通过显示器完成测量数据的显示；

所述待测信号包括待测时间间隔的开始信号和结束信号，以及由晶振电路产生的时钟信号；

所述测量模块包括粗测量单元、细测量单元和数据处理单元；所述粗测量单元用于计算待测时间间隔内开始信号和结束信号之间的周期数，并将周期数据传输至数据处理单元；所述细测量单元利用测量模块内部的延时单元，对不足一个周期的时间间隔进行测量，获得差分延迟线数据，并将延迟线数据传输至数据处理单元；数据处理单元根据周期数据和延迟线数据计算出时间间隔的测量数据，发送到数据传输模块。

2.如权利要求1所述的一种时间间隔测量装置，其特征在于，所述测量模块采用fpga芯片，fpga芯片内部配置有延迟单元，差分延迟线包括两组延迟单元，开始信号和停止信号分别通过差分延迟线，其中开始信号通过差分延迟线的延迟时间大于结束信号通过差分延迟线的时间，两者之间的差为差分延迟线数据。

3.如权利要求2所述的一种时间间隔测量装置，其特征在于，时钟信号通过fpga内部的锁相环pll进行倍频，作为时间间隔测量的基准频率信号。

4.如权利要求2所述的一种时间间隔测量装置，其特征在于，所述单片机采用msp430芯片，通过电平转换电路与计算机进行串口通讯。

5.如权利要求4所述的一种时间间隔测量装置，其特征在于，所述时间间隔测量装置还包括电源模块，所述电源模块为fpga芯片和单片机提供电压。

6.如权利要求5所述的一种时间间隔测量装置，其特征在于，所述晶振电路采用20mhz的晶振源，通过lc滤波器对晶振的电源进行滤波。

技术总结

本实用新型提供了一种时间间隔测量装置，包括信号调理模块、测量模块和数据传输模块；待测信号输入到信号调理模块，信号调理模块将待测信号进行调理后转换成标准信号，发送到测量模块；测量模块计算出测量数据，并将测量数据转换成二进制码，发送到数据传输模块；数据传输模块将测量数据传输到单片机完成测量数据的处理，处理完成后通过显示器完成测量数据的显示。本实用新型测量模块采用FPGA芯片，不仅可以解决电路系统小化、低功耗、高可靠性等问题，而且开发周期短，开发软件投入少。