1.本发明涉及一种高速信号采集系统，具体涉及一种单信道宽动态范围单次快
脉冲信号采集系统。
背景技术：
2.快脉冲信号测量在高能物理、辐射探测、爆轰实验等科学实验研究中具有广泛的应用。这些物理实验的发生过程极其短暂，其物理探测信号具有瞬变性的特点，时间宽度通常在纳秒级至微秒级量级。最为重要得是其幅度具有不确定性和跨度大的特点，幅度范围可能覆盖几毫伏到几百伏。另外，其信号还具有非周期性、单次不可重复的特点，给信号的精确获取带来了很大挑战。
3.目前，针对这种单次快脉冲信号的采集常采用多段量程覆盖的方法，其原理是首先利用功分器将信号分为多路，然后利用多个示波器或者数采仪信道通过量程搭接的方式获取，通过设置不同的增益使这些信道分别覆盖快脉冲信号的不同幅度范围。这种采集方法虽然能够实现快脉冲信号的采集，但是存在由于不同信道之间同步触发、偏置、调理
电路、模数转换器等差异带来的不一致性问题。
技术实现要素：
4.本发明的目的是针对单次快脉冲大动态范围获取常用多段量程覆盖的方法存在的由于不同信道之间同步触发
单元、偏置单元、调理电路、模数转换器等差异带来的不一致性的技术问题，而提供一种单信道宽动态范围单次快脉冲信号采集系统，利用单个记录信道在较短的时间内对单次快脉冲p1信号实现多次采样，同时可通过配置不同分路的衰减参数，实现单次快脉冲p1信号的大动态范围获取。
5.为解决上述技术问题，本发明所采用的技术方案为：
6.一种单信道宽动态范围单次快脉冲信号采集系统，其特殊之处在于：包括复合脉冲串成形电路s1、数据采集单元s2与采集还原单元s3；
7.复合脉冲串成形电路s1包括功分电路u1、n个衰减电路u2、n个模拟延迟电路u3以及一个复合电路u4，n为大于1的整数；
8.功分电路u1的输入端用于接收输入快脉冲p1，并将输入快脉冲p1均分为n路脉冲信号分别输入n个衰减电路u2；
9.n个衰减电路u2分别对n路脉冲信号进行增益调节，形成n路不同增益的脉冲分别输入对应的n个模拟延迟电路u3；
10.n个模拟延迟电路u3将n个信号延迟时间t
d1
、
…
、t
dn
分别加入对应n路不同增益的脉冲，产生n个相位分离脉冲分别输入复合电路u4的输入端；
11.复合电路u4将n个相位分离脉冲合成一个脉冲串p2，并输入到数据采集单元s2的输入端；
12.数据采集单元s2用于对脉冲串p2的波形数字化得到波形数据；数据采集单元s2与
采集还原单元s3相互通信连接；
13.采集还原单元s3用于从数字化后的波形数据中提取多次快脉冲p1的采样结果，并根据标定的垂直灵敏度和延迟时间得到不同量程的采样波形，进而实现单次输入快脉冲p1的大动态范围获取。
14.进一步地，所述功分电路u1为分立
电阻电路；衰减电路u2采用集成衰减器或者分立电阻；模拟延迟电路u3为模拟延迟线器件；复合电路u4为基于加法器原理的复合脉冲串成形器。
15.进一步地，所述功分电路u1包括电阻r1、电阻r
01
、电阻r
02
、
…
、电阻r
0n
；
16.电阻r1的一端与快脉冲p1连接，其另一端分别连接电阻r
01
、电阻r
02
、
…
、电阻r
0n
的一端；
17.电阻r
01
、电阻r
02
、
…
、电阻r
0n
的另一端分别连接n个衰减电路u2的输入端。
18.进一步地，所述衰减电路u2包括电阻r5、电阻r6以及电阻r7；
19.电阻r7的一端与电阻r5的一端连接，电阻r7的另一端与电阻r6的一端连接；电阻r5的另一端接地，电阻r6的的另一端接地；
20.n个衰减电路u2的电阻r7与电阻r5相连的一端分别与电阻r
01
、电阻r
02
、
…
、电阻r
0n
的另一端连接；
21.n个衰减电路u2的电阻r7与电阻r6相连的一端分别与n个模拟延迟电路u3的输入端连接。
22.进一步地，所述模拟延迟电路u3包括电阻r、电阻rin、电阻rout与模拟延迟线器件；
23.电阻rin的一端与电阻r的一端连接，电阻rin的另一端连接模拟延迟线器件的输入端，模拟延迟线器件的输出端与电阻rout一端连接；
24.电阻r的另一端接地，电阻rout的另一端接地；
25.电阻rin与电阻r连接的一端和对应衰减电路u2的电阻r7与电阻r6相连的一端连接；
26.n个模拟延迟电路u3的模拟延迟线器件的输出端分别和复合电路u4的输入端连接。
27.进一步地，所述复合电路u4包括电阻r
c1
、电阻r
c2
、
…
、电阻r
cn
；
28.电阻r
c1
的一端、电阻r
c2
的一端、
…
、电阻r
cn
的一端分别连接对应模拟延迟器的输出端；
29.电阻r
c1
的另一端、电阻r
c2
的另一端、
…
、电阻r
cn
的另一端相连，作为复合电路u4的输出端，并与数据采集单元s2的输入端相连。
30.进一步地，所述数据采集单元s2包括射频驱动单元、模数转换器、处理器单元、时钟同步单元、存储单元、触发单元、接口单元以及偏置单元；
31.射频驱动单元的输入端与复合电路u4的输出端连接；射频驱动单元的输出端与模数转换器的输入端连接，模数转换器的输出端连接处理器单元的输入端；
32.处理器单元的输出端分别与射频驱动单元、模数转换器的控制输入端连接；处理器单元分别与存储单元、接口单元相互通信连接；
33.时钟同步单元的输出端分别连接模数转换器、处理器单元以及存储单元，用于提
供时钟信号；
34.触发单元的输入端用于接收外部的触发单元信号trig，其输出端连接处理器单元的触发单元输入端；
35.偏置单元的输出端连接射频驱动单元的输入端；
36.接口单元与采集还原单元s3相互通信连接。
37.进一步地，所述复合脉冲串成形电路s1还包括限幅保护电路u5；
38.限幅保护电路u5包括二极管q1、二极管q2；二极管q1的正极和二极管q2的负极连接，并与复合电路u4的输出端连接；
39.二极管q1的负极连接正电源v+，二极管q2的正极连接负电源v-。
40.进一步地，所述n的取值为3。
41.进一步地，所述功分电路u1的阻抗为50ω，r1＝r2＝r3＝r4＝24.9ω；
42.r5＝r6＝61.1ω，r7＝24.7ω；
43.电阻r为50ω，rin＝rout＝z
line
＝50ω，其中z
line
为模拟延迟器的阻抗；
44.r
c1
＝r
c2
＝r
c3
，(r
line1
+r
c1
)//(r
line2
+r
c2
)//(r
line3
+r
c3
)＝50ω，其中r
line1
、r
line2
、r
line3
分别表示对应模拟延迟电路u3的输出阻抗。
45.与现有技术相比，本发明技术方案的有益效果是：
46.1、本发明复合脉冲串成形电路s1的输入端接收快脉冲p1，将输入快脉冲p1先分路再分别延迟，最后复合成一个脉冲串p2；所生成脉冲串p2中的每个脉冲与快脉冲p1的波形保持一致，实现对快脉冲p1的多次复制。同时分路中可分别加入不同的衰减电路u2从而形成不同增益的脉冲，因此所形成的脉冲串p2不仅是对快脉冲p1的多次波形复制而且是多个不同增益的脉冲。复合脉冲串成形电路s1输出的脉冲串p2接入数据采集单元s2的射频驱动单元电路中，数据采集单元s2实现对脉冲串p2的波形数字化，由于脉冲串p2复制了快脉冲p1的多个不同增益的脉冲波形，因此数据采集单元s2可实现对输入快脉冲p1的多次采样。数据采集单元s2将数字化后的波形上传到上位机的采集还原单元s3中，上位机利用采集软件从数字化后的波形数据中提取多次快脉冲p1的采样结果，并根据事先标定的垂直灵敏度和延迟时间得到不同量程的采样波形，进而实现单次输入信号快脉冲p1的大动态范围获取。
47.2、本发明利用复合脉冲串成形电路s1与数据采集单元s2构成的单个信道，即可实现单次输入信号快脉冲p1信号的多次采样，可以成倍减少采样系统的规模。
48.3、本发明主要在前端加入了复合脉冲串形成电路s1，复合脉冲串形成电路s1由功分电路u1、n个衰减电路u2、n个模拟延迟电路u3以及复合电路u4组成，而复合脉冲串形成电路s1的后端采用数据采集单元s2，数据采集单元s2的偏置电路(偏置单元)、射频驱动单元电路、模数转换器均采用同一电路(即同一信道)，因此多次采样的结果具有较好的一致性，可以避免多信道并行采样引入的信道差异。
49.4、功分电路u1将快脉冲p1分为n路输出；功分电路u1的n路输出与衰减电路u2的输入端相连，每路的衰减系数均可以通过衰减电路u2独立调节，而当任一衰减电路不需要衰减时，即该路的功分输出可绕过衰减电路u2，与后端模拟延迟电路u3直接相连，实现n个脉冲信号在相位上相互分离。
50.5、本发明适用于大多数基于常规架构的高速数采集系统，只需在信号输入端加入
具有分路、延迟与复合功能的复合脉冲串形成电路s1，不需要对模拟调理电路、模数转换器、高精时钟电路、数字处理电路等进行大范围的硬件改进，具有较强的适用性。
51.6、衰减电路u2可采用集成衰减器或者分立电阻实现。选用集成衰减器时，可以直接焊接在电路板上，具有体积小、精度高、可靠性高的优点。选用立电阻网络时，可通过调节电阻r5、电阻r6、电阻r7的阻值确定不同的衰减倍数，例如当衰减值为20db时，r7＝24.7ω，r5＝r6＝61.1ω。另外，电阻r5、电阻r6、电阻r7还可优选0.1％的高精度厚膜高频电阻。
52.7、模拟延迟电路u3优选集成贴片模拟延迟线器件，其不同输出端的管脚t1-t20代表不同延迟时间的输出，相位分离脉冲延迟时间经t1至t20逐步达到模拟延迟线器件最大延迟时间；使得模拟延迟电路u3可以更好的为每路不同增益的脉冲信号加入信号延迟时间t
d1
至t
dn
。
53.8、复合电路u4将n个相位分离的脉冲复合成一个脉冲串，实现将多路信号合成一路信号进行采集。
54.9、限幅保护电路u5加载在复合电路u4的输出端，由于模数转换器的输入信号范围一般为几百毫伏至几伏，所以为避免脉冲串p2中高增益脉冲对后续模数转换器采样的影响，可采用限幅保护电路u5将高增益脉冲钳制在限幅电压范围内。
附图说明
55.图1为本发明单信道宽动态范围单次快脉冲信号采集系统原理框图；
56.图2是本发明复合脉冲串成形电路s1的原理图；
57.图3是本发明数据采集单元的原理图；
58.图4是本发明三等分电路示意图；
59.图5是本发明π形电阻衰减网络示意图；
60.图6是本发明集成延迟线器件示意图；
61.图7是本发明基于加法器的信号复合方法原理图；
62.图8是本发明限幅保护电路u5示意图；
63.图9是本发明快脉冲p1的示意图；
64.图10是本发明脉冲串p2的示意图；
65.图11是本发明波形时序示意图,其中trig：触发信号，p1：快脉冲，p2：脉冲串，i1：第一分路衰减脉冲，i2：第二分路延迟脉冲，i3：第二分路延迟脉冲，tw:单次脉冲完整持续时间，
△
td1：i2相比i1的延迟时间，
△
td2：i3相比i1的延迟时间，w1：波形窗口一，w2：波形窗口二，w3：波形窗口三，a1：波形窗口一垂直灵敏度，a2：波形窗口二垂直灵敏度，a3：波形窗口三垂直灵敏度，t0：波形触发点。
具体实施方式
66.本发明提供一种单信道宽动态范围单次快脉冲信号采集系统，包括复合脉冲串成形电路s1、数据采集单元s2与采集还原单元s3；复合脉冲串成形电路s1包括功分电路u1、n个衰减电路u2、n个模拟延迟电路u3以及一个复合电路u4，n为大于1的整数；
67.功分电路u1的输入端用于接收输入快脉冲p1，并将输入快脉冲p1均分为n路脉冲信号分别输入n个衰减电路u2；
68.n个衰减电路u2分别对n路脉冲信号进行增益调节，形成n路不同增益的脉冲分别输入对应的n个模拟延迟电路u3；
69.n个模拟延迟电路u3将n个信号延迟时间t
d1
、
…
、t
dn
分别加入对应n路不同增益的脉冲，产生n个相位分离脉冲分别输入复合电路u4的输入端；
70.复合电路u4将n个相位分离脉冲合成一个脉冲串p2，并输入到数据采集单元s2的输入端；
71.数据采集单元s2用于对脉冲串p2的波形数字化得到波形数据；数据采集单元s2与采集还原单元s3相互通信连接；
72.采集还原单元s3用于从数字化后的波形数据中提取多次快脉冲p1的采样结果，并根据标定的垂直灵敏度和延迟时间得到不同量程的采样波形，进而实现单次输入快脉冲p1的大动态范围获取。
73.其中，功分电路u1为分立电阻电路；衰减电路u2采用集成衰减器或者分立电阻；模拟延迟电路u3为模拟延迟线器件；复合电路u4为基于加法器原理的复合脉冲串成形器。
74.功分电路u1包括电阻r1、电阻r
01
、电阻r
02
、
…
、电阻r
0n
；电阻r1的一端与快脉冲p1连接，其另一端分别连接电阻r
01
、电阻r
02
、
…
、电阻r
0n
的一端；电阻r
01
、电阻r
02
、
…
、电阻r
0n
的另一端分别连接n个衰减电路u2的输入端。
75.然后，衰减电路u2包括电阻r5、电阻r6以及电阻r7；电阻r7的一端与电阻r5的一端连接，电阻r7的另一端与电阻r6的一端连接；电阻r5的另一端接地，电阻r6的的另一端接地；n个衰减电路u2的电阻r7与电阻r5相连的一端分别与电阻r
01
、电阻r
02
、
…
、电阻r
0n
的另一端连接；n个衰减电路u2的电阻r7与电阻r6相连的一端分别与n个模拟延迟电路u3的输入端连接。
76.再然后，模拟延迟电路u3(集成延迟线器件)包括电阻r、电阻rin、电阻rout与模拟延迟线器件；电阻rin的一端与电阻r的一端连接，电阻rin的另一端连接模拟延迟线器件的输入端，模拟延迟线器件的输出端与电阻rout一端连接；电阻r的另一端接地，电阻rout的另一端接地；电阻rin与电阻r连接的一端和对应衰减电路u2的电阻r7与电阻r6相连的一端连接；n个模拟延迟电路u3的模拟延迟线器件的输出端分别和复合电路u4的输入端连接。
77.最后，复合电路u4包括电阻r
c1
、电阻r
c2
、
…
、电阻r
cn
；电阻r
c1
的一端、电阻r
c2
的一端、
…
、电阻r
cn
的一端分别连接对应模拟延迟器的输出端；电阻r
c1
的另一端、电阻r
c2
的另一端、
…
、电阻r
cn
的另一端相连，作为复合电路u4的输出端，并与数据采集单元s2的输入端相连。
78.本发明中的数据采集单元s2包括射频驱动单元(射频驱动器)、模数转换器、处理器单元、时钟同步单元、存储单元、触发单元、接口单元以及偏置单元；射频驱动单元的输入端与复合电路u4的输出端连接；射频驱动单元的输出端与模数转换器的输入端连接，模数转换器的输出端连接处理器单元的输入端；处理器单元的输出端分别与射频驱动单元、模数转换器的输入端连接；处理器单元分别与存储单元、接口单元相互通信连接；时钟同步单元的输出端分别连接模数转换器、处理器单元以及存储单元，用于提供时钟信号；触发单元的输入端用于接收外部的触发单元信号trig，其输出端连接处理器单元的触发单元输入端；偏置单元的输出端连接射频驱动单元的输入端；接口单元与采集还原单元s3相互通信连接。
79.另外，复合脉冲串成形电路s1还包括限幅保护电路u5；限幅保护电路u5包括二极管q1、二极管q2；二极管q1的正极和二极管q2的负极与复合电路u4的输出端连接；二极管q1的负极连接正电源v+，二极管q2的正极连接负电源v-。
80.下面结合附图对本发明的具体实施方法作进一步的详细介绍。
81.如图1所示，为本发明系统的原理图，该系统可划分为三个功能部分：复合脉冲串成形电路s1、数据采集单元s2与采集还原单元s3；本实施例中采集还原单元s3采用上位机采集软件。其中，复合脉冲串成形电路s1的输入端接收快脉冲p1，将输入快脉冲p1先分路再分别延迟，最后复合成一个脉冲串p2，所生成脉冲串p2中的每个脉冲与快脉冲p1的波形保持一致，实现对快脉冲p1的多次复制(波形形状一致)。同时分路中可分别加入不同的衰减电路u2从而形成不同增益的分路脉冲，因此所形成的脉冲串p2不仅是对输入快脉冲p1的多次波形复制而且是多个不同增益(波形形状一致)的脉冲。复合脉冲串成形电路s1的输出脉冲串p2接入数据采集单元s2中，与数据采集单元s2中的射频驱动单元输入端相连，数据采集单元s2实现对脉冲串p2的波形数字化，由于脉冲串p2复制了快脉冲p1的多个不同增益的波形，因此数据采集单元s2可实现对输入快脉冲p1的多次采样。数据采集单元s2将数字波形上传到上位机，上位机利用采集软件从数字化波形数据中提取多次快脉冲p1的采样结果，并根据事先标定的垂直灵敏度和延迟时间得到不同量程的采样波形。
82.如图2所示，本发明的复合脉冲串成形电路s1主要由功分电路u1、衰减电路u2、模拟延迟电路u3、复合电路u4、限幅保护电路u5组成。对功分电路u1输入快脉冲p1信号，功分电路u1将快脉冲p1分为n路输出；可选的，功分电路u1的n路输出与衰减电路u2的输入(u2-1至u2-n)相连，每路的衰减系数均可以通过衰减电路u2(u2-1至u2-n)独立调节；可选的，如附图2中的虚线所示，而当任一衰减电路u2不需要衰减时，即该路的功分输出绕过衰减电路u2，与后端模拟延迟电路u3直接相连；模拟延迟电路u3(u3-1至u3-n)的输入与衰减电路u2(u2-1至u2-n)的输出相连，为每路衰减电路u2的输出信号加入信号延迟时间(t
d1
至t
dn
),从而实现n个脉冲信号在相位上相互分离；可选的，如附图2中的虚线所示，当任一衰减电路u2的输出信号不需要延时，即该路的输出信号绕过模拟延迟电路u3，与后端复合电路u4直接相连；复合电路u4的输入与模拟延迟电路u3(u3-1至u3-n)的输出相连，将n个相位分离的脉冲复合成一个脉冲串p2，其输出与数据采集单元s2的射频驱动器输入端相连；可选的，一些实施例还包含限幅保护电路u5，加载在复合电路u4的输出端，由于模数转换器(adc)的输入信号范围一般为几百毫伏至几伏，所以为避免脉冲串p2中高增益脉冲对后续器adc采样的影响，可采用限幅保护电路u5将高增益脉冲钳制在限幅电压范围内。
83.本实施例中，功分电路u1将输入的快脉冲p1信号分为n路(n≥2)脉冲信号，可以采用分立电阻实现，可以采用等分电路也或者不等分电路。可选的，采用阻抗为50ω的功分电路。
84.如图4所示，是一种三等分电路的实施例，由电阻r1、电阻r2、电阻r3、电阻r4组成；其中，r1＝r2＝r3＝r4＝24.9ω，三等分电路的输入电阻与输出阻抗均为50ω，电阻r1的一端与快脉冲p1输入相连，电阻r1另一端与电阻r2、电阻r3、电阻r4的一端相连，电阻r2、电阻r3、电阻r4另一端作为分路输出。
85.本实施例中，分路中的衰减电路u2对n路脉冲信号的增益进行调节。衰减电路u2可采用集成衰减器或者分立电阻实现。优选集成衰减器，可以直接焊接在电路板上，具有体积
小、精度高、可靠性高的优点。分立电阻优选的，可采用π形网络构建衰减电路u2。如图5所示，为一种由分立电阻组成的衰减电路u2，从图5可以看出，电阻r5和电阻r6的一端接地，电阻r5和电阻r6的另一端分别与电阻r7一端相连，电阻r7与电阻r5相连一端可作为信号输入端，电阻r7与电阻r6相连一端可作为信号输出端。可通过调节电阻r5、电阻r6、电阻r7的阻值确定不同的衰减倍数，例如当衰减值为20db时，r7＝24.7ω，r5＝r6＝61.1ω。优选0.1％的高精度厚膜高频电阻。
86.本实施例中，模拟延迟电路u3(u3-1至u3-n)为每路信号加入信号延迟时间(t
d1
至t
dn
),优选集成贴片模拟延迟线器件。如图6所示，为一种模拟延迟线器件，从图6可以看出，管脚in为器件输入端，前端分别接电阻rin和50ω输入电阻，管脚t1-t20为模拟延迟线器件不同输出端，t1-t20代表不同延迟时间的输出，延迟时间经t1至t20逐步达到模拟延迟线器件最大延迟时间。为实现信号匹配，信号输出端与地之间接入电阻rout，其中电阻rin＝rout＝z
line
,z
line
为模拟延迟线器件的阻抗。优选的，z
line
＝50ω。
87.本实施例中，各分路的信号延迟时间t
dn
(n为第n分路，n≥n≥1)由输入快脉冲p1的完整持续时间tw决定。完整持续时间tw是信号开始出现并形成到完全消失在基底中的时间。为了保证各分路脉冲在相位上分离，需要各分路的信号延迟时间t
dn
≥(n-1)
×
tw,且t
d(n+1)-t
dn
≥tw。
88.本实施例中，复合电路u4将n个相位分离的脉冲复合成一个脉冲串p2，其输出与数据采集单元s2的射频驱动器输入端相连。快脉冲p1信号的采集优选gsps高速adc进行模数转换器，为了得到高动态范围的波形，优选具有高共模抑制比的差分放大器cmrr作为射频驱动器。如图7所示，为信号复合电路u4与射频驱动器的连接方法。从图7可以看出，差分放大器cmrr工作在直流耦合、单端输入的模式下。vocm为输入共模电压，r
g1
、r
g2
为差分放大器的增益电阻，r
f1
、r
f2
为差分放大器的反馈电阻，r
t1
、r
t2
为差分放大器的端接电阻，电阻rinl为平衡电阻。为了使射频驱动器获得最佳性能，需要使输入平衡、传输线终端匹配、反馈系数匹配，因此可使r
g1
＝r
g2
、r
f1
＝r
f2
、r
t1
＝r
t2
、电阻rinl＝50ω。
89.可选的，图7中r
linen
为分路模拟延迟线器件的输出阻抗，r
cn
为复合电路中的匹配补偿电阻，r
cn
一端与前级分路相连，另一端与射频驱动单元的正相输入相连。可通过以下方式确定r
cn
阻值：为使输入平衡、传输线终端匹配(信号50ω匹配)、降低信号噪声，可使(r
line1
+r
c1
)//(r
line2
+r
c2
)//
…
//(r
linen
+r
cn
)
…
//(r
linen
+r
cn
)＝50ω、r
c1
＝r
c2
＝
…
＝r
cn
＝
…
＝r
cn
，因此当r
linen
值确定后，可以计算r
cn
的阻值。
90.可选的，限幅保护电路u5将高增益脉冲钳制在限幅电压范围内。参见附图8中的限幅保护电路u5，由两个二极管q1和二极管q2组成。二极管q1的正极以及二极管q2的负极与信号链路相连，二极管q1的负极接正向限幅电压v+，二极管q2的负极接正向限幅电压v-。当正脉冲信号幅值超过v+时，二极管q1导通，脉冲正向电压被钳制在正向限幅电压v+上；当负脉冲信号幅值低于v-时，二极管q2导通，脉冲负向电压被钳制在负向限幅电压v-上。
91.本实施例中，数据采集单元s2，实现对脉冲串p2的波形数字化。如图3所示，与常见的数据采集单元系统架构相同，主要基于模数转换器+处理器架构，数据采集单元s2包括射频驱动单元、模数转换器、处理器单元、时钟同步单元、存储单元、触发单元、接口单元以及偏置单元；本实施例中模数转换器采用模数转换器。
92.射频驱动单元的输入端与电阻r
c1
的另一端、电阻r
c2
的另一端、
…
、电阻r
cn
的另一
端相连的一端连接；射频驱动单元的输出端与模数转换器的输入端连接，模数转换器的输出端连接处理器单元的输入端；处理器单元的输出端分别与射频驱动单元的输入端、模数转换器的输入端连接；处理器单元分别与存储单元、接口单元相互通信连接；时钟同步单元的输出端分别连接模数转换器、处理器单元以及存储单元；触发单元的输入端用于接收外部的触发单元信号trig，其输出端连接处理器单元的输入端；偏置单元的输入端连接射频驱动单元的输入端；接口单元与采集还原单元s3相互通信连接。
93.本实施例主要针对单次快脉冲p1应用，因此，优选gsps以上速度的器adc；为满足高精度量化需求，优选垂直分辨率为12bits以上的模数转换器；另外，为满足高速模数转换器输出数据处理的需求，优选28nm以上高性能可编程逻辑器件fpga作为核心处理器单元以实现数据处理与同步控制功能；为了降低噪声干扰，优选具有高共模抑制比的差分放大器cmrr作为器；为将带宽扩展到dc，优选dc耦合、单端输入作为输入信号和射频驱动单元之间的连接方式。
94.本实施例中，上位机的采集软件从数字化波形数据中提取多次快脉冲p1采样结果，并根据事先标定的垂直灵敏度和延迟时间得到不同量程的采样波形。这一步主要包括三个步骤：标定、波形采集、波形提取。如图9、图10、图11所示，为单通道3次采样的波形时序示意图。采集软件的工作流程概括如下：
95.(1)标定。主要是标定出不同分路的垂直灵敏度和延迟时间，可利用标准信号源输出一个标准脉冲波形和触发信号，利用本发明系统直接进行波形采集，得到一组与分路脉冲对应的脉冲串，根据模数转换器量化值与输入信号幅度分别得到不同分路的垂直灵敏度a1、a2、
…
、an、
…
、an；然后在脉冲串上分别选取同一个波形特征点，测量得到不同分路的延迟时间
△
t
dn
(第n+1分路相比第1分路的延迟时间)，参见附图11。
96.(2)波形采集。按照正常的数据采集单元模式得到一组与分路脉冲对应的脉冲串波形数据，波形记录时间需要能够涵盖整个脉冲串。
97.(3)波形提取。主要是从脉冲串波形中提取各个分路脉冲，并根据标定的不同分路的垂直灵敏度和延迟时间保存得到多个脉冲波形。将脉冲串信号开始出现的点作为第1分路输出脉冲波形的起始点，其窗口时间w1＝
△
t
d1
,第2分路脉冲波形的窗口时间w2＝
△
t
d2
‑△
t
d1
,第3分路脉冲波形的窗口时间w3＝
△
t
d3
‑△
t
d2
，以此类推，参见附图11。
98.区别于常见的高速数据采集单元系统，本发明在数据采集单元前端加入了多阈值复合脉冲串成形电路，主要由功分电路u1、衰减电路u2、模拟延迟电路u3、复合电路u4、限幅保护电路u5组成，可以针对单次快脉冲p1的特点，实现单信道多次不同量程的采样，能够扩展系统的量程覆盖范围和动态范围。
99.区别于常见的高速数据采集单元系统，本发明的采集软件，首先工作在正常工作模式下，采集到脉冲串后再根据事先标定的垂直灵敏度和延迟时间提取不同量程的采样波形。
100.应用本发明方法，采用一片4gsps、12位垂直分辨的高速模数转换器、取三路(n＝3)研制了动态范围100db的样机系统(2mv-200v)。
技术特征：
1.一种单信道宽动态范围单次快脉冲信号采集系统，其特征在于：包括复合脉冲串成形电路s1、数据采集单元s2与采集还原单元s3；所述复合脉冲串成形电路s1包括功分电路u1、n个衰减电路u2、n个模拟延迟电路u3以及一个复合电路u4，n为大于1的整数；所述功分电路u1的输入端用于接收输入快脉冲p1，并将输入快脉冲p1均分为n路脉冲信号分别输入n个衰减电路u2；n个所述衰减电路u2分别对n路脉冲信号进行增益调节，形成n路不同增益的脉冲分别输入对应的n个模拟延迟电路u3；n个所述模拟延迟电路u3将n个信号延迟时间t
d1
、
…
、t
dn
分别加入对应n路不同增益的脉冲，产生n个相位分离脉冲分别输入复合电路u4的输入端；所述复合电路u4将n个相位分离脉冲合成一个脉冲串p2，并输入到数据采集单元s2的输入端；所述数据采集单元s2用于对脉冲串p2的波形数字化得到波形数据；数据采集单元s2与采集还原单元s3相互通信连接；所述采集还原单元s3用于从数字化后的波形数据中提取多次快脉冲p1的采样结果，并根据标定的垂直灵敏度和延迟时间得到不同量程的采样波形，进而实现单次输入快脉冲p1的大动态范围获取。2.根据权利要求1所述的单信道宽动态范围单次快脉冲信号采集系统，其特征在于：所述功分电路u1为分立电阻电路；衰减电路u2采用集成衰减器或者分立电阻；模拟延迟电路u3为模拟延迟线器件；复合电路u4为基于加法器原理的复合脉冲串成形器。3.根据权利要求1或2所述的单信道宽动态范围单次快脉冲信号采集系统，其特征在于：所述功分电路u1包括电阻r1、电阻r
01
、电阻r
02
、
…
、电阻r
0n
；所述电阻r1的一端与快脉冲p1连接，其另一端分别连接电阻r
01
、电阻r
02
、
…
、电阻r
0n
的一端；所述电阻r
01
、电阻r
02
、
…
、电阻r
0n
的另一端分别连接n个衰减电路u2的输入端。4.根据权利要求3所述的单信道宽动态范围单次快脉冲信号采集系统，其特征在于：所述衰减电路u2包括电阻r5、电阻r6以及电阻r7；所述电阻r7的一端与电阻r5的一端连接，电阻r7的另一端与电阻r6的一端连接；所述电阻r5的另一端接地，电阻r6的的另一端接地；n个所述衰减电路u2的电阻r7与电阻r5相连的一端分别与电阻r
01
、电阻r
02
、
…
、电阻r
0n
的另一端连接；n个所述衰减电路u2的电阻r7与电阻r6相连的一端分别与n个模拟延迟电路u3的输入端连接。5.根据权利要求4所述的单信道宽动态范围单次快脉冲信号采集系统，其特征在于：所述模拟延迟电路u3包括电阻r、电阻rin、电阻rout与模拟延迟线器件；所述电阻rin的一端与电阻r的一端连接，电阻rin的另一端连接模拟延迟线器件的输入端，模拟延迟线器件的输出端与电阻rout一端连接；所述电阻r的另一端接地，电阻rout的另一端接地；所述电阻rin与电阻r连接的一端和对应衰减电路u2的电阻r7与电阻r6相连的一端连接；
n个所述模拟延迟电路u3的模拟延迟线器件的输出端分别和所述复合电路u4的输入端连接。6.根据权利要求5所述的单信道宽动态范围单次快脉冲信号采集系统，其特征在于：所述复合电路u4包括电阻r
c1
、电阻r
c2
、
…
、电阻r
cn
；所述电阻r
c1
的一端、电阻r
c2
的一端、
…
、电阻r
cn
的一端分别连接对应模拟延迟器的输出端；所述电阻r
c1
的另一端、电阻r
c2
的另一端、
…
、电阻r
cn
的另一端相连，作为复合电路u4的输出端，并与所述数据采集单元s2的输入端相连。7.根据权利要求6所述的单信道宽动态范围单次快脉冲信号采集系统，其特征在于：所述数据采集单元s2包括射频驱动单元、模数转换器、处理器单元、时钟同步单元、存储单元、触发单元、接口单元以及偏置单元；所述射频驱动单元的输入端与所述复合电路u4的输出端连接；射频驱动单元的输出端与模数转换器的输入端连接，模数转换器的输出端连接处理器单元的输入端；所述处理器单元的输出端分别与射频驱动单元、模数转换器的控制输入端连接；处理器单元分别与存储单元、接口单元相互通信连接；所述时钟同步单元的输出端分别连接模数转换器、处理器单元以及存储单元，用于提供时钟信号；所述触发单元的输入端用于接收外部的触发单元信号trig，其输出端连接处理器单元的触发单元输入端；所述偏置单元的输出端连接射频驱动单元的输入端；所述接口单元与采集还原单元s3相互通信连接。8.根据权利要求7所述的单信道宽动态范围单次快脉冲信号采集系统，其特征在于：所述复合脉冲串成形电路s1还包括限幅保护电路u5；所述限幅保护电路u5包括二极管q1、二极管q2；二极管q1的正极和二极管q2的负极连接，并与所述复合电路u4的输出端连接；所述二极管q1的负极连接正电源v+，二极管q2的正极连接负电源v-。9.根据权利要求8所述的单信道宽动态范围单次快脉冲信号采集系统，其特征在于：所述n的取值为3。10.根据权利要求9所述的单信道宽动态范围单次快脉冲信号采集系统，其特征在于：所述功分电路u1的阻抗为50ω，r1＝r2＝r3＝r4＝24.9ω；所述r5＝r6＝61.1ω，r7＝24.7ω；所述电阻r为50ω，rin＝rout＝z
line
＝50ω，其中z
line
为模拟延迟器的阻抗；所述r
c1
＝r
c2
＝r
c3
，(r
line1
+r
c1
)//(r
line2
+r
c2
)//(r
line3
+r
c3
)＝50ω，其中r
line1
、r
line2
、r
line3
分别表示对应模拟延迟电路u3的输出阻抗。
技术总结
本发明涉及一种高速信号采集系统，具体涉及一种单信道宽动态范围单次快脉冲信号采集系统，解决单次快脉冲P1大动态范围获取的技术问题。本发明提供的一种单信道宽动态范围单次快脉冲信号采集系统，包括复合脉冲串成形电路S1、数据采集单元S2与采集还原单元S3；复合脉冲串成形电路S1包括功分电路U1、N个衰减电路U2、N个模拟延迟电路U3以及复合电路U4，N为大于1的整数；复合脉冲串成形电路S1的输入端接收快脉冲P1，将输入快脉冲P1先分路再分别延迟，最后复合成一个脉冲串P2；利用单个记录信道在较短的时间内对单次快脉冲P1信号实现多次采样，同时可通过配置不同分路的衰减参数，实现单次快脉冲P1信号的大动态范围获取。实现单次快脉冲P1信号的大动态范围获取。实现单次快脉冲P1信号的大动态范围获取。
技术研发人员：
罗通顶 李斌康 赵前 王晶 吕宗璟 田耕 阮林波 李海涛 陈彦丽 张雁霞
受保护的技术使用者：
西北核技术研究所
技术研发日：
2022.07.20
技术公布日：
2022/11/8
