自锁式动态随机存储器的制作方法

阅读：评论：0

1.本实用新型属于存储器技术领域，尤其涉及一种动态随机存储器。

背景技术：

2.传统的单管动态存储单元电路结构如图1所示，在写入数据时，字线给出高电平，mos管t导通，位线上的电压信号经t向电容cs充电，将数据存入cs中。读出时字线同样给出高电平，使t导通，电容cs经t向位线上的寄生电容cb充电，使位线获得读出信号。
3.上述技术方案存在以下不足之处：
4.(1)电容cs上的电荷不能长久保存，要及时向电容补充电荷，以免数据丢失。为此，在动态ram中设置了“刷新”控制电路，用于周期性地将存储矩阵里的数据读出，经过放大后重新写入。这不仅增加了控制电路的复杂性，也严重地影响了读/写速度。
5.(2)电容cs容量大小影响驱动能力，甚至无驱动能力。当电容cs的容量小到一定时，在读时需要保护电容cs内容不受外部影响。
6.(3)电容cs的刷新与读写冲突，使得刷新频率不能达到极限。电容cs的容量与刷新频率相互影响，为了能有效刷新，电容cs的容量就不可能达到极限小。电容cs的容量大小影响充放电时间，电容cs的容量无法达到极限小就无法使写速度达到最高。

技术实现要素：

7.本实用新型的目的在于，为克服现有技术缺陷，提供一种不受刷新影响，同时电容c容量达到极限小，提升读写速度并有驱动能力的动态随机存储器。本实用新型提供的自锁式动态随机存储器在读操作时，存储电容有电荷时，存储电容与电源连接，使得在读操作时有直接驱动能力，并保证存储电容内容在读状态时不受外部影响。自锁式动态随机存储器读写速度只与时钟频率和存储电容容量有关，不受外部影响，调节时钟频率和存储电容容量可使读写达到最高。
8.本实用新型目的通过下述技术方案来实现：
9.自锁式动态随机存储器，包括控制单元和动态存储单元，所述控制单元包括输入端和输出端，所述输出端包括逻辑输出端和第一开关管，所述逻辑输出端与地址译码器连接，地址译码器还与总线连接，供电单元通过第一开关管和动态存储单元连接，第一开关管源极还与电源连接；
10.所述动态存储单元包括存储电容，所述存储电容一端连接第三开关管的源极并接地，另一端分别与第二开关管的漏极、第三开关管的栅极和第四开关管的一端连接，第四开关管另一端与总线连接，第二开关管的源极与第一开关管的漏极连接，第二开关管的栅极与第三开关管的漏极连接。
11.进一步的，所述输入端包括时钟，所述时钟通过非门和第一与门输入端连接，第一与门另一输入端连接有和时钟相同的电平输入，所述时钟直接和第二与门输入端连接，第二与门另一输入端连接有和时钟相反的电平输入，第一与门和第二与门的输出端连接或门
的输入端，或门输出端连接地址译码器；
12.所述时钟还与第一开关管栅极连接。
13.进一步的，所述地址译码器包括使能端，地址译码器通过使能端与所述逻辑输出端连接。
14.进一步的，所述时钟为频率不可调时钟。
15.进一步的，所述第四开关管为p极接地的双向开关。
16.进一步的，所述第四开关管为mos管，栅极与地址译码器输出端连接。
17.本实用新型的有益效果在于：
18.(1)本实用新型的自锁式动态随机存储器刷新时间与时钟有关，可以通过调整时钟频率来调整存储电容的容量，高频率可使存储电容容量达到极限小，使得本实用新型提供的自锁式动态随机存储器的写操作达到极限快。
19.(2)自锁式动态随机存储器执行在读操作时，存储电容有电荷时，存储电容与电源连接，使得在读操作时有直接驱动能力，并保证存储电容内容在读状态时不受外部影响。
20.(3)本实用新型提供的自锁式动态随机存储器读写速度只与时钟频率和存储电容容量有关，不受外部影响，在设计时通过调节时钟频率和存储电容容量可使读写达到最高。
附图说明
21.图1是传统的单管动态存储单元电路结构示意图；
22.图2是本实用新型实施例1提供的自锁式动态随机存储器电路结构示意图。
具体实施方式
23.以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
24.基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
25.实施例1
26.传统的单管动态存储单元电容cs上的电荷不能长久保存，要及时向电容补充电荷，以免数据丢失。为此，在动态ram中设置了“刷新”控制电路，用于周期性地将存储矩阵里的数据读出，经过放大后重新写入。这不仅增加了控制电路的复杂性，也严重地影响了读/写速度。
27.电容cs容量大小影响驱动能力，甚至无驱动能力。当电容cs的容量小到一定时，在读时需要保护电容cs内容不受外部影响。
28.电容cs的刷新与读写冲突，使得刷新频率不能达到极限。电容cs的容量与刷新频率相互影响，为了能有效刷新，电容cs的容量就不可能达到极限小。电容cs的容量大小影响充放电时间，电容cs的容量无法达到极限小就无法使写速度达到最高。
29.为了解决上述技术问题，本实用新型提供不受刷新影响，同时电容c容量达到极限
小，提升读写速度并有驱动能力的动态随机存储器的下述各个实施例。
30.参照图2，如图2所示是本实施例提供的自锁式动态随机存储器的电路结构示意图。
31.包括控制单元和动态存储单元，所述控制单元包括输入端和输出端，所述输出端包括逻辑输出端和第一开关管，所述逻辑输出端与地址译码器的使能端连接，地址译码器还与总线a连接，电源vcc通过第一开关管和动态存储单元连接，第一开关管源极还与电源连接；
32.动态存储单元包括存储电容c1，所述存储电容c1一端连接第三开关管m3的源极并接地，另一端分别与第二开关管m2的漏极、第三开关管m3的栅极和第四开关管m4的一端连接，第四开关管m4另一端与总线d连接，第二开关管m2的源极与第一开关管m1的漏极连接，第二开关管m2的栅极与第三开关管m3的漏极连接。
33.输入端包括时钟，所述时钟通过非门u1和第一与门u2输入端连接，第一与门u2另一输入端连接有和时钟相同的电平输入，所述时钟直接和第二与门u3输入端连接，第二与门u3另一输入端连接有和时钟相反的电平输入，第一与门u2和第二与门u3的输出端连接或门u4的输入端，或门u4输出端连接地址译码器的使能端。时钟还与第一开关管m1栅极连接。
34.当存储电容c1有电荷时第三开关管m3栅极高电平，第三开关管m3导通，第三开关管m3导通使第二开关管m2栅极低电平，第二开关管m2导通。当时钟为低电平时，第一开关管m1导通，电源vcc通过第一开关管m1第二开关管m2连到第三开关管m3栅极，第三开关管m3栅极高电平，完成自锁，同时向电容补充电荷，完成自锁式刷新。当存储电容c1无电荷时，无需刷新。
35.作为一种可选的实施方式，第四开关管m4为p极接地的双向开关。p极为滑片端。
36.作为一种可选的实施方式，第四开关管m4为mos管，第四开关管m4的栅极与地址译码器输出端连接。
37.第四开关管m4的作用与图1中传统的单管动态存储单元的mos管t相同。
38.本实施例提供的自锁式动态随机存储器的具体工作原理如下：
39.自锁式动态随机存储器由两部分组成，包括由存储电容c1、第二开关管m2、第三开关管m3和第四开关管m4组成的自锁式动态存储单元，以及由u1、u2、u3、u4和第一开关管m1组成的控制部分，此部分为公用部分。
40.自锁式动态随机存储器有两种工作状态，第一种为写状态，第二种为读状态。时钟＝0，读输入电平＝1时为读状态，时钟＝1，写输入电平＝1时为写状态。
41.写状态的具体工作原理如下：时钟为1时，写输入电平为1，与门u3输出1，或门u4输出1,地址译码器使能端输入1，地址译码器工作输出1。其中，地址总线a编码为此单元地址，第四开关管m4导通，总线d通过第四开关管m4对存储电容c1进行充电或放电。时钟为1时，第一开关管m1栅极高电平，第一开关管m1关闭，断开vcc与自锁式动态存储单元的连接，存储电容c1无电压，总线d可以对存储电容c1进行充电或放电。时钟为1时，非门u1输出0，与门u2输出为0，读信号无效。
42.读状态：时钟为0时，读输入电平为1，非门u1输出1，与门输出u2输出1，或门u4输出1,地址译码器地址译码器1，地址译码器工作输出1。其中，地址总线a编码为此单元地址，第四开关管m4导通。时钟为0时，第一开关管m1栅极低电平，第一开关管m1导通，vcc通过第一
开关管m1连接到自锁式动态存储单元。当存储电容c1有电荷时第三开关管m3栅极高电平，第三开关管m3导通，第三开关管m3导通使第二开关管m2栅极低电平，第二开关管m2导通，vcc通过第一开关管m1第二开关管m2第四开关管m4向总线d输出1。当存储电容c1无电荷时，第三开关管m3关闭，第二开关管m2栅极无低电平，第二开关管m2关闭。总线d通过第四开关管m4得到无电平。时钟为0时与门u3输出0，写信号无效。
43.读写工作模式，是为防止时钟为0时进行写操作，时钟为1时进行读操作。
44.若需要一个读、写速度高的动态随机存储器，可以调高时钟频率并减少存储电容的容量，使动态随机存储器的读写速度更高。若需要一个读、写速低的动态随机存储器，就可以调低时钟频率并增加存储电容的容量，使动态随机存储器的读写速度更低。
45.本实施例提供的自锁式动态随机存储器，在设计时可根据读、写速度需求来调节时钟的频率和存储电容的容量。
46.需要说明的是，本实施例提供的自锁式动态随机存储器只能在设计时调节时钟的频率和存储电容的容量，制造完成后则不可再进行调节。由于调高时钟频率时会调高存储器的写入速度，电容充电需要时间，过快会出错，本实施例提供的自锁式动态随机存储器在制造完成后，时钟频率不能再进行调整。
47.本实施例提供的自锁式动态随机存储器，在读操作时，存储电容有电荷时，存储电容与电源连接，使得在读操作时有直接驱动能力，并保证存储电容内容在读状态时不受外部影响。本实用新型提供的存储器读写速度只与时钟频率和存储电容容量有关，不受外部影响，调节时钟频率和存储电容容量可使读写达到最高。
48.以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

技术特征：

1.一种自锁式动态随机存储器，其特征在于，包括控制单元和动态存储单元，所述控制单元包括输入端和输出端，所述输出端包括逻辑输出端和第一开关管，所述逻辑输出端与地址译码器连接，地址译码器还与总线连接，供电单元通过第一开关管和动态存储单元连接，第一开关管源极还与电源连接；所述动态存储单元包括存储电容，所述存储电容一端连接第三开关管的源极并接地，另一端分别与第二开关管的漏极、第三开关管的栅极和第四开关管的一端连接，第四开关管另一端与总线连接，第二开关管的源极与第一开关管的漏极连接，第二开关管的栅极与第三开关管的漏极连接。2.如权利要求1所述的自锁式动态随机存储器，其特征在于，所述输入端包括时钟，所述时钟通过非门和第一与门输入端连接，第一与门另一输入端连接有和时钟相同的电平输入，所述时钟直接和第二与门输入端连接，第二与门另一输入端连接有和时钟相反的电平输入，第一与门和第二与门的输出端连接或门的输入端，或门输出端连接地址译码器；所述时钟还与第一开关管栅极连接。3.如权利要求2所述的自锁式动态随机存储器，其特征在于，所述地址译码器包括使能端，地址译码器通过使能端与所述逻辑输出端连接。4.如权利要求2所述的自锁式动态随机存储器，其特征在于，所述时钟为频率不可调时钟。5.如权利要求1-4任一所述的自锁式动态随机存储器，其特征在于，所述第四开关管为p极接地的双向开关。6.如权利要求5所述的自锁式动态随机存储器，其特征在于，所述第四开关管为mos管，栅极与地址译码器输出端连接。

技术总结

本实用新型公开了一种自锁式动态随机存储器，包括控制单元和动态存储单元，控制单元包括输入端和输出端，输出端包括逻辑输出端和第一开关管，逻辑输出端与地址译码器连接，地址译码器还与总线连接，供电单元通过第一开关管和动态存储单元连接，第一开关管源极还与电源连接。动态存储单元包括存储电容，存储电容一端连接第三开关管的源极并接地，另一端分别与第二开关管的漏极、第三开关管的栅极和第四开关管的一端连接，第四开关管另一端与总线连接，第二开关管的源极与第一开关管的漏极连接，第二开关管的栅极与第三开关管的漏极连接。本实用新型提供的自锁式动态随机存储器读写速度只与时钟频率和存储电容容量有关，不受外部影响。外部影响。外部影响。