对于快速1T1m单元将MRAM整合到MOL中的制作方法

阅读：评论：0

对于快速1t1m单元将mram整合到mol中
技术领域
1.本发明涉及一种存储器单元，更具体地说，涉及一种包括一个晶体管(1t)和一个磁阻随机存取存储器(mram)器件的存储器单元以及制造这种单元的方法。

背景技术：

2.mram是一种非易失性随机存取存储器技术，其中数据由磁性存储元件存储。这些元件通常由两个铁磁板形成，每个铁磁板可以保持磁化，由薄电介质层(即，隧道势垒)隔开。两个板中的一个是被设置为特定极性的永久磁体(即，磁性参考层)；另一个板的磁化可以被改变以匹配用于存储存储器的外部场(即，磁性自由层)的磁化。此配置称为磁性隧道结(mtj)柱。
3.在前沿或神经形态计算系统中，mram器件被嵌入到位于包括一个或多个晶体管的前端制程(feol)之上的后端制程(beol)中。从嵌入beol中的mram器件到feol中存在的晶体管的布线电阻高。高布线电阻不利于存储器速度。
4.因此，需要提供一种存储器单元，其中mram器件连接到其中布线电阻低的晶体管。

技术实现要素：

5.提供一种存储器单元，其中mram器件的底部电极连接至晶体管的源极/漏极接触结构之一，且下接触结构连接至晶体管的源极/漏极接触结构中的另一个。在本发明的实施例中，mram器件和下接触结构存在于mol中，而不是如典型的现有技术结构那样存在于beol中。此外，mram器件的底部电极和下接触结构的下部部分存在于相同的电介质材料(即，mol电介质材料)中。
6.在本发明的一个方面中，提供了一种具有低布线电阻的存储器单元。在本发明的一个实施例中，存储器单元包括feol层，该feol层包括跨越在半导体鳍之上的栅极结构，其中源极/漏极结构位于栅极结构的每一侧上，并且源极/漏极接触结构位于每个源极/漏极结构上。mol层级位于feol层级上方，并且包括mram器件和下接触结构，其中mram器件的底部电极接触位于栅极结构的一侧上的源极/漏极接触结构中的一个，并且下接触结构接触位于栅极结构的另一侧上的源极/漏极接触结构中的另一个。beol层级位于mol层级上方，并且包括接触下接触结构的表面的第一上接触结构，以及接触mram器件的顶部电极的表面的第二上接触结构。
7.在本发明的另一方面中，提供一种形成具有低布线电阻的存储器单元的方法。在一个实施例中，该方法包括形成包括跨越在半导体鳍之上的栅极结构的feol层级，其中源极/漏极结构位于栅极结构的每侧上，并且源极/漏极接触结构位于每个源极/漏极结构上。接着，在feol层级上形成mol层级的电介质材料层。然后在电介质材料层中形成mram器件的底部电极，并且该底部电极与位于栅极结构一侧上的源极/漏极接触结构之一接触。接着，磁性隧道结(mtj)柱和mram器件的顶部电极形成在底部电极之上。然后形成下接触结构，其接触位于栅极结构的另一侧上的源极/漏极接触结构中的另一个，其中下接触结构的下部
部分嵌入在电介质材料层中。接着，后段制程(beol)层级被形成在mol层级之上，并且包括接触下接触结构的表面的第一上接触结构，以及接触mram器件的顶部电极的表面的第二上接触结构。
附图说明
8.图1a是示出了将在此描述的各种横截面的图；x-x是沿着半导体鳍的长度方向的横截面，y-y是垂直于相邻的一对半导体鳍并且在相邻的一对半导体鳍之间以及在源极/漏极区域中的一个中的横截面。
9.图1b是可以在本发明的一个实施例中采用的示例性结构的x-x横截面图，该示例性结构包括从衬底表面向上延伸的多个半导体鳍、垂直于每个半导体鳍定向并跨越在每个半导体鳍的一部分上的多个栅极结构、位于与每个栅极结构相邻的源极/漏极结构、以及存在于每个源极/漏极结构上的源极/漏极接触结构。
10.图1c是图1b所示的示例性结构的y-y横截面图。
11.图2a是图1b的示例性结构在形成接触多个栅极结构的第一栅极结构的源极/漏极接触结构之一的底部电极之后的x-x横截面图，其中底部电极嵌入在电介质材料层中。
12.图2b是图2a所示的示例性结构的y-y横截面图。
13.图3a是在电介质材料层和嵌入的底部电极上形成多层磁隧道结(mtj)材料堆叠体且在mtj材料堆叠体上形成顶部电极层之后图2a的示例性结构的x-x横截面图。
14.图3b是图3a所示的示例性结构的y-y横截面图。
15.图4a是在图案化顶部电极层和mtj材料堆叠体以至少在嵌入的底部电极上分别提供顶部电极和mtj柱之后图3a的示例性结构的x-x横截面图。
16.图4b是图4a所示的示例性结构的y-y横截面图。
17.图5a为在形成横向邻近于mtj柱和顶部电极的电介质材料间隔物之后图4a的示例性结构的x-x横截面图。
18.图5b是图5a所示的示例性结构的y-y横截面图的横截面图。
19.图6a是在形成有机平面化层(opl)之后图5a的示例性结构的x-x横截面图，该有机平面化层具有形成在其中的接触开口，该接触开口物理暴露第一栅极结构的源极/漏极接触结构中的另一个的表面。
20.图6b是图6a所示的示例性结构的y-y横截面图的横截面图。
21.图7a是在去除opl之后图6a的示例性结构的x-x横截面图。
22.图7b是图7a中所示的示例性结构的y-y横截面图的横截面图。
23.图8a是在形成导电含金属层和接触含金属层之后图7a的示例性结构的x-x横截面图。
24.图8b是图8a所示的示例性结构的y-y横截面图的横截面图。
25.图9a是在使接触含金属层和导电含金属层两者凹陷之后图8a的示例性结构的x-x横截面图。
26.图9b是图9a所示的示例性结构的y-y横截面图的横截面图。
27.图10a是在凹陷的接触含金属层和凹陷的导电含金属层上形成硬掩模帽盖之后图9a的示例性结构的x-x横截面图。
28.图10b是图10a所示的示例性结构的y-y横截面图的横截面图。
29.图11a是在形成另一opl，然后图案化存在于源极/漏极区域中的另一opl、硬掩模、凹陷的接触含金属层和凹陷的导电含金属层之后的图10a的示例性结构的p201903090us01横截面图。
30.图12a是在去除另一opl之后图11a的示例性结构的x-x横截面图。
31.图12b是图12a中所示的示例性结构的y-y横截面图的横截面图。
32.图13a为图12a的示例性结构在形成低k电介质填充材料并平坦化该低电介质填充材料后的x-x横截面图。
33.图13b是图13a中所示的示例性结构的y-y横截面图的横截面图。
34.图14a是图13a的示例性结构在形成具有形成于其中的上接触结构的beol电介质材料层之后的x-x横截面图。
35.图14b是图14a中所示的示例性结构的y-y横截面图的横截面图。
具体实施方式
36.现在将通过参考以下讨论和附图来更详细地描述本发明的实施例。注意，提供附图仅用于说明性目的，并且因此，附图不是按比例绘制的。还应注意，相同和相应的元件由相同的附图标记表示。
37.在以下描述中，阐述了许多具体细节，例如特定结构、部件、材料、尺寸、处理步骤和技术，以便提供对本发明的各种实施例的理解。然而，本领域普通技术人员将理解，本发明的各种实施例可以在没有这些具体细节的情况下实施。在其它情况下，为了避免使本发明不清楚，没有详细描述公知的结构或处理步骤。
38.应当理解，当将作为层、区域或衬底的元件称为在另一元件“上”或“上方”时，其可以直接在另一元件上，或者也可以存在中间元件。相反，当元件被称为“直接在另一元件上”或“直接在另一元件上方”时，不存在中间元件。还将理解，当元件被称为在另一元件“下方”或“之下”时，它可以直接在另一元件下方或之下，或者可以存在中间元件。相反，当元件被称为“直接在另一元件下方”或“直接在另一元件之下”时，不存在中间元件。
39.对背景技术部分中提到的问题的一个解决方案是将mram器件移动到位于feol和beol之间的mol。这种解决方案不容易实现，并且会引起与上述不同的问题。例如，用于形成mram器件的mtj柱的离子束蚀刻可能损坏栅极结构和/或源极/漏极接触结构。而且，通常需要厚的feol电介质材料，其将显著地增加源极/漏极接触结构的高度，这反过来提供了不期望的高的源极/漏极接触电阻。本发明的一个实施例提供了一种存储器单元，其中mram器件的底部电极连接到晶体管的源极/漏极接触结构之一，并且下接触结构连接到晶体管的源极/漏极接触结构中的另一个。在本发明的存储器单元中，mram器件和下接触结构都存在于mol中。而且，在本发明的存储器单元中，mram器件的底部电极和下接触结构的下部部分存在于相同的电介质材料(即，mol电介质材料)中。
40.在详细描述本发明之前，首先参考图1a，其是示出将描述的各种横截面的图。在图1a中，元件16指栅极结构，元件12指半导体鳍，元件26指源极/漏极接触结构。如图所示，栅极结构16垂直于半导体鳍12定向，并且对于中间的栅极结构16，源极/漏极接触结构26位于该栅极结构16的每一侧上。在图1a中，x-x是沿着半导体鳍12之一的纵向方向的横截面，y-y
是垂直于相邻对的半导体鳍并且在相邻对的半导体鳍之间以及在源极/漏极区之一中的横截面。如本领域技术人员所知，第一源极/漏极区位于栅极结构的一侧(即，第一侧)，第二源极/漏极区位于栅极结构的另一侧(即，第二侧)，其中第一侧与第二侧相对。
41.现在参考图1b-1c，示出了可以在本发明的一个实施例中使用的示例性结构。图1b-1c中所示的示例性结构存在于feol中，并且包括从衬底10的表面向上延伸的多个半导体鳍12、垂直于每个半导体鳍12取向并且跨越在其部分上的多个栅极结构16、位于每个栅极结构16附近的源极/漏极结构24、以及存在于每个源极/漏极结构24上的源极/漏极接触结构26。
42.如图1b所示，栅极帽盖20可以存在于每个栅极结构16上，并且栅极间隔物18可以存在于每个栅极结构16的侧壁上，并且如果存在的话，存在于每个栅极帽盖20上。如图1c所示，在本发明的一些实施例中，位于每个栅极结构16之间的源极/漏极结构24可以合并。而且，如图1c所示，沟槽隔离结构14可以横向地邻近每个半导体鳍12存在，并且feol电介质材料22可以横向地邻近在所示的实施例中合并的源极/漏极结构24和源极/漏极接触结构26定位。
43.图1b-1c所示的示例性结构可以利用本领域技术人员公知的工艺形成。例如，先栅工艺或后栅工艺可用于形成图1b-1c中所示的示例性结构。没有提供关于用于形成图1b-1c中所示的示例性结构的工艺的细节，以免使本发明的方法难以理解。
44.在本发明的一些实施例中，衬底10可以由具有半导体性质的半导体材料构成。可用作衬底10的示例性半导体材料包括但不限于硅(si)、锗(ge)、硅锗合金(sige)、碳化硅(sic)、碳化硅锗(sigec)、iii-v化合物半导体或ii-vi化合物半导体。iii-v化合物半导体是包括来自元素周期表的iii族的至少一种元素和来自元素周期表的v族的至少一种元素的材料。ii-vi化合物半导体是包括来自元素周期表的ii族的至少一种元素和来自元素周期表的vi族的至少一种元素的材料。
45.在本发明的其它实施例中，衬底10可由绝缘体构成，例如二氧化硅或氮化硼。在这种实施例中，操作衬底(未示出)可以位于提供衬底10的绝缘体之下。
46.半导体鳍12由如上文针对衬底10所定义的半导体材料构成。在一些实施例中，半导体鳍12由与衬底10在组成上相同的半导体材料构成。在其它实施例中，半导体鳍12由与衬底10在组成上不同的半导体材料构成。
47.如在此使用的，“半导体鳍”指的是包括彼此平行的一对垂直侧壁的半导体材料。如本文所用，如果存在表面与其偏离不超过表面的均方根粗糙度的三倍以上的垂直平面，则表面为“垂直的”。在一个实施例中，每个半导体鳍12具有从20nm到200nm的高度、从5nm到30nm的宽度和从20nm到50μm的长度。小于或大于本文所提及的范围的其它高度和/或宽度和/或长度也可用于本发明中。每个半导体鳍12与其最近的相邻半导体鳍12间隔开20nm至100nm的间距；间距是从一个半导体鳍的一点到相邻半导体鳍上的精确点来测量的。此外，每个半导体鳍12彼此平行地取向。在半导体鳍12的每个相邻对之间存在开口或间隙。
48.半导体鳍12可以通过图案化基础半导体衬底的上半导体材料部分来形成。这种图案化可以包括例如光刻和蚀刻，或者侧壁图像转移(sit)工艺。基础半导体衬底可以是体半导体衬底(即，完全由至少一种半导体材料构成的衬底)或由顶部半导体材料层、绝缘体材料和处理衬底构成的绝缘体上半导体(soi)衬底。当soi衬底用作基础半导体衬底时，顶部
半导体材料层被图案化以提供从soi衬底的绝缘体材料向上延伸的半导体鳍12。
49.沟槽隔离结构14可以由沟槽电介质材料构成，例如二氧化硅。沟槽隔离结构14可以通过在存在于每个半导体鳍12之间的间隙内沉积沟槽电介质材料，然后在沉积的沟槽电介质材料上执行回蚀工艺来形成。在一些实施例中，可以省略沟槽隔离结构14的形成。
50.每个栅极结构16包括未示出的栅极电介质材料层和也未示出的栅极导体层。每个栅极结构16形成晶体管的部件。在一些实施例中，栅极电介质材料层完全位于栅极导体层下方。在其他实施例中，栅极电介质材料层存在于栅极导体层的侧壁和底壁上。
51.栅极电介质材料层可以由栅极电介质材料构成，例如氧化物、氮化物和/或氮氧化物。在一个示例中，提供栅极电介质材料层的栅极电介质材料可以是具有大于4.0的电介质常数的高k材料；所有电介质常数都是在真空中测量的，除非有相反的说明。示例性的高k电介质包括但不限于hfo2、zro2、la2o3、al2o3、tio2、srtio3、laalo3、y2o3、hfo
x
ny、zro
x
ny、la2o
x
ny、al2o
x
ny、tio
x
ny、srtio
x
ny、laalo
x
ny、y2o
x
ny、sion、sinx、其硅酸盐及其合金。x的每个值独立地为0.5至3，y的每个值独立地为0至2。在一些实施例中，可以形成包括不同栅极电介质材料(例如二氧化硅)和高k栅极电介质的多层栅极电介质结构，并将其用作栅极电介质材料层。栅极电介质材料层可由任何沉积工艺形成，其包括例如化学气相沉积(cvd)、等离子体增强化学气相沉积(pecvd)、物理气相沉积(pvd)、溅射或原子层沉积(ald)。在本发明的一个实施例中，提供栅极电介质材料层的栅极电介质材料可具有在1nm至10nm范围内的厚度。小于或大于上述厚度范围的其它厚度也可用于栅极电介质材料层。
52.栅极导体层可以由栅极导体材料构成。用于提供栅极导体层的栅极导体材料可以包括任何导电材料，其包括例如掺杂多晶硅、元素金属(例如，钨、钛、钽、铝、镍、钌、钯和铂)、至少两种元素金属的合金、元素金属氮化物(例如，氮化钨、氮化铝和氮化钛)、元素金属硅化物(例如，硅化钨、硅化镍和硅化钛)或其多层组合。栅极导体层可以通过任何沉积工艺形成，其包括例如cvd、pecvd、pvd、溅射或ald。栅极导体层可以具有从25nm到150nm的厚度；尽管其它厚度也可以用作栅极导体层的厚度。
53.当存在时，栅极帽盖20由帽盖栅极材料构成，例如二氧化硅、氮化硅或氮氧化硅。栅极帽盖20可以利用诸如cvd、pecvd、pvd、溅射或ald的沉积工艺形成。栅极帽盖20可以具有从10nm到50nm的厚度；尽管其它厚度也可用作栅极帽盖20的厚度。
54.栅极间隔物18可以由栅极间隔物电介质材料构成，例如二氧化硅、氮化硅或氮氧化硅。栅极间隔物18可由组成上与提供栅极帽盖20的栅极帽盖材料相同或不同的栅极间隔物材料构成。栅极间隔物18可通过沉积工艺形成，随后进行间隔物蚀刻。
55.feol电介质材料22由任何电介质材料构成，例如二氧化硅、未掺杂硅酸盐玻璃(usg)、氟硅酸盐玻璃(fsg)、硼磷硅酸盐玻璃(bpsg)、旋涂低k电介质层、化学气相沉积(cvd)低k电介质层或其任何组合。如本文所用，术语“低k”表示电介质常数小于4.0的电介质材料。在另一实施例中，自平面化材料，例如旋涂玻璃(sog)或旋涂低k电介质材料，例如silk
tm
，可用作feol电介质材料22。feol电介质材料22可利用沉积工艺形成，其包括例如cvd、pecvd、蒸发或旋涂。
56.从半导体鳍12的暴露表面外延生长的源极/漏极结构24由如上定义的半导体材料和掺杂剂构成。提供源极/漏极结构24的半导体材料可与提供半导体鳍12的半导体材料在组成上相同或不同。源极/漏极结构24可具有至少一个刻面表面(faceted surface)。
57.存在于源极/漏极结构24中的掺杂剂可以是p型掺杂剂或n型掺杂剂。术语“p型”是指将杂质添加到本征半导体中，这会产生价电子的缺陷。在含硅半导体材料中，p型掺杂剂、即杂质的实例包括但不限于硼、铝、镓和铟。“n型”是指向本征半导体中加入贡献自由电子的杂质。在含硅半导体材料中，n型掺杂剂、即杂质的实例包括但不限于锑、砷和磷。在本发明的一个实施例中，源极/漏极结构24内的n型或p型掺杂剂的浓度范围可以为从1
×
10
18
原子/cm3到1
×
10
21
原子/cm3，尽管也可以想到大于1
×
10
21
原子/cm3或小于1
×
10
18
原子/cm3的掺杂剂浓度。
58.源极/漏极接触结构26通常由金属硅化物构成，例如硅化钨、硅化镍或硅化铂。金属硅化物可利用常规金属半导体合金形成工艺形成。源极/漏极接触结构26可具有与feol电介质材料22的最顶表面共平面的最顶表面，除了金属硅化物之外，源极/漏极接触结构26可由接触金属或接触金属合金构成。接触金属包括铜、铝、钨或钴。提供源极/漏极接触结构26的接触金属或接触金属合金可以由沉积工艺形成，例如cvd、pecvd、pvd、溅射或电镀。
59.现在参考图2a-2b，示出了在形成接触多个栅极结构16的第一栅极结构(即，图2a中所示的中间栅极结构)的源极/漏极接触结构26之一的底部电极30之后的图1b-1c的示例性结构，其中底部电极30嵌入在电介质材料层28中。尽管本文件描述且示出了单个底部电极30的形成，但是也可以形成多个底部电极30，其中每一个接触特定栅极结构16的源极/漏极接触结构26之一。
60.电介质材料层28由mol电介质材料构成，例如二氧化硅、未掺杂硅酸盐玻璃(usg)、氟硅酸盐玻璃(fsg)、硼磷硅酸盐玻璃(bpsg)、旋涂低k电介质层、化学气相沉积(cvd)低k电介质层，如上所定义的或其任意组合。在另一实施例中，诸如旋涂玻璃(sog)的自平面化材料或诸如silk
tm
的旋涂低k电介质材料可用作mol电介质材料。使用自平面化电介质材料作为电介质材料层28可以避免执行随后的平面化步骤的需要。在一个实施例中，电介质材料层28可以利用沉积工艺形成，其包括例如cvd、pecvd、蒸发或旋涂。在一些实施例中，平坦化工艺(例如，化学机械抛光(cmp)或研磨)和/或回蚀工艺在电介质材料层28的沉积之后。电介质材料层28可在组成上与feol电介质材料22相同或不同。电介质材料层28具有足够的厚度，使得在随后形成mtj柱时，不会对栅极结构16和/或源极/漏极接触结构26造成损坏。在一个示例中，电介质材料层28具有从20nm到100nm的厚度。
61.在形成电介质材料层28之后，在电介质材料层28中形成开口，以物理暴露多个栅极结构16的第一栅极结构(即，图2a所示的中间栅极结构)的源极/漏极接触结构26之一的表面。该开口可以由光刻和蚀刻形成。该开口具有小于下面的源极/漏极接触结构26的临界尺寸(cd)。此外，形成到电介质材料层28中的开口物理地暴露与多个栅极结构16的栅极结构(即，图2a中所示的中间栅极结构)之一相关联的源极/漏极接触结构26之一的表面。
62.然后，在电介质材料层28中存在的开口中形成底部电极30。底部电极30可由导电材料组成，例如ta、tan、ti、tin、ru、run、ruta、rutan、co、cowp、con、w、wn或其任何组合。底部电极30可以通过诸如溅射、cvd或pecvd的沉积工艺形成。在沉积提供底部电极30的导电材料之后，可以进行平坦化工艺，例如cmp或研磨。
63.现在参考图3a-3b，示出了在电介质材料层28和嵌入的底部电极30上形成多层磁隧道结(mtj)材料堆叠体32，并且在mtj材料堆叠体32上形成顶部电极层42之后的图2a-2b的示例性结构。在一些实施例中且如图3a-3b所示，硬掩模层44可以形成在顶部电极层42
上。
64.mtj材料堆叠体32至少包括磁性钉扎层、隧道势垒层和磁性自由层。在一些实施例中且如图3a到3b中所示，mtj材料堆叠体32为底部钉扎mtj材料堆叠体，其从下到上包含磁性钉扎层36、隧道势垒层38及磁性自由层40。此外，可选的金属种子层34还可以存在于底部钉扎mtj材料堆叠体中。底部钉扎mtj材料堆叠体可包含位于磁性自由层40上的非磁性间隔层(未图示)、位于非磁性间隔层上的第二磁性自由层(未图示)和/或位于磁性自由层40上或第二磁性自由层上的mtj帽盖层(未图示)。
65.在其它实施例(未图示)中，mtj堆叠体为顶部钉扎mtj材料堆叠体，其从下到上包含磁性自由层、隧道势垒层和磁性钉扎层；在该实施例中，元件36和40的顺序与图3a-3b中所示的相反。在此实施例中，顶部钉扎mtj材料堆叠体还可包括位于磁性自由层下方的可选的金属种子层、位于磁性自由层上的非磁性间隔层、位于非磁性间隔层上的第二磁性自由层和/或位于磁性钉扎层上的mtj帽盖层。
66.mtj材料堆叠体32的各种材料层可通过利用一个或多个沉积工艺(例如，溅射、等离子体增强原子层沉积(peald)、pecvd或pvd)来形成。
67.可选的金属种子层34可以由铂(pt)、钯(pd)、镍(ni)、铑(rh)、铱(ir)、铼(re)或其合金和多层构成。在一个示例中，可选的金属种子层34由铂(pt)构成。
68.磁性钉扎层36具有固定的磁化。磁性钉扎层36可由金属或金属合金(或其堆叠体)构成，其包括一种或多种呈现高自旋极化的金属。在替代实施例中，用于形成磁性钉扎层36的示例性金属包括铁、镍、钴、铬、硼或锰。示例性金属合金可包括上述示例的金属。在另一实施例中，磁性钉扎层36可以是多层布置，其具有(1)由使用上述金属的金属和/或金属合金形成的高自旋极化区，以及(2)由表现出强垂直磁各向异性(强pma)的一种或多种材料构成的区。可以使用的具有强pma的示例性材料包括诸如钴、镍、铂、钯、铱或钌的金属，并且可以布置为交替层。强pma区域还可包括表现出强pma的合金，示例性合金包括钴-铁-铽、钴-铁-钆、钴-铬-铂、钴-铂、钴-钯、铁-铂和/或铁-钯。合金可以被布置为交替层。在一个实施例中，这些材料和区域的组合也可用作磁性钉扎层36。
69.隧道势垒层38由绝缘体材料构成，并且以提供适当的隧穿电阻的厚度形成。用于隧道势垒层38的示例性材料包括氧化镁、氧化铝和氧化钛，或者更高电隧道电导的材料，例如半导体或低带隙绝缘体。
70.磁性自由层40可以由磁性材料(或磁性材料的堆叠体)构成，该磁性材料具有可以相对于磁性钉扎层36的磁化取向改变取向的磁化。磁性自由层40的示例性磁性材料包括钴、铁的合金和/或多层、钴-铁、镍的合金、镍-铁的合金和钴-铁-硼的合金。
71.如果存在，非磁性金属间隔层由非磁性金属或金属合金构成，其允许磁性信息通过其传递，并且还允许两个磁性自由层磁性耦合在一起，使得在平衡状态下第一和第二磁性自由层总是平行的。非磁性金属间隔层允许第一和第二磁性自由层之间的自旋扭矩切换。
72.如果存在，第二磁性自由层可以包括上述磁性自由层40的磁性材料中的一种。在一个实施例中，第二磁性自由层由与磁性自由层40相同的磁性材料构成。在另一个实施例中，第二磁性自由层由与磁性自由层40成分不同的磁性材料构成。
73.如果存在，mtj帽盖层可以由nb、nbn、w、wn、ta、tan、ti、tin、ru、mo、cr、v、pd、pt、
rh、sc、al或其它高熔点金属或导电金属氮化物构成。所述mtj帽盖层可具有从2nm至25nm的厚度；其它厚度也是可能的，并且可以在本发明中用作mtj帽盖层的厚度。
74.顶部电极层42可由导电材料所构成，例如ta、tan、ti、tin、ru、run、ruta、rutan、co、cowp、con、w、wn或其任何组合。提供顶部电极层42的导电材料可在组成上与提供底部电极30的导电材料相同或不同。在本发明的一实施例中，顶部电极层42可具有100nm至500nm的厚度；虽然其它厚度也是可能的，且可用作顶部电极层42的厚度。顶部电极层42可通过例如溅射、peald、pecvd或pvd等沉积工艺形成。
75.如上所述，硬掩模层44可形成于顶部电极层42上。硬掩模层44可由任何硬掩模材料构成，包括例如二氧化硅、氮化硅和/或氮氧化硅。硬掩模层44可以利用例如peald、pecvd或pvd的沉积工艺形成。硬掩模层44可具有从10nm到50nm的厚度；尽管其它厚度也是可能的且可用作硬掩模层44的厚度。
76.现在参考图4a-4b，示出了在图案化顶部电极层42和mtj堆叠体材料32以至少在嵌入的底部电极30上分别提供顶部电极42p和mtj柱32p之后的图3a-3b的示例性结构。在其中存在硬掩模层44的实施例中，硬掩模层44在该点处被图案化以在顶部电极42p上提供硬掩模44p。
77.可选的硬掩模层44、顶部电极层42和mtj材料堆叠体32的图案化包括离子束蚀刻(ibe)工艺。在一些实施例中，如图4a所示，在该图案化步骤期间，电介质材料层28的上部部分被去除，即凹陷。在这种实施例中，形成了电介质材料层28的台面部分28m。电介质材料层28的台面部分12m具有位于电介质材料层28的凹陷部分上方的最顶表面。在本发明的实施例中，包括台面部分12m的电介质材料层28比电介质材料层28的凹陷部分厚。由于电介质材料层28的厚度，不会对下面的栅极结构16和/或源极/漏极接触结构26造成损坏。如图4a中所说明，mtj柱32p位于电介质材料层28的台面部分28m上。
78.mtj材料堆叠体32的剩余(即，未图案化)部分提供mtj柱32p。在一个实例中且如图4a中所示，mtj柱32p为底部钉扎mtj结构，其从下到上包括金属种子层部分34p(即，金属种子层34的剩余未蚀刻部分)、磁性钉扎层部分36p(即，磁性钉扎层36的剩余未蚀刻部分)、隧道势垒层部分38p(即，隧道势垒层38的剩余未蚀刻部分)及磁性自由层部分40p(即，磁性自由层40的剩余未蚀刻部分)。在另一实例(未图示)中，mtj柱32p为顶部钉扎mtj结构，其从下到上包含磁性自由层部分40p、隧道势垒层部分38p和磁性钉扎层部分36p。在任一实施例(底部钉扎定mtj结构或顶部钉扎mtj结构)中，mtj柱32p可包括mtj材料堆叠体32中存在的任何其它层的剩余部分。
79.mtj柱32p、顶部电极42p以及硬掩模44p(如果存在)的形状可为圆柱形；尽管其它不对称形状也是可能的，且可在本发明的实施例中用作mtj柱32p、顶部电极42p以及硬掩模44p(如果存在)的形状。为了避免底部电极30的金属粒子在mtj柱32p的侧壁上的非所要再溅射，mtj柱32p、顶部电极42p以及(如果存在)硬掩模44p的cd等于或大于底部电极30的cd。
80.通常，mtj柱32p、顶部电极42p以及(如果存在)硬掩模44p具有彼此垂直对准的最外侧壁。在其中形成电介质材料层28的台面部分28m的实施例中，mtj柱32p、顶部电极42p以及(如果存在)硬掩模44p具有与电介质材料层28的台面部分28m的最外侧壁垂直对准的最外侧壁。
81.现在参考图5a-5b，示出了在形成横向邻近mtj柱32p、顶部电极42p以及硬掩模44p
(如果存在)的电介质材料间隔物46之后的图4a-4b的示例性结构。电介质材料间隔物46封装且环绕mtj柱32p、顶部电极42p以及硬掩模44p(如果存在的话)。在一些实施例中，如图5a所示，电介质材料间隔物46的下部部分沿着电介质材料层28的台面部分28m的侧壁存在。在这样的实施例中，电介质材料层28的台面部分28m被电介质材料间隔物46的下部部分封装和环绕。
82.电介质材料间隔物46由一电介质材料构成，其成分不同于电介质材料层28及硬掩模层44。提供电介质材料间隔物46的电介质材料可提供mtj柱32p及顶部电极42p的钝化。在一个实施例中，电介质材料间隔物46由氮化硅构成。在另一实施例中，电介质材料间隔物46可由含有硅、碳和氢原子的电介质材料构成。在一些实施例中，除了碳和氢原子外，电介质材料间隔物46可以包括氮和氧中的至少一种的原子。在其它实施例中，除了硅、氮、碳和氢原子外，电介质材料间隔物46可以包括硼原子。在一个示例中，电介质材料间隔物46可以由包含硅、碳、氢、氮和氧原子的nblok电介质材料构成。在替代的示例中，电介质材料间隔物46可以由包含硅、硼、碳、氢和氮的原子的sibcn电介质材料构成。
83.可以通过例如cvd或pecvd的沉积，随后通过例如反应离子蚀刻(rie)的间隔物蚀刻，形成电介质材料间隔物46。电介质材料间隔物46可具有与硬掩模44p的最顶表面或顶部电极42p的最顶表面(如果省略硬掩模44p)共面的最顶表面。
84.现在参考图6a-6b，示出了在形成有机平面化层(opl)50之后的图5a-5b的示例性结构，该有机平面化层具有形成在其中的接触开口52，该接触开口物理地暴露第一栅极结构(即，图6a中所示的中间栅极结构)的源极/漏极接触结构26中的另一个的表面。在本发明的实施例中，底部电极30接触位于栅极结构16的一侧上的源极/漏极接触结构26，并且接触开口52物理地暴露位于同一栅极结构16的相对侧上的源极/漏极接触结构26。
85.opl 50可以由有机聚合物构成，该有机聚合物可以包括聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(bcb。opl可以利用诸如cvd、pecvd或旋涂之类的沉积工艺形成。opl 50具有在硬掩模44p的最顶表面上方延伸的高度，或者如果省略硬掩模44p，则在顶部电极42p的最顶表面上方延伸的高度。
86.接触开口52可以通过光刻和蚀刻形成。由于opl 50和电介质材料层28之间的蚀刻选择性的差异，电介质材料层28中存在的接触开口52可以具有锥形侧壁(即，从顶部到底部测量的向内渐缩侧壁)，如图6a和6b所示。在一些实施例中，接触开口52位于电介质材料层28的凹陷部分中，该凹陷部分横向地邻近于嵌入底部电极30的电介质材料层28的台面部分28m。
87.现在参考图7a-7b，示出了在去除opl 50之后图6a-6b的示例性结构。opl层50可以利用例如灰化等的任何材料移除工艺来移除。
88.现在参考图8a-8b，示出了在形成导电含金属层54和接触含金属层56之后的图7a-7b的示例性结构。在一些实施例中，导电含金属层54可以被省略。
89.含导电金属层54是形成于图7a至图7b所示的示例性结构的所有实体暴露表面上的连续层，包括形成于电介质材料层28中的接触开口52内。导电含金属层54由导电衬里材料构成，例如，ta、tan、ti、tin、ru、run、ruta、rutan、w或wn。在一些实施例中，导电含金属层54可包含导电衬里材料的材料堆叠体。在一个示例中，导电衬里材料可以由ta/tan的堆叠
体构成。可利用例如cvd、pecvd、pvd或溅射的沉积工艺来形成导电含金属层54。导电含金属层54可具有从1nm到15nm的厚度；尽管导电含金属层54的其它厚度也是可能的，并且在本发明的实施例中可以用作导电含金属层54的厚度。
90.接触含金属层56包括对减性蚀刻友好的任何接触金属或接触金属合金。这种减性蚀刻友好材料的示例包括但不限于钌(ru)、铝(al)或钯(pd)。典型地，接触含金属层56的组成不同于导电含金属层54，接触含金属层56可利用沉积工艺形成，例如cvd、pecvd、电镀或溅射。接触含金属层56是存在于整个导电含金属层54上的连续层。在省略导电含金属层54的实施例中，接触含金属层56是形成在图7a-7b所示的示例性结构的所有物理暴露表面上、包括形成在电介质材料层28中的接触开口52内的连续层。如图所示，该接触含金属层56的下部部分存在于电介质材料层28中存在的接触开口52中，其也包括底部电极30。存在于该接触开口52中的该接触含金属层56的下部部分可具有如上所述的向内渐缩侧壁。
91.现在参考图9a-9b，示出了在使接触含金属层56和导电含金属层54凹陷之后的图8a-8b的示例性结构；如果省略导电含金属层54，则仅使接触含金属层56凹陷。凹陷可以包括首先平坦化接触含金属层56，然后执行凹陷蚀刻。剩余的接触含金属层56可被称为凹陷的接触含金属层56r，并且剩余的导电含金属层54可被称为凹陷的导电含金属层54r。凹陷的接触含金属层56r和凹陷的导电含金属层54r具有彼此共面的最顶表面。凹陷的接触含金属层56r及凹陷的导电含金属层45r的最顶表面位于至少顶部电极42p的最顶表面下方。
92.现在参考图10a-10b，示出了在凹陷的接触含金属层56r和凹陷的导电含金属层54r上形成硬掩模帽盖58之后的图9a-9b的示例性结构。硬掩模帽盖58包括任何硬掩模材料，并且在成分上不同于存在于顶部电极42p上的硬掩模44p和电介质材料间隔物46。硬掩模帽盖58可以通过沉积工艺形成，随后是平坦化工艺，例如cmp。硬掩模帽盖58具有通常与电介质材料间隔物46的最顶表面共面的最顶表面。
93.现在参考图11a-11b，示出了在形成另一opl 60p，然后图案化存在于源极/漏极区域中的另一opl 60p、硬掩模58、凹陷的接触含金属层56r和凹陷的导电含金属层54r(即，沿如图11b所示的横截面y-y)之后的图10a-10b的示例性结构。另一opl 60p可以由上述用于opl 50的材料之一构成，并且opl 60p可以利用上述用于形成opl 50的沉积工艺之一形成。
94.可以通过光刻和蚀刻来执行图案化。硬掩模58的每个剩余(即，未蚀刻)部分可以称为图案化硬掩模帽盖58p，凹陷的接触含金属层56r的每个剩余(即，未蚀刻)部分可以称为下接触结构56s，凹陷的导电含金属层54r的每个剩余(即，未蚀刻)部分可以在此称为导电含金属衬里54l。在图12b中，不存在于存在于电介质材料层28中的接触开口52中的下部结构56s表示虚设结构并且不用于电连接。如图12b中可见，包含图案化硬掩模帽盖58p及下接触结构56s的图案化结构可具有锥形侧壁(在此情况下，锥形是从顶部向底部向外)。
95.在图11a中，存在于接触开口52中的下接触结构56s的下部部分以及整个底部电极30位于电介质材料层28中。特别地，底电极30整个位于包括台面部分28m的电介质材料层28中，而存在于接触开口52中的下接触结构56s的下部部分整个位于电介质材料层38的凹陷部分中；包括台面部分28m的电介质材料层28具有大于电介质材料层28的凹陷部分的高度(即，垂直厚度)。
96.现在参考图12a-1b，示出了在去除另一opl 60p之后的图11a-11b的示例性结构。可以利用任何材料去除工艺，例如灰化，来去除另一opl 60p。
97.现在参考图13a-13b，示出了在形成低k电介质填充材料62并平坦化低电介质填充材料62之后的图12a-12b的示例性结构。术语“低k”具有上文限定的含义，即，具有小于4的电介质常数的电介质材料。在一些实施例中，低k电介质填充材料62包括si基电介质材料。si基电介质材料可以是二氧化硅基(例如sioch)或硅倍半氧烷(ssq)基(例如氢-ssq或甲基-ssq)。其它低k电介质，例如非硅基电介质材料(即聚合物或非晶碳)，可用作低k电介质填充材料62。低k电介质填充材料62可利用沉积工艺形成，例如cvd、pecvd或旋涂。可以通过cmp或研磨来执行沉积的低k电介质填充材料62的平坦化。在平坦化之后，低k电介质填充材料62具有与每个图案化硬掩模帽盖58p的最顶表面共面的最顶表面。电介质填充材料62和电介质材料层28存在于mol中。
98.现在参考图14a-14b，示出了在形成具有形成于其中的上接触结构(66x，66y)的beol电介质材料层64之后的图13a-13b的示例性结构。beol电介质材料层64可包括上述用于电介质材料层28的电介质材料之一。beol电介质材料层64可利用沉积工艺形成，例如cvd、pecvd或旋涂。
99.通过在beol电介质材料层64内形成一对接触开口来形成上接触结构(66x、66y)，其中一个接触开口延伸到接触源极/漏极结构26的下接触结构56s的表面，而另一个接触开口延伸到顶部电极44p的表面。该对接触开口可以通过光刻和蚀刻形成。然后用接触金属或接触金属合金填充每个接触开口。示例性的接触金属包括铜、铝或钨。示例性的接触金属合金是铜铝合金。
100.如图所示，第一上接触结构66x接触下接触结构56s的表面，其又接触源极/漏极接触结构26中的一者的表面，而第二上接触结构66y接触位于mtj柱32p上的顶部电极42p的表面。
101.图14a-14b示出根据本发明的存储器单元(即，1t1m)。该存储器单元包括feol，该feol包括跨越在半导体鳍12上的栅极结构(中间栅极结构16)，其中源极/漏极结构24位于栅极结构16的每一侧上，并且源极/漏极接触结构26位于每个源极/漏极结构24上。mol层级位于feol层级上方，并且包括mram器件(包括底部电极30、mtj柱32p和顶部电极42p)和下接触结构56s，其中mram器件的底部电极30接触位于栅极结构16的一侧上的源极/漏极接触结构之一(即，中间栅极结构16右侧的源极/漏极接触结构26)，并且下接触结构56s接触位于栅极结构16的另一侧上的源极/漏极接触结构中的另一个(即，中间栅极结构16左侧的源极/漏极接触结构26)。beol层级位于mol层级之上，并且包括接触下接触结构56s的表面的第一上接触结构66x，以及接触mram器件的顶部电极42p的表面的第二上接触结构66y。这种存储器单元具有低布线电阻，因此具有快的存储速度。
102.尽管已经参照本发明的优选实施例具体示出和描述了本发明，但是本领域技术人员应当理解，在不脱离本发明的范围的情况下，可以在形式和细节上进行上述和其它改变。因此，本发明不局限于所描述和说明的确切形式和细节，而是落入所附权利要求的范围内。

技术特征：

1.一种存储器单元，包括：前端制程(feol)层级，其包括跨越在半导体鳍之上的栅极结构，其中源极/漏极结构位于所述栅极结构的每一侧上，并且源极/漏极接触结构位于每个源极/漏极结构上；中间制程(mol)层级，其位于所述feol上方并且包括磁阻随机存取存储器(mram)器件和下接触结构，其中所述mram器件的底部电极接触位于所述栅极结构的一侧上的所述源极/漏极接触结构中的一个，并且所述下接触结构接触位于所述栅极结构的另一侧上的所述源极/漏极接触结构中的另一个；以及后段制程(beol)层级，其位于所述mol层级上方并且包括接触所述下接触结构的表面的第一上接触结构以及接触所述mram器件的顶部电极的表面的第二上接触结构。2.根据权利要求1所述的存储器单元，其中所述mol层级包括具有台面部分和凹陷部分的电介质材料层，并且其中所述下接触结构的下部部分被嵌入在所述电介质材料层的所述凹陷部分中，并且所述底部电极被嵌入在所述电介质材料层的包括所述台面部分的区域中。3.根据权利要求2所述的存储器单元，其中所述mram器件进一步包括接触所述底部电极的磁性隧道结(mtj)柱，其中所述mtj柱位于所述电介质材料层的所述台面部分上。4.根据权利要求3所述的存储器单元，进一步包括封装且环绕所述mtj柱及所述顶部电极的电介质材料间隔物，其中所述电介质材料间隔物的一部分接触所述电介质材料层的所述台面部分的侧壁。5.根据权利要求3所述的存储器单元，其中所述mtj柱为底部钉扎mtj结构。6.根据权利要求3所述的存储器单元，其中所述mtj柱为顶部钉扎mtj结构。7.根据权利要求1所述的存储器单元，进一步包括位于所述下接触结构与位于所述栅极结构的所述另一侧上的另一源极/漏极结构之间的导电含金属衬里，其中所述导电含金属衬里具有与所述下接触结构的最顶表面共面的最顶表面。8.根据权利要求7所述的存储器单元，其中所述导电含金属衬里的所述最顶表面位于所述mram器件的顶部电极的最顶表面下方。9.根据权利要求1所述的存储器单元，其中所述下接触结构的下部部分具有锥形侧壁。10.根据权利要求1所述的存储器单元，其中所述第一上接触结构和所述第二上接触结构部分地位于beol电介质材料层中，所述beol电介质材料层位于所述mol层级上方。11.根据权利要求3所述的存储器，其中所述mtj柱和所述顶部电极两者具有第一临界尺寸，且其中所述底部电极具有小于所述第一临界尺寸的第二临界尺寸。12.根据权利要求3所述的存储器单元，其中所述mtj柱及所述顶部电极两者在形状上为圆柱形。13.一种形成存储器单元的方法，所述方法包括：形成包括跨越在半导体鳍之上的栅极结构的前段制程(feol)层级，其中源极/漏极结构位于所述栅极结构的每一侧上，并且源极/漏极接触结构位于每个源极/漏极结构上；在所述feol层级上方形成中间制程(mol)层级的电介质材料层；在所述电介质材料层中形成磁阻随机存取存储器(mram)器件的底部电极，并且所述底部电极接触位于所述栅极结构的一侧上的所述源极/漏极接触结构中的一个；在所述底部电极上方形成磁性隧道结(mtj)柱和所述mram器件的顶部电极；
形成下接触结构，所述下接触结构接触位于所述栅极结构的另一侧上的所述源极/漏极接触结构中的另一个，其中所述下接触结构的下部部分被嵌入在所述电介质材料层中；以及在所述mol层级上方形成后段制程(beol)层级，并且所述后段制程层级包括接触所述下接触结构的表面的第一上接触结构以及接触所述mram器件的所述顶部电极的表面的第二上接触结构。14.根据权利要求13所述的方法，其中所述mtj柱和所述顶部电极的形成包括：形成mtj材料堆叠体及顶部电极层；以及利用离子束蚀刻来图案化所述mtj材料堆叠体以及所述顶部电极层。15.根据权利要求14所述的方法，其中在所述离子束蚀刻期间，使所述电介质材料层的横向定位成邻近于所述底部电极的一部分凹陷，且将所述下接触结构的所述下部部分嵌入于所述电介质材料层的凹陷部分中。16.根据权利要求13所述的方法，进一步包括形成封装且环绕所述mtj柱及所述顶部电极的电介质材料间隔物。17.根据权利要求13所述的方法，其中形成所述下接触结构包括：在所述电介质材料层中形成接触开口，所述接触开口物理地暴露位于所述栅极结构的所述另一侧上的所述源极/漏极接触结构中的另一个的表面；在所述电介质材料层上形成导电含金属层，所述导电含金属层包括在所述接触开口内且沿着侧壁且在所述顶部电极的最顶部上方；在导电含金属层上形成接触含金属层；使所述接触含金属层和所述导电含金属层凹陷至低于所述顶部电极的高度的高度；在凹陷的接触含金属层上方形成硬掩模帽盖；以及图案化位于所述栅极结构的所述另一侧中的所述硬掩模帽盖、所述凹陷的接触含金属层和所述凹陷的导电含金属层。18.根据权利要求17所述的方法，其中所述接触开口具有锥形侧壁，并且其中嵌入在所述电介质材料层中的所述下接触结构的所述下部部分具有锥形侧壁。19.根据权利要求13所述的方法，其中所述mtj柱为底部钉扎mtj结构。20.根据权利要求13所述的方法，其中所述mtj柱为顶部钉扎mtj结构。

技术总结

提供一种存储器单元，其中磁阻随机存取存储器(MRAM)器件的底部电极连接到晶体管的源极/漏极接触结构之一，并且下接触结构连接到晶体管的源极/漏极接触结构中的另一个。在本申请中，MRAM器件和下接触结构存在于中间制程((MOL)而不是后段制程(BEOL)，而且，MRAM器件的底部电极和下接触结构的下部部分存在于相同的电介质材料(即，MOL电介质材料)中。MOL电介质材料)中。MOL电介质材料)中。