驱动电路及显示面板的制作方法

阅读：评论：0

1.本技术涉及显示技术领域，具体涉及一种驱动电路及显示面板。

背景技术：

2.目前，显示面板常见的像素驱动方式有两种，即脉冲幅度调制(pulse amplitude modulation，pam)驱动以及脉冲宽度调制(pulse width modulation，pwm)驱动。其中，pam驱动是通过控制每个像素单元中的发光器件的驱动电流大小来实现不同亮度显示，但是，pam驱动方式在低灰阶下存在点漂移的问题，从而影响显示效果；pwm驱动是通过控制每个像素单元中的发光器件的发光时间来实现不同亮度显示，但是，pwm驱动方式对栅极驱动芯片(gate ic)的要求较高。
3.为此，结合pwm驱动方式以及pam驱动方式的优点，本领域技术人员开发出了phm混合电路，低灰阶时采用pwm驱动，高灰阶时采用pam驱动。其中，phm混合电路的pwm模块包括pwm驱动晶体管，pwm驱动晶体管的阈值电压(vth)值决定了pwm驱动晶体管的打开时间，从而决定了发光器件的发光时间，当多个pwm驱动晶体管的vth值不同时，发光器件的发光时间受影响较大，从而影响显示画面的均一性。

技术实现要素：

4.本技术提供一种驱动电路以及显示面板，通过对驱动电路的pwm驱动晶体管的阈值电压进行侦测，以对pwm驱动晶体管进行外部补偿，达到画面显示的均一性。
5.第一方面，本技术提供一种驱动电路，其包括：
6.第一晶体管，所述第一晶体管的栅极与第一节点电连接，所述第一晶体管的源极和漏极中的一者与第一电源端电连接，所述第一晶体管的源极和漏极中的另一者与第二节点电连接；
7.发光器件，所述发光器件的一端与所述第二节点电连接，所述发光器件的另一端与第二电源端电连接；
8.第一电容，所述第一电容的第一端与所述第一节点电连接，所述第一电容的第二端与所述第二节点电连接；
9.脉冲宽度调制模块，所述脉冲宽度调制模块接入脉冲宽度调制信号以及数据信号，并与所述第二电源端以及所述第一节点电连接，所述脉冲宽度调制模块包括第二晶体管，所述脉冲宽度调制模块用于在所述脉冲宽度调制信号的控制下，调整流经所述发光器件的驱动电流的脉冲宽度；以及
10.第一外部侦测模块，所述第一外部侦测模块接入所述脉冲宽度调制信号，并与所述第一节点电连接，所述第一外部侦测模块用于侦测并补偿所述第二晶体管的阈值电压。
11.在本技术提供的驱动电路中，所述第二电源端接入的信号包括恒压高电平信号以及恒压低电平信号。
12.在本技术提供的驱动电路中，当所述第一外部侦测模块侦测所述第二晶体管的阈
值电压时，所述第二电源端接入所述恒压高电平信号；当所述第一外部侦测模块没有侦测所述第二晶体管的阈值电压时，所述第二电源端接入所述恒压低电平信号。
13.在本技术提供的驱动电路中，所述第一外部侦测模块包括第三晶体管；
14.所述第三晶体管的栅极接入所述脉冲宽度调制信号，所述第三晶体管的源极和漏极中的一者与所述第一节点电连接，所述第三晶体管的源极和漏极中的另一者与第一侦测端电连接。
15.在本技术提供的驱动电路中，所述脉冲宽度调制模块还包括第四晶体管；
16.所述第四晶体管的栅极接入所述脉冲宽度调制信号，所述第四晶体管的源极和漏极中的一者接入所述数据信号，所述第四晶体管的源极和漏极中的另一者与第三节点电连接；
17.所述第二晶体管的栅极与所述第三节点电连接，所述第二晶体管的源极和漏极中的一者与所述第二电源端电连接，所述第二晶体管的源极和漏极中的另一者与所述第一节点电连接。
18.在本技术提供的驱动电路中，所述脉冲宽度调制模块还包括第二电容；
19.所述第二电容的第一端接入扫频信号，所述第二电容的第二端与所述第三节点电连接，从而所述扫频信号通过所述第二电容调整所述第三节点电位。
20.在本技术提供的驱动电路中，所述驱动电路还包括脉冲幅度调制模块；
21.所述脉冲幅度调制模块接入脉冲幅度调制信号以及所述数据信号，并与所述第一节点电连接，所述脉冲幅度调制模块用于在所述脉冲幅度调制信号的控制下，调整所述驱动电流的脉冲幅度。
22.在本技术提供的驱动电路中，所述脉冲幅度调制模块包括第五晶体管；
23.所述第五晶体管的栅极接入所述脉冲幅度调制信号，所述第五晶体管的源极和漏极中的一者接入所述数据信号，所述第五晶体管的源极和漏极中的另一者与所述第一节点电连接。
24.在本技术提供的驱动电路中，所述驱动电路还包括第二外部侦测模块；
25.所述第二外部侦测模块接入所述脉冲幅度调制信号，并与所述第二节点电连接，所述第二外部侦测模块用于侦测并补偿所述第一晶体管的阈值电压。
26.在本技术提供的驱动电路中，所述第二外部侦测模块包括第六晶体管；
27.所述第六晶体管的栅极接入所述脉冲幅度调制信号，所述第六晶体管的源极和漏极中的一者与第二侦测端电连接，所述第六晶体管的源极和漏极中的另一者与所述第二节点电连接。
28.第二方面，本技术还提供一种显示面板，其包括如上所述的驱动电路。
29.本技术提供的驱动电路以及显示面板，通过设置第一外部侦测模块电连接于第一节点，实现对脉冲宽度调制模块中的第二晶体管的阈值电压进行侦测，即对pwm驱动晶体管的阈值电压进行侦测，以对pwm驱动晶体管的阈值电压进行外部补偿，保证画面显示的均一性，提高显示面板的显示效果。
附图说明
30.图1为本技术实施例提供的驱动电路的第一种结构示意图；
31.图2为图1示出的驱动电路的第二晶体管的阈值电压侦测时序图；
32.图3为图1提供的驱动电路在图2所示的时序下的第一初始化阶段的通路示意图；
33.图4为本技术实施例提供的驱动电路的第二种结构示意图；
34.图5为图4示出的驱动电路的第一晶体管的阈值电压侦测时序图；
35.图6为图4提供的驱动电路在图5所示的时序下的第二初始化阶段的通路示意图；
36.图7为图4提供的驱动电路在图5所示的驱动时序下的第二侦测阶段的通路示意图；
37.图8为本技术实施例提供的驱动电路的第三种结构示意图；
38.图9为图8示出的驱动电路的发光时序图；
39.图10为图8提供的驱动电路在图9所示的驱动时序下的第三初始化阶段的通路示意图；
40.图11为图8提供的驱动电路在图9所示的驱动时序下的数据写入阶段的通路示意图；
41.图12为图8提供的驱动电路在图9所示的驱动时序下的发光阶段的通路示意图。
具体实施方式
42.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
43.此外，本技术的说明书和权利要求书中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。由于本技术采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。
44.下文的公开提供了许多不同的实施方式或例子用来实现本技术的不同结构。为了简化本技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本技术。此外，本技术可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
45.请参阅图1，图1为本技术实施例提供的驱动电路的第一种结构示意图。如图1所示，本技术实施例提供的驱动电路100包括：第一晶体管t1、发光器件d、第一电容c1、脉冲宽度调制模块10以及第一外部侦测模块20。需要说明的是，发光器件d可以为迷你发光二极管、微型发光二极管或有机发光二极管。
46.其中，第一晶体管t1的栅极与第一节点q电连接，第一晶体管t1的源极和漏极中一者与第一电源端v1电连接，第一晶体管t1的源极和漏极中的另一者与第二节点s电连接。
47.其中，发光器件d的一端与第二节点q电连接，发光器件d的另一端与第二电源端v2电连接。
48.其中，第一电容c1的第一端与第一节点q电连接，第一电容c1的第二端与第二节点s电连接。
49.其中，脉冲宽度调制模块10接入脉冲宽度调制信号spwm以及数据信号data，脉冲宽度调制模块10并与第二电源端v2以及第一节点q电连接；其中，脉冲宽度调制模块10包括第二晶体管t2。
50.其中，第一外部侦测模块20接入脉冲宽度调制信号spwm，并与第一节点q电连接。
51.具体的，脉冲宽度调制模块10用于在脉冲宽度信号spwm的控制下，将第二电源端v2提供的信号输出至第一节点q，以调整第一节点q的电位，从而控制第一晶体管t1开启或者关闭，从而调整流经发光器件d的驱动电流的脉冲宽度。
52.具体的，第一外部侦测模块20通过与第一节点q电连接，从而可通过第一外部侦测模块20侦测以及补偿第一节点q的电位，由于第二晶体管t2的阈值电压值可以通过第二晶体管t2的栅极与第一节点q之间的电位差确定，因此，第一外部侦测模块20能用于侦测并外部补偿第二晶体管t2的阈值电压。
53.需要指出的是，本技术实施例提供的第二晶体管t2为脉冲宽度调制模块10中具有驱动作用的晶体管，换言之，第二晶体管t2为pwm驱动晶体管，第二晶体管t2的阈值电压值决定了自身的打开时间，从而第二晶体管t2的阈值电压值决定了发光器件d的发光时间。
54.本技术实施例提供的驱动电路100，通过设置第一外部侦测模块20电连接于第一节点q，实现对脉冲宽度调制模块10中的第二晶体管t2的阈值电压进行侦测，即对pwm驱动晶体管的阈值电压进行侦测，以便于对pwm驱动晶体管的阈值电压进行外部补偿，实现发光器件的均匀发光，有利于提高显示面板的显示效果。
55.在本技术提供的一些实施例中，请继续参阅图1。如图1所示，在驱动电路100中，第一外部侦测模块20包括第三晶体管t3；脉冲宽度调制模块10包括第二晶体管t2以及第四晶体管t4。
56.其中，第二晶体管t2的栅极与第三节点p电连接，第二晶体管t2的源极和漏极中的一者与第二电源端v2电连接，第二晶体管t2的源极和漏极中的另一者与第一节点q电连接。
57.其中，第二电源端v2接入的信号包括恒压高电平信号以及恒压低电平信号。
58.其中，第三晶体管t3的栅极接入脉冲宽度调制信号spwm，第三晶体管t3的源极和漏极中的一者与第一节点q电连接，第三晶体管t3的源极和漏极中的另一者与第一侦测端sense1电连接。
59.其中，第四晶体管t4的栅极接入脉冲宽度调制信号spwm，第四晶体管t4的源极和漏极一者接入数据信号data，第四晶体管t4的源极和漏极中的另一者与第三节点p电连接。
60.具体的，第四晶体管t4用于在脉冲宽度调制信号spwm的控制下，将数据信号data提供至第三节点p。第二晶体管t2用于根据第三节点p的电位，将第二电源端v2接入的信号提供至第一节点q，从而第一晶体管t1可根据第一节点q的电位，将第一电源端v1接入的信号提供至第二节点s，进而第二节点s的电位升高至预设电位时，发光器件d基于预设电位发光。第三晶体管t3用于在脉冲宽度调制信号spwm的控制下，将第一侦测端sense1提供的信号输出至第一节点q。进一步的，当第一侦测端sense1接入复位信号(图中未示出)时，第三晶体管t3将复位信号输出至第一节点q；当第一侦测端sense1与外部adc模块电连接时，第三晶体管t3将第一节点q的电位输出至外部adc模块，以对第二晶体管t2的阈值电压进行侦测并补偿。
61.请参阅图2，图2为图1示出的驱动电路的第二晶体管的阈值电压侦测时序图。需要
注意的是，为方便进行说明，图1示出的驱动电路均采用n型晶体管，但是，这不应该构成对本技术实施例的限制，在一些实施例中，驱动电路100可均采用p型晶体管，或者，部分采用n型晶体管，部分采用p型晶体管。如图2所示，脉冲宽度调制信号spwm、数据信号data、第一电源端v1接入的信号以及第二电源端v2接入的信号相组合先后对应于第一初始化阶段t11、第一侦测阶段t12。
62.在一些实施例中，第一初始化阶段t11，第一电源端v1接入的信号、第二电源端v2接入的信号以及脉冲宽度调制信号spwm均为高电平信号。此时，数据信号data为低电平信号。
63.在一些实施例中，第一侦测阶段t12，第一电源端v1接入的信号、第二电源端v2接入的信号、脉冲宽度调制信号spwm以及数据信号data均为高电平信号。
64.具体的，请参阅图2以及图3，图3为图1提供的驱动电路在图2所示的时序下的第一初始化阶段的通路示意图。
65.在第一初始化阶段t11，脉冲宽度调制信号spwm为高电平信号，第二晶体管t2在脉冲宽度调制信号spwm的控制下打开，从而将数据信号data输出至第三节点p，以实现对第三节点p的初始化。
66.同时，脉冲宽度调制信号spwm为高电平信号，第三晶体管t3在脉冲宽度调制信号spwm的控制下打开，从而第三晶体管t3将第一侦测端sense1提供的复位信号输出至第一节点q，以实现对第一节点q的初始化。
67.由于本阶段的数据信号data为低电平信号，则v
p-vq《vth2，其中，v
p
表示p点的电位，vq表示q点的电位，vth2表示第二晶体管t2的阈值电压。故第四晶体管t4处于关闭状态。
68.值得一提的是，在本阶段中，由于第一节点q为低电平信号，第一晶体管t1处于关闭状态，发光器件d不发光。
69.具体的，请再次参阅图1以及图2。由于在图2所示的驱动时序下的第一侦测阶段的通路示意图与图1示出的电路图一致，故用图2以及图1进行说明。
70.在第一侦测阶段t12，脉冲宽度调制信号spwm为高电平信号，第二晶体管t2在脉冲宽度调制信号spwm的控制下打开，从而将数据信号data输出至第三节点p。由于本阶段的数据信号data为高电平信号，故在本阶段中，通过控制第二晶体管t2打开，并且对第三节点p输出高电平信号，以实现对第三节点p的充电。第二晶体管t2的栅极与第三节点p电连接，从而第二晶体管t2基于第三节点p的电位打开，第二晶体管t2将第二电源端v2提供的信号输出至第一节点q，并且，第二电源端v2为高电平信号，进而通过第二晶体管t2以及第二电源端v2可对第一节点q进行充电。当q点的电位抬升至v
p-vq＝vth2时，第二晶体管t2处于截止状态，此时，第一节点q的电位不再上升。
71.与此同时，脉冲宽度调制信号spwm为高电平信号，第三晶体管t3在脉冲宽度调制信号spwm的控制下打开，使第一侦测端sense1与外部adc模块电连接，即可侦测得到第一节点q的电位，进而可侦测得到第二晶体管t2的阈值电压值，以实现对第二晶体管t2阈值电压的侦测以及外部补偿。
72.需要注意的是，在侦测第二晶体管t2的阈值电压的过程中，也即在第一初始化阶段t11以及第一侦测阶段t12中，第一电源端v1和第二电源端v2均为高电平信号，则第一外部侦测模块20侦测第二晶体管t2的阈值电压时，第二电源端v2可接入恒压高电平信号，第
一电源端v1也可接入恒压高电平信号。
73.值得一提的是，当第一外部侦测模块20没有侦测第二晶体管t2的阈值电压时，第二电源端v2接入恒压低电平信号。
74.请参阅4，图4为本技术实施例提供的驱动电路的第二种结构示意图。如图4所示，本技术实施例提供的驱动电路与图1的区别在于：在本实施例提供的驱动电路200中，还包括脉冲幅度调制模块30。
75.其中，脉冲幅度调制模块30接入脉冲幅度调制信号spam以及数据信号data，脉冲幅度调制模块30并与第一节点q电连接。
76.具体的，脉冲幅度调制模块30用于在脉冲幅度调制信号spam的控制下，将数据信号data输出至第一节点q，从而第一晶体管t1基于第一节点q的电位打开，对第二节点s进行充电。当第二节点s的电位提升至预设电位时，发光器件d基于预设电位发光。从而脉冲幅度调制模块30用于调整流经发光器件d的驱动电流的脉冲幅度。
77.请继续参阅图4，在本实施例提供的驱动电路200中，还包括第二外部侦测模块40。
78.其中，第二外部侦测模块40接入脉冲幅度调制信号spam，并与第二节点s电连接。
79.具体的，第二外部侦测模块40通过与第二节点s电连接，从而可通过第二外部侦测模块40侦测以及补偿第二节点s的电位。由于第一晶体管t1的阈值电压可以通过第一节点q与第二节点s之间的电位差确定，因此，第二外部侦测模块40能用于侦测并外部补偿第一晶体管t1的阈值电压。
80.本技术实施例提供的驱动电路200，通过增设第二外部侦测模块40电连接于第二节点s，实现对第一晶体管t1的阈值电压进行侦测，以对第一晶体管t1的阈值电压进行外部补偿，实现发光器件d的均匀发光，提高发光器件d的发光效果。
81.在本技术提供的一些实施例中，请继续参阅图4。如图4所示，在驱动电路200中，脉冲幅度调制模块30包括第五晶体管t5；第二外部侦测模块40包括第六晶体管t6。
82.其中，第五晶体管t5的栅极接入脉冲幅度调制信号spam，第五晶体管t5的源极和漏极中的一者接入数据信号data，第五晶体管t5的源极和漏极中的另一者与第一节点q电连接。
83.具体的，第五晶体管t5用于在脉冲幅度调制信号spam的控制下，将数据信号data提供至第一节点q。以便于第一晶体管t1基于第一节点q的电位打开或者关闭。
84.其中，第六晶体管t6的栅极接入脉冲幅度调制信号spam，第六晶体管t6的源极和漏极中的一者与第二侦测端sense2电连接，第六晶体管t6的源极和漏极中的另一者与第二节点s电连接。
85.具体的，第六晶体管t6用于在脉冲幅度调制信号spam的控制下，将第二侦测端sense2提供的信号输出至第二节点s。进一步的，当第二侦测端sense2接入复位信号(图中未示出)时，第六晶体管t6将复位信号输出至第二节点s；当第二侦测端sense2与外部adc模块(图中未示出)电连接时，第六晶体管t6将第二节点s的电位输出至外部adc模块，以对第一晶体管t1的阈值电压进行侦测并外部补偿。
86.请参阅图5，图5为图4示出的驱动电路的第一晶体管的阈值电压侦测时序图。需要注意的是，图5示出的驱动电路均采用n型晶体管，但是，这不应构成对本技术的限制。在一些实施例中，驱动电路200也可均采用p型晶体管；在一些实施例中，驱动电路200可部分采
用p型晶体管以及部分采用n型晶体管。
87.如图5所示，脉冲宽度调制信号spwm、脉冲幅度调制信号spam、数据信号data、第一电源端v1接入的信号以及第二电源端v2接入的信号相组合先后对应于第二初始化阶段t21、第二充电及侦测阶段t22。
88.在一些实施例中，第二初始化阶段t21，第一电源端v1接入的信号以及脉冲宽度调制信号spwm均为高电平信号。此时，第二电源端v2接入的信号、脉冲幅度调制信号spam以及数据信号data均为低电平信号。
89.在一些实施例中，第二充电及侦测阶段t22，第一电源端v1接入的信号、脉冲幅度调制信号spam以及数据信号data均为高电平信号。此时，第二电源端v2接入的信号以及脉冲宽度调制信号spwm均为低电平信号。
90.具体的，请参阅图5以及图6，图6为图4提供的驱动电路在图5所示的时序下的第二初始化阶段的通路示意图。
91.在第二初始化阶段t21，脉冲宽度调制信号spwm为高电平信号，第三晶体管t3在脉冲宽度调制信号spwm的控制下打开，从而第三晶体管t3将第一侦测端sense1提供的复位信号输出至第一节点q，以实现对第一节点q的初始化。
92.同时，在第二初始化阶段t21，脉冲宽度调制信号spwm为高电平信号，第二晶体管t2在脉冲宽度调制信号spwm的控制下打开，从而将数据信号data输出至第三节点p，以实现对第三节点p的初始化。需要注意的是，在本阶段，数据信号data为低电平信号，则v
p-vq《vth2，故第二晶体管t2处于关闭状态。
93.值得一提的是，在本阶段中，由于第一节点q为低电平信号，因此，第一晶体管t1处于关闭状态，发光器件d不发光。在本阶段中，由于脉冲幅度调制信号spam为低电平信号，因此，第五晶体管t5以及第六晶体管t6均处于关闭状态。
94.具体的，请参阅图5以及图7，图7为图4提供的驱动电路在图5所示的驱动时序下的第二侦测阶段的通路示意图。
95.在第二侦测阶段t22，脉冲幅度调制信号spam为高电平信号，第五晶体管t5在脉冲幅度调制信号spam的控制下打开，从而第五晶体管t5将数据信号data输出至第一节点q，以实现对第一节点q的充电。
96.同时，脉冲幅度调制信号spam为高电平信号，第六晶体管t6在脉冲幅度调制信号spam的控制下打开，从而第六晶体管t6将第二节点s的电位输出至第二侦测端sense2，以使外部adc模块对第一晶体管t1的阈值电压进行侦测并补偿。
97.由于本阶段的脉冲宽度调制信号spwm为低电平信号，则第三晶体管t3、第四晶体管t4以及第二晶体管t2处于关闭状态。
98.在本技术提供的一些实施例中，请参阅图8，图8为本技术实施例提供的驱动电路的第三种结构示意图。如图8所示，本实施例提供驱动电路与前述驱动电路的区别在于：在本技术提供的驱动电路300中，脉冲宽度调制模块10还包括第二电容c2。
99.其中，第二电容c2的第一端接入扫频信号sweep，第二电容c2的第二端与第三节点p电连接。
100.具体的，基于扫频信号sweep以及第二电容c2的耦合作用调整第三节点p的电位，从而控制第二晶体管t2的打开时间，进而控制发光器件d的发光时间。
101.本技术实施例提供的驱动电路300，通过增设第二电容c2电连接于第三节点p，并且第二电容c2接入扫频信号sweep，从而控制第二晶体管t2的打开时间，进一步控制第一节点q的电位，进而控制第一晶体管t1的打开时间，再而控制发光器件d的发光时间。
102.请参阅图9，图9为图8示出的驱动电路的发光时序图。需要注意的是，图9示出的驱动电路均采用n型晶体管。如图9所示，脉冲宽度调制信号spwm、脉冲幅度调制信号spam、数据信号data、第一电源端v1接入的信号、第二电源端v2接入的信号以及扫频信号sweep相组合先后对应于第三初始化阶段t31、数据写入阶段t32以及发光阶段t33。
103.在一些实施例中，第三初始化阶段t31，脉冲宽度调制信号spwm、数据信号data以及扫频信号sweep均为高电平信号，第一电源端v1的信号、第二电源端v2的信号以及脉冲幅度调制信号spam均为低电平信号。
104.在一些实施例中，数据写入阶段t32，脉冲幅度调制信号spam以及数据信号data为高电平信号，第一电源端v1的信号、第二电源端v2的信号、脉冲幅度调制信号spam以及扫频信号sweep均为低电平信号。
105.在一些实施例中，发光阶段t33，第一电源端v1的信号为高电平信号，脉冲幅度调制信号spam、脉冲宽度调制信号spwm、数据信号data以及第二电源端v2的信号均为低电平信号。此时，扫频信号sweep的电位逐步上升。
106.具体的，请参阅图9以及图10，图10为图8提供的驱动电路在图9所示的驱动时序下的第三初始化阶段的通路示意图。
107.在第三初始化阶段t31，脉冲宽度调制信号spwm为高电平信号，第三晶体管t3在脉冲宽度调制信号spwm的控制下打开，从而第三晶体管t3将第一侦测端sense1提供的复位信号(图中未示出)输出至第一节点q，以实现对第一节点q的初始化。
108.同时，脉冲宽度调制信号spwm为高电平信号，第四晶体管t4在脉冲宽度调制信号spwm的控制下打开，从而第四晶体管t4将数据信号data输出至第三节点p，以实现对第三节点p的初始化。此时，扫频信号sweep维持为高电平信号，第二电容c2对第三节点p的电位变化不产生影响。
109.需要指出的是，在本阶段中，第三节点p的电位还未上升至能够使第二晶体管打开的状态，因此，第二晶体管t2在第三初始化阶段t31为关闭状态。第一节点q为低电位，则第一晶体管t1为关闭状态。
110.此外，本阶段中，由于脉冲幅度调制信号spam为低电平信号，则第五晶体管t5以及第六晶体管t6关闭。
111.具体的，请参阅图11以及图9，图11为图8提供的驱动电路在图9所示的驱动时序下的数据写入阶段的通路示意图。
112.在数据写入阶段t32，脉冲幅度调制信号spam为高电平信号，第五晶体管t5在脉冲幅度调制信号spam的控制下打开，从而第五晶体管t5将数据信号data输出至第一节点q，以对第一节点q进行充电。此时，即使第一晶体管t1基于第一节点q的电位打开，由于第一电源端v1以及第二电源端v2的电位均为0v，故发光器件d不发光。
113.同时，脉冲宽度调制信号spwm为高电平信号，第六晶体管t6在脉冲幅度调制信号spam的控制下打开，从而第六晶体管t6将复位信号(图中未示出)输出至第二节点s，以实现对第二节点s的初始化。
114.需要指出的是，在本阶段中，为避免上一阶段使第三节点p的电位提升至令第二晶体管t2打开，本阶段的扫频信号sweep为低电平信号，即在第二电容c2的耦合作用下，扫频信号sweep将第三节点p的电位下拉，以确保第二晶体管t2处于关闭状态。
115.此外，在本阶段中，由于脉冲宽度调制信号spwm为低电平信号，则第四晶体管t4以及第三晶体管t3关闭。
116.具体的，请参阅图12以及图9，图12为图8提供的驱动电路在图9所示的驱动时序下的发光阶段的通路示意图。
117.在发光阶段t33，脉冲幅度调制信号spam以及脉冲宽度调制信号spwm均为低电平信号，则第三晶体管t3、第四晶体管t4、第五晶体管t5以及第六晶体管t6均关闭，第一电容c1用于维持第一节点q与第二节点s之间的电位差，以使第一晶体管t1维持打开状态。第一电源端v1提供的信号为高电平信号，如图9所示，第一电源端v1提供的信号为12v。第一晶体管t1将第一电源端v1的高电平信号输出至第二节点s，以上拉第二节点s的电位，当第二节点s的电位上升至预设电位时，发光器件d基于预设电位发光。
118.与此同时，扫频信号sweep的电位逐步上升，扫频信号sweep通过第二电容c2的耦合作用抬升第三节点p的电位，以使第二晶体管t2打开，从而第二晶体管t2将第二电源端v2的电位输出至第一节点q，如图9所示，第二电源端v2提供的信号为0v。由于第二电源端v2提供的信号为低电平信号，故第一节点q的电位被下拉，第一晶体管t1关闭，发光器件d停止发光。
119.基于第四晶体管t4的开启能够将不同的数据电压data输出至第三节点p，故通过在第三初始化阶段t31给第三节点p写入不同的电位来控制发光器件d的发光时间。
120.本技术的另一方面，提供一种显示面板，其包括上述至少一实施例中的驱动电路。可以理解的是，本技术提供的显示面板，通过设置第一外部侦测模块电连接于第一节点，实现对脉冲宽度调制模块中的pwm驱动晶体管的阈值电压进行侦测，以对pwm驱动晶体管的阈值电压进行外部补偿，提高画面显示的均一性，改善显示面板的显示效果。
121.以上仅为本技术的实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。

技术特征：

1.一种驱动电路，其特征在于，包括：第一晶体管，所述第一晶体管的栅极与第一节点电连接，所述第一晶体管的源极和漏极中的一者与第一电源端电连接，所述第一晶体管的源极和漏极中的另一者与第二节点电连接；发光器件，所述发光器件的一端与所述第二节点电连接，所述发光器件的另一端与第二电源端电连接；第一电容，所述第一电容的第一端与所述第一节点电连接，所述第一电容的第二端与所述第二节点电连接；脉冲宽度调制模块，所述脉冲宽度调制模块接入脉冲宽度调制信号以及数据信号，并与所述第二电源端以及所述第一节点电连接，所述脉冲宽度调制模块包括第二晶体管，所述脉冲宽度调制模块用于在所述脉冲宽度调制信号的控制下，调整流经所述发光器件的驱动电流的脉冲宽度；以及第一外部侦测模块，所述第一外部侦测模块接入所述脉冲宽度调制信号，并与所述第一节点电连接，所述第一外部侦测模块用于侦测并补偿所述第二晶体管的阈值电压。2.根据权利要求1所述的驱动电路，其特征在于，所述第二电源端接入的信号包括恒压高电平信号以及恒压低电平信号。3.根据权利要求2所述的驱动电路，其特征在于，当所述第一外部侦测模块侦测所述第二晶体管的阈值电压时，所述第二电源端接入所述恒压高电平信号；当所述第一外部侦测模块没有侦测所述第二晶体管的阈值电压时，所述第二电源端接入所述恒压低电平信号。4.根据权利要求1所述的驱动电路，其特征在于，所述第一外部侦测模块包括第三晶体管；所述第三晶体管的栅极接入所述脉冲宽度调制信号，所述第三晶体管的源极和漏极中的一者与所述第一节点电连接，所述第三晶体管的源极和漏极中的另一者与第一侦测端电连接。5.根据权利要求1所述的驱动电路，其特征在于，所述脉冲宽度调制模块还包括第四晶体管；所述第四晶体管的栅极接入所述脉冲宽度调制信号，所述第四晶体管的源极和漏极中的一者接入所述数据信号，所述第四晶体管的源极和漏极中的另一者与第三节点电连接；所述第二晶体管的栅极与所述第三节点电连接，所述第二晶体管的源极和漏极中的一者与所述第二电源端电连接，所述第二晶体管的源极和漏极中的另一者与所述第一节点电连接。6.根据权利要求5所述的驱动电路，其特征在于，所述脉冲宽度调制模块还包括第二电容；所述第二电容的第一端接入扫频信号，所述第二电容的第二端与所述第三节点电连接，从而所述扫频信号通过所述第二电容调整所述第三节点的电位。7.根据权利要求1-6任一项所述的驱动电路，其特征在于，所述驱动电路还包括脉冲幅度调制模块；所述脉冲幅度调制模块接入脉冲幅度调制信号以及所述数据信号，并与所述第一节点电连接，所述脉冲幅度调制模块用于在所述脉冲幅度调制信号的控制下，调整所述驱动电
流的脉冲幅度。8.根据权利要求7所述的驱动电路，其特征在于，所述脉冲幅度调制模块包括第五晶体管；所述第五晶体管的栅极接入所述脉冲幅度调制信号，所述第五晶体管的源极和漏极中的一者接入所述数据信号，所述第五晶体管的源极和漏极中的另一者与所述第一节点电连接。9.根据权利要求7所述的驱动电路，其特征在于，所述驱动电路还包括第二外部侦测模块；所述第二外部侦测模块接入所述脉冲幅度调制信号，并与所述第二节点电连接，所述第二外部侦测模块用于侦测并补偿所述第一晶体管的阈值电压。10.根据权利要求9所述的驱动电路，其特征在于，所述第二外部侦测模块包括第六晶体管；所述第六晶体管的栅极接入所述脉冲幅度调制信号，所述第六晶体管的源极和漏极中的一者与第二侦测端电连接，所述第六晶体管的源极和漏极中的另一者与所述第二节点电连接。11.一种显示面板，其特征在于，包括如权利要求1-10任一项所述的驱动电路。

技术总结

本申请公开了一种驱动电路及显示面板，该驱动电路包括第一晶体管、第一电容、发光器件、脉冲宽度调制模块以及第一外部侦测模块；其中，脉冲宽度调制模块包括第二晶体管；第一晶体管的栅极与第一节点电连接，第一晶体管的源极和漏极中的一者与第一电源端电连接，第一晶体管的源极和漏极中的另一者与第二节点电连接；发光器件的一端与第二节点电连接，发光器件的另一端与第二电源端电连接；第一外部侦测模块接入脉冲宽度调制信号，并与第一节点电连接。通过第一外部侦测模块侦测并补偿脉冲宽度调制模块中的第二晶体管的阈值电压，以保证画面显示的均一性，提高显示面板的显示效果。提高显示面板的显示效果。提高显示面板的显示效果。