一种屏蔽栅功率MOSFET的结构及其制造方法与流程

阅读：评论：0

一种屏蔽栅功率mosfet的结构及其制造方法
技术领域
1.本发明涉及半导体技术领域，尤其涉及一种屏蔽栅功率mosfet的结构及其制造方法。

背景技术：

2.功率vdmos最主要的研究方向就是不断降低功耗(包括导通损耗和开关损耗)和提高器件动态性能的坚固性。如今，功率沟槽mosfet器件已经适用于大多数功率应用电路中，且器件的特性不断接近硅材料的一维极限。resurf技术(reducedsurface field)的提出，可令耐压为600v的功率沟槽mosfet器件超过硅材料的一维极限。同样依据resurf的工作原理，业界又提出分裂栅(屏蔽栅)型沟槽(split-gate trench)mosfet器件结构，可在低、中压(20v-300v)范围内，打破硅材料的一维极限，拥有较低的导通损耗，器件性能优越。
3.常规屏蔽栅功率mosfet增大雪崩耐量的方法是：在源区设置一些只有p阱区而没有n+源区的区域(即dummy结构)来提供雪崩空穴电流的通路，以减小元胞雪崩空穴电流大小和电流密度。常规屏蔽栅功率mosfet终端沟槽环与终端沟槽截止环之间没有沟槽结构。
4.常规屏蔽栅功率mosfet增大雪崩耐量的方法存在的问题是：只有p阱区而没有n+源区的区域(即dummy结构)由于没有n+源区而不能产生正向电流，因此这些结构的存在会增大芯片面积，提高芯片成本。另外，需要增加n+光刻来进行dummy结构的制作。

技术实现要素：

5.为了解决上述现有技术中存在的技术问题,本发明的主要目的在于提供一种屏蔽栅功率mosfet的结构及其制造方法，不需要进行n+光刻，比常规屏蔽栅功率mosfet的制作方法减少一次光刻，在同样的芯片面积条件下，本发明由于没有无n+源区的区域，从而增大了导通电流的电流密度，减小了导通电阻，提高了产品的性能。
6.第一方面，本发明提供了一种屏蔽栅功率mosfet的结构，包括n+衬底、n-外延层、沟槽场氧化层、屏蔽栅与控制栅之间的隔离氧化层、栅氧化层、n型屏蔽栅、p阱、n+源区、介质层、背面金属、n型控制栅、沟槽、正面金属、终端沟槽多晶硅以及接触孔；所述接触孔内为源极金属。
7.作为本发明的进一步方案，当感性电路中的器件关断后，负载电感产生反向尖峰电压加在器件的漏极上，终端沟槽环上承受耐压，沟槽环产生对雪崩空穴有排斥作用的电场，终端沟槽环的场氧化层周围不产生雪崩空穴。
8.作为本发明的进一步方案，终端雪崩增强结构即终端附加沟槽中的附加型n型多晶硅产生的电场方向由四周指向附加n型多晶硅。
9.作为本发明的进一步方案，在终端附加沟槽中的附加n型多晶硅产生的电场作用下，雪崩空穴被吸引在附加沟槽场氧化层的周围。
10.作为本发明的进一步方案，空穴电流除通过源区泄放外还流向终端附加沟槽。
11.作为本发明的进一步方案，在雪崩耐量增强结构即附加沟槽结构周围，横向电场
的方向为沿水平方向指向附加沟槽结构中的多晶硅。
12.作为本发明的进一步方案，当感性电路中的器件关断后，雪崩空穴电流一部分向源区流动，进入p阱后向源区金属泄放，另一部分雪崩空穴电流在横向电场的作用下被吸附在附加沟槽场氧侧壁和附加沟槽场氧底部。
13.作为本发明的进一步方案，当感性电路中的器件开启工作后，从n+源区往下流动的电子电流进入终端最后一个沟槽环与沟槽截止环之间的区域后，与该区域中雪崩增强结构周围的雪崩空穴电流复合后消失。
14.作为本发明的进一步方案，雪崩增强结构即终端附加沟槽由等间距的沟槽排列而成。
15.第二方面，本发明提供了一种屏蔽栅功率mosfet的结构的制造方法，所述制造方法包括以下步骤：
16.a、在n+衬底上形成n-外延层；
17.b、在n-外延层上进行沟槽光刻和刻蚀，形成沟槽和雪崩耐量增强结构的终端附加沟槽，在此过程中终端附加沟槽同步形成；
18.c、沟槽侧壁上生长场氧化层和附加沟槽场氧化层，在此过程中附加沟槽场氧化层同步形成；
19.d、淀积多晶硅并进行多晶磷扩散，形成n型多晶硅，在此过程中终端沟槽附加多晶硅同步形成；
20.e、多晶光刻与刻蚀，形成n型屏蔽栅；
21.f、形成隔离氧化层：用化学气相淀积的方法淀积氧化膜，再将氧化膜回刻到指定深度的隔离氧化膜厚度，此时隔离氧化层上方的沟槽侧壁没有氧化层；
22.g、用热氧化的方法在沟槽的上方形成栅氧化层；
23.h、淀积n型多晶硅并进行回刻，形成控制栅；
24.i、进行硼注入和扩散形成p阱，不进行n+光刻而直接进行砷注入和扩散形成n+源区；
25.j、形成介质层，材质是usg层和psg层；
26.k、接触孔光刻和刻蚀形成接触孔，并进行接触孔p型高掺杂注入；
27.l、正面金属溅射、光刻和刻蚀，形成正面金属；
28.m、钝化层淀积、光刻和刻蚀，形成钝化层引线窗口；
29.n、背面金属蒸发，形成背面金属。
30.作为本发明的进一步方案，在步骤b中，形成沟槽时，沟槽包括源区沟槽和终端沟槽。
31.相对于现有技术而言，本发明具有以下有益效果：
32.本发明通过在常规屏蔽栅功率mosfet终端最后一个沟槽环与沟槽截止环之间增加一个雪崩耐量增强结构即终端附加沟槽结构，减少了源区总的雪崩空穴电流的电流强度和电流密度，提高了器件抗雪崩击穿的特性，增大了雪崩耐量eas，从而提高了器件的可靠性。
33.减少了反向恢复时间，提高了器件的工作频率，从而减少器件工作时的功耗，降低器件工作时的温升。
34.本发明比常规屏蔽栅功率mosfet的制作方法减少了一次n+光刻，减少了芯片流通时间和芯片制造成本。
35.在同样的芯片面积条件下，本发明减小了导通电阻，提高了产品的性能。
36.本发明的这些方面或其他方面在以下实施例的描述中会更加简明易懂。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
37.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例。在附图中：
38.图1为本发明实施例中一种屏蔽栅功率mosfet的结构的示意图；
39.图2为本发明实施例中一种屏蔽栅功率mosfet的结构雪崩空穴电流流动方向示意图。
40.图中附图标记：1-n+衬底，2-n-外延层，3-沟槽场氧化层，4-隔离氧化层，5-栅氧化层，6-n型屏蔽栅，7-p阱，8-n+源区，9-介质层，10-背面金属，11-n型控制栅，12-沟槽，13-正面金属，14-终端沟槽多晶硅，15-接触孔，3a-附加沟槽场氧化层，12a-终端附加沟槽，14a-终端附加沟槽多晶硅。
41.本发明目的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
42.本部分将详细描述本发明的具体实施例，本发明之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本发明的每个技术特征和整体技术方案，但其不能理解为对本发明保护范围的限制。
43.在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。
44.在本发明的描述中，对方法步骤的连续标号是为了方便审查和理解，结合本发明的整体技术方案以及各个步骤之间的逻辑关系，调整步骤之间的实施顺序并不会影响本发明技术方案所达到的技术效果。
45.本发明的描述中，除非另有明确的限定，设置等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
46.由于常规屏蔽栅功率mosfet增大雪崩耐量的方法只有p阱区而没有n+源区的区域(即dummy结构)由于没有n+源区而不能产生正向电流，因此这些结构的存在会增大芯片面积，提高芯片成本；需要增加n+光刻来进行dummy结构的制作。
47.因此，本发明相对于现有技术而言，提供了一种屏蔽栅功率mosfet的结构及其制造方法，不需要进行n+光刻，比常规屏蔽栅功率mosfet的制作方法减少一次光刻，在同样的芯片面积条件下，本发明由于没有无n+源区的区域，从而增大了导通电流的电流密度，减小了导通电阻，提高了产品的性能。
48.参见图1和图2所示，本发明的一个实施例提供了一种屏蔽栅功率mosfet的结构，包括n+衬底1、n-外延层2、沟槽场氧化层3、屏蔽栅与控制栅之间的隔离氧化层4、栅氧化层
5、n型屏蔽栅6、p阱7、n+源区8、介质层9、背面金属10、n型控制栅11、沟槽12、正面金属13、终端沟槽多晶硅14以及接触孔15；所述接触孔15内为源极金属。
49.参见图1和图2所示，图2是本发明屏蔽栅功率mosfet雪崩空穴电流流动方向示意图。在本实施例中，当感性电路中的器件关断后，负载电感产生反向尖峰电压加在器件的漏极上，终端沟槽环上承受耐压，沟槽环产生对雪崩空穴有排斥作用的电场，终端沟槽环的场氧化层周围不产生雪崩空穴。
50.在本实施例中，终端雪崩增强结构即终端附加沟槽12a中的附加型n型多晶硅产生的电场方向由四周指向附加n型多晶硅。在终端附加沟槽12a中的附加n型多晶硅产生的电场作用下，雪崩空穴被吸引在附加沟槽场氧化层3a的周围，空穴电流除通过源区泄放外还流向终端附加沟槽12a，故空穴电流基本上除通过源区泄放外，还有少部分流向终端，主要是流向终端附加沟槽12a。
51.参见图2所示，图中箭头a表示向器件总的雪崩空穴电流，a1表示向源区泄放的雪崩空穴电流，a2表示向终端区泄放的雪崩空穴电流。因此，采用本结构，流入源区的雪崩空穴电流得以减小，提高了器件抗雪崩击穿的特性，增大了雪崩耐量eas，从而提高了器件的可靠性。
52.在本实施例中，在雪崩耐量增强结构即附加沟槽结构周围，横向电场的方向为沿水平方向指向附加沟槽结构中的多晶硅。
53.本发明的工作原理是：位于终端最后一个沟槽环与沟槽截止环之间的雪崩增强结构的沟槽环中由于是n型多晶硅，其电场方向为：在雪崩耐量增强结构即附加沟槽结构周围，横向电场的方向为沿水平方向指向附加沟槽结构中的多晶硅。
54.在本实施例中，当感性电路中的器件关断后，雪崩空穴电流一部分向源区流动，进入p阱7后向源区金属泄放，另一部分雪崩空穴电流在横向电场的作用下被吸附在附加沟槽场氧侧壁和附加沟槽场氧底部，这样就减少了源区总的雪崩空穴电流的电流强度和电流密度。
55.在本实施例中，本发明提出的雪崩增强结构即终端附加沟槽12a结构由等间距的沟槽12排列而成。
56.本发明雪崩增强结构与传统的雪崩增强结构的作用相同，都是减小流经有效元胞结构的雪崩空穴电流的电流密度，等效作用相当于把传统结构中源区的雪崩增强结构搬到了终端。由于没有增大终端总长，故本发明能节省传统的雪崩增强结构所占用的芯片面积，即在芯片面积相同的情况下，本发明能增大正向导通电流密度，减小导通电阻，提升产品性能.
57.在本发明的一个实施例中，还提供了一种屏蔽栅功率mosfet的结构的制造方法，所述制造方法包括以下步骤：
58.a、在n+衬底1上形成n-外延层2；
59.b、在n-外延层2上进行沟槽12光刻和刻蚀，形成沟槽12(包括源区沟槽和终端沟槽)和雪崩耐量增强结构的终端附加沟槽12a，在此过程中终端附加沟槽12a同步形成；
60.c、沟槽12侧壁上生长场氧化层和附加沟槽场氧化层3a，在此过程中附加沟槽场氧化层3a同步形成；
61.d、淀积多晶硅并进行多晶磷扩散，形成n型多晶硅，在此过程中终端沟槽附加多晶
硅14a同步形成；
62.e、多晶光刻与刻蚀，形成n型屏蔽栅；
63.f、形成隔离氧化层4：用化学气相淀积的方法淀积氧化膜，再将氧化膜回刻到指定深度的隔离氧化膜厚度，此时隔离氧化层4上方的沟槽12侧壁没有氧化层；
64.g、用热氧化的方法在沟槽12的上方形成栅氧化层5；
65.h、淀积n型多晶硅并进行回刻，形成控制栅；
66.i、进行硼注入和扩散形成p阱7，不进行n+光刻而直接进行砷注入和扩散形成n+源区8；传统屏蔽栅功率mosfet需要进行n+光刻。与传统屏蔽栅功率mosfet相比，本发明节省了n+光刻。
67.j、形成介质层9，材质是usg层和psg层；
68.k、接触孔15光刻和刻蚀形成接触孔15，并进行接触孔15p型高掺杂注入；
69.l、正面金属13溅射、光刻和刻蚀，形成正面金属13；
70.m、钝化层淀积、光刻和刻蚀，形成钝化层引线窗口；
71.n、背面金属10蒸发，形成背面金属10。
72.需要说明的是：终端附加沟槽12a还可以是闭合的一系列沟槽环。
73.综上所述，本发明通过在常规屏蔽栅功率mosfet终端最后一个沟槽环与沟槽截止环之间增加一个附加终端沟槽结构，减少了源区总的雪崩空穴电流的电流强度和电流密度，提高了器件抗雪崩击穿的特性，增大了雪崩耐量eas，从而提高了器件的可靠性。
74.与此同时，减少了反向恢复时间，提高了器件的工作频率，从而减少器件工作时的功耗，降低器件工作时的温升。
75.本发明比常规屏蔽栅功率mosfet的制作方法减少了一次n+光刻，减少了芯片流通时间和芯片制造成本。
76.在同样的芯片面积条件下，本发明减小了导通电阻，提高了产品的性能。
77.以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

技术特征：

1.一种屏蔽栅功率mosfet的结构，其特征在于，包括n+衬底(1)、n-外延层(2)、沟槽场氧化层(3)、屏蔽栅与控制栅之间的隔离氧化层(4)、栅氧化层(5)、n型屏蔽栅(6)、p阱(7)、n+源区(8)、介质层(9)、背面金属(10)、n型控制栅(11)、沟槽(12)、正面金属(13)、终端沟槽多晶硅(14)以及接触孔(15)；所述接触孔(15)内为源极金属。2.根据权利要求1所述的屏蔽栅功率mosfet的结构，其特征在于，当感性电路中的器件关断后，负载电感产生反向尖峰电压加在器件的漏极上，终端沟槽环上承受耐压，沟槽环产生对雪崩空穴有排斥作用的电场，终端沟槽环的场氧化层周围不产生雪崩空穴。3.根据权利要求2所述的屏蔽栅功率mosfet的结构，其特征在于，终端雪崩增强结构即终端附加沟槽(12a)中的附加型n型多晶硅产生的电场方向由四周指向附加n型多晶硅。4.根据权利要求3所述的屏蔽栅功率mosfet的结构，其特征在于，在终端附加沟槽(12a)中的附加n型多晶硅产生的电场作用下，雪崩空穴被吸引在附加沟槽场氧化层(3a)的周围。5.根据权利要求4所述的屏蔽栅功率mosfet的结构，其特征在于，空穴电流除通过源区泄放外还流向终端附加沟槽(12a)。6.根据权利要求5所述的屏蔽栅功率mosfet的结构，其特征在于，在雪崩耐量增强结构即附加沟槽结构周围，横向电场的方向为沿水平方向指向附加沟槽结构中的多晶硅。7.根据权利要求6所述的屏蔽栅功率mosfet的结构，其特征在于，当感性电路中的器件关断后，雪崩空穴电流一部分向源区流动，进入p阱(7)后向源区金属泄放，另一部分雪崩空穴电流在横向电场的作用下被吸附在附加沟槽场氧侧壁和附加沟槽场氧底部。8.根据权利要求7所述的屏蔽栅功率mosfet的结构，其特征在于，当感性电路中的器件开启工作后，从n+源区(8)往下流动的电子电流进入终端最后一个沟槽环与沟槽(12)截止环之间的区域后，与该区域中雪崩增强结构周围的雪崩空穴电流复合后消失。9.根据权利要求8所述的屏蔽栅功率mosfet的结构，其特征在于，雪崩增强结构即终端附加沟槽(12a)结构由等间距的沟槽(12)排列而成。10.一种屏蔽栅功率mosfet的结构的制造方法，其特征在于，所述制造方法包括以下步骤：a、在n+衬底(1)上形成n-外延层(2)；b、在n-外延层(2)上进行沟槽(12)光刻和刻蚀，形成沟槽(12)和雪崩耐量增强结构的终端附加沟槽(12a)，在此过程中终端附加沟槽(12a)同步形成；c、沟槽(12)侧壁上生长场氧化层和附加沟槽场氧化层(3a)，在此过程中附加沟槽场氧化层(3a)同步形成；d、淀积多晶硅并进行多晶磷扩散，形成n型多晶硅，在此过程中终端附加沟槽多晶硅(14a)同步形成；e、多晶光刻与刻蚀，形成n型屏蔽栅；f、形成隔离氧化层(4)：用化学气相淀积的方法淀积氧化膜，再将氧化膜回刻到指定深度的隔离氧化膜厚度，此时隔离氧化层(4)上方的沟槽(12)侧壁没有氧化层；g、用热氧化的方法在沟槽(12)的上方形成栅氧化层(5)；h、淀积n型多晶硅并进行回刻，形成控制栅；i、进行硼注入和扩散形成p阱(7)，不进行n+光刻而直接进行砷注入和扩散形成n+源区
(8)；j、形成介质层(9)，材质是usg层和psg层；k、接触孔(15)光刻和刻蚀形成接触孔(15)，并进行接触孔(15)p型高掺杂注入；l、正面金属(13)溅射、光刻和刻蚀，形成正面金属(13)；m、钝化层淀积、光刻和刻蚀，形成钝化层引线窗口；n、背面金属(10)蒸发，形成背面金属(10)。

技术总结

本发明涉及半导体技术领域，提供一种屏蔽栅功率MOSFET的结构及其制造方法，所述屏蔽栅功率MOSFET的结构在器件关断后发生雪崩时，负载电感会产生反向尖峰电压加在器件的漏极上，终端沟槽环上承受耐压，沟槽环产生的电场对雪崩空穴有排斥作用，终端沟槽环的场氧化层周围没有雪崩空穴。终端附加沟槽中的附加N型多晶硅产生的电场方向由四周指向附加N型多晶硅。在同样的芯片面积条件下，本发明由于没有无N+源区的区域，从而增大了导通电流的电流密度，减小了导通电阻，提高了产品的性能；采用本发明的结构，流入源区的雪崩空穴电流得以减小，提高了器件抗雪崩击穿的特性，增大了雪崩耐量EAS，从而提高了器件的可靠性。从而提高了器件的可靠性。从而提高了器件的可靠性。