1.本公开实施例涉及半导体技术领域，涉及但不限于一种灵敏放大器及存储器。
背景技术：
2.随着手机、平板、个人计算机等电子设备的普及，半导体存储器技术也得到了快速的发展。例如dram(dynamic random access memory，动态随机存取存储器)，由于其高密度、低功耗、低价格等优点，已广泛应用于各种电子设备中。
3.灵敏放大器(sense amplifier，sa)是半导体存储器的一个重要组成部分，其主要作用是将位线上的小
信号进行放大，从而执行读取或写入操作。
4.灵敏放大器也可以应用在其他场景中，用于比较两个微小差异信号之间的大小。
5.灵敏放大器的感测速度作为评价灵敏放大器性能的一个重要指标，直接影响着存储器的应用场景。如何提高灵敏放大器的感测速度，成为了亟待解决的问题。
技术实现要素：
6.有鉴于此，本公开实施例提供一种灵敏放大器及存储器。
7.第一方面，本公开实施例提供一种灵敏放大器，
所述灵敏放大器包括：
8.第一放大模块，包括：第一级输入
单元；所述第一级输入单元的第一端用于接收第一级输入信号，所述第一级输入单元的第二端用于输出第二级输入信号；
9.第二放大模块，包括：第二级输入单元；所述第二级输入单元的第一端用于接收所述第二级输入信号；所述第二放大模块的第二端用于输出感测放大信号；所述第二级输入单元的第一端为所述第二放大模块的第一端；
10.反馈模块，所述反馈模块的第三端连接所述第一级输入单元的第三端，所述反馈模块的第一端用于接收所述第一级输入信号，所述反馈模块的第二端连接所述第二级输入单元的第二端，并向所述第二级输入单元的第二端输出补充信号。
11.在一些实施例中，所述灵敏放大器还包括：
12.判决反馈均衡模块，所述判决反馈均衡模块的均衡信号输出端与所述第二级输入单元的第一端连接，用于均衡所述第二级输入信号。
13.在一些实施例中，所述第二放大模块还包括：
14.感测放大单元，所述感测放大单元与所述第二级输入单元的第二端连接；所述感测放大单元的第一端用于接收所述第二级输入单元的第二端的信号，所述感测放大单元的第二端用于输出所述感测放大信号；所述感测放大单元的第二端为所述第二放大模块的第二端。
15.在一些实施例中，所述感测放大单元包括：
16.第一p型
晶体管、第二p型晶体管、第一n型晶体管和第二n型晶体管；所述第二放大模块的第二端包括第一输出节点和第二输出节点；
17.所述第一p型晶体管的第二端与所述第一n型晶体管的第二端连接，作为所述第一
输出节点；
18.所述第二p型晶体管的第二端与所述第二n型晶体管的第二端连接，作为所述第二输出节点；
19.所述第一p型晶体管的第一端与所述第一n型晶体管的第一端均连接在所述第二输出节点；
20.所述第二p型晶体管的第一端与所述第二n型晶体管的第一端均连接在所述第一输出节点；
21.所述第一n型晶体管的第三端与所述第二n型晶体管的第三端分别连接所述第二级输入单元的第二端；
22.所述第一p型晶体管和所述第二p型晶体管的第三端均连接第一电源端。
23.在一些实施例中，所述第一n型晶体管的第三端与所述第二n型晶体管的第三端之间还连接有平衡单元；所述平衡单元在导通状态下，所述第一n型晶体管的第三端与所述第二n型晶体管的第三端为等电位。
24.在一些实施例中，所述平衡单元包括第三p型晶体管，当所述灵敏放大器处于预充电状态时，所述第三p型晶体管处于导通状态。
25.在一些实施例中，所述第二放大模块还包括：
26.第一状态控制单元，连接在所述第一电源端与所述第二放大模块的第二端之间；所述第一状态控制单元的第一端用于接收第一控制信号；所述第一控制信号用于使所述第一状态控制单元导通或截止；
27.所述第一状态控制单元在导通状态下，所述灵敏放大器处于预充电状态。
28.在一些实施例中，所述第一状态控制单元包括第一状态晶体管和第二状态晶体管；
29.所述第一状态晶体管的第三端连接所述第一电源端；所述第一状态晶体管的第二端连接所述第一n型晶体管的第二端；所述第一状态晶体管的第二端还连接所述第二n型管的第一端；所述第一状态晶体管的第一端用于接收所述第一控制信号；
30.所述第二状态晶体管的第三端连接所述第一电源端；所述第二状态晶体管的第二端连接所述第二n型晶体管的第二端；所述第二状态晶体管的第二端还连接所述第一n型管的第一端；所述第二状态晶体管的第一端用于接收所述第一控制信号。
31.在一些实施例中，所述第一放大模块，还包括：
32.第二状态控制单元，连接在所述第一级输入单元与第一电源端之间；所述第二状态控制单元的第一端用于接收第二控制信号；所述第二控制信号用于使所述第二状态控制单元导通或截止；
33.所述第二状态控制单元在导通状态下，所述灵敏放大器处于采样状态。
34.在一些实施例中，所述第一放大模块，还包括：
35.第三状态控制单元，连接在所述第一级输入单元与第二电源端之间；所述第三状态控制单元的第一端用于接收所述第二控制信号；所述第二控制信号还用于使所述第三状态控制单元导通或截止；
36.所述第三状态控制晶体管在导通状态下，所述灵敏放大器处于预充电状态；所述第二状态控制单元与所述第三状态控制单元不同时导通。
37.在一些实施例中，所述第三状态控制单元包括：第三状态晶体管和第四状态晶体管；
38.所述第三状态晶体管的第一端与所述第四状态晶体管的第一端连接；
39.所述第三状态晶体管的第二端与所述第一级输入单元的第二端连接；
40.所述第四状态晶体管的第二端与所述第一级输入单元的第二端连接。
41.在一些实施例中，所述第一级输入信号包括：感测输入信号和参考信号；
42.所述第一级输入单元包括：第一输入晶体管和第二输入晶体管；
43.所述第一输入晶体管的第一端用于接收所述感测输入信号；所述第二输入晶体管的第一端用于接收所述参考信号。
44.在一些实施例中，所述第二级输入单元包括：第三输入晶体管和第四输入晶体管；
45.所述第三输入晶体管的第一端与所述第一输入晶体管的第二端连接；
46.所述第四输入晶体管的第一端与所述第二输入晶体管的第二端连接。
47.在一些实施例中，所述反馈模块包括：
48.第一反馈晶体管和第二反馈晶体管；
49.所述第一反馈晶体管的第一端用于接收所述感测输入信号，所述第一反馈晶体管的第二端连接所述第四输入晶体管的第二端；
50.所述第二反馈晶体管的第一端用于接收所述参考信号，所述第二反馈晶体管的第二端连接所述第三输入晶体管的第二端。
51.第二方面，本公开实施例还提供一种存储器，包括如上述任一实施例所述的灵敏放大器。
52.本公开实施例中的灵敏放大器包括第一级放大模块和第二级放大模块。第一级放大模块将差距微小的第一级输入信号转化为第二级输入信号，第二级放大模块感测第二级输入信号，并输出感测放大信号。本公开实施例还包括反馈模块，反馈模块也接收第一级输入信号，并将结果反馈至第二级放大模块的内部，例如第二级输入单元的输出端，而非第二级放大模块的输入端，如此可加快第二级放大模块的感测速度，节约灵敏放大器在采样阶段中的时间，从而可以提高感测裕度。
附图说明
53.图1为在一些实施例中的灵敏放大器的示意图；
54.图2为本公开实施例中的一灵敏放大器的模块示意图；
55.图3为本公开实施例中的又一灵敏放大器的模块示意图；
56.图4为本公开实施例中的灵敏放大器的电路连接示意图。
具体实施方式
57.为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的首选实施例。但是，本公开可以以多种不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本公开的公开内容更加透彻全面。
58.除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了实现描
述具体的实施例的目的，不是旨在限制本公开。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
59.在一些实施例中，如图1所示，灵敏放大器10包括输入对管nmos(n-metal-oxide-semiconductor，n型金属-氧化物-半导体)管n1与nmos管n2，其中，nmos管n1的漏极连接第一节点node1，nmos管n2的漏极连接第二节点node2，nmos管n1的栅极用于接收第一输入信号in1，nmos管n2的栅极用于接收第二输入信号in2，第一节点node1与电源端vdd之间具有串联的pmos管(p-metal-oxide-semiconductor，p型金属-氧化物-半导体)p2与nms管n3，其中pmos管p2的栅极与nmos管n3的栅极连接在一起，pmos管p2的漏极与nmos管n3的漏极连接在一起，且pmos管p2的漏极与nmos管n3的漏极还可以作为第一输出端out1，pmos管p2的源极连接电源端vdd，nmos管n3的源极连接第一节点node1。第二节点node2与电源端vdd之间具有串联的pmos管p3与nms管n4，其中pmos管p3的栅极与nmos管n4的栅极连接在一起，pmos管p3的漏极与nmos管n4的漏极连接在一起，且pmos管p3的漏极与nmos管n4的漏极还可以作为第二输出端out2，pmos管p3的源极连接电源端vdd，nmos管n4的源极连接第二节点node2。第一节点node1与电源端vdd之间具有pmos管p4，pmos管p4的栅极用接收时钟信号，pmos管p4的源极用于连接电源端vdd，pmos管p4的漏极不但连接第一输出端out1还连接pmos管p3的栅极与nmos管n4的栅极。第二输出端out2与电源端vdd之间具有pmos管p5，pmos管p5的栅极用接收时钟信号，pmos管p5的源极用于连接电源端vdd，pmos管p5的漏极不但连接第二输出端out2还连接pmos管p2的栅极与nmos管n3的栅极。
60.灵敏放大器10的工作过程主要包括预充电阶段和采样阶段。
61.在预充电阶段，时钟信号clk为低电平，pmos管p4、pmos管p5导通，从而使得第一输出端out1和第二输出端out2输出相同的高电平，灵敏放大器10即完成了预充电过程。
62.在采样阶段，时钟信号clk为高电平，从而pmos管p4、pmos管p5截止。nmos管n1的栅极接收第一输入信号in1(例如，待比较信号)而导通，nmos管n2接收n2的栅极接收第二输入信号in2(例如，参考信号)而导通。
63.需要说明的是，在采样阶段中，由于第一输入信号in1和第二输入信号in2的电压不同，使得第一输出端out1和第二输出端out2的电压降低的速率不同，从而使得第一输出端out1和第二输出端out2之间存在电压差。在一些实施例中，若第一输入信号in1高于第二输入信号in2，使得第一输出端out1的电压比第二输出端out2的电压降低得更快，pmos管p3先导通，第二输出端out2的电压被拉高至电源电压vdd，第二输出端out2的高电压进一步打开nmos管n3，从而第一输出端out1的电压被进一步拉低至地电压gnd。在另一些实施例中，若第一输入信号in1小于第二输入信号in2，使得第一输出端out1的电压比第二输出端out2的电压降低得更慢，pmos管p2先导通，第一输出端out1被拉高至电源电压vdd，第一输出端out1的高电压进一步打开nmos管n4，从而第二输出端out2的电压被进一步拉低至地电压gnd。即通过nmos管n3、nmos管n4、pmos管p2与pmos管p3可将第一输入信号in1和第二输入信号in2的电压差进行感测放大，直至至第一输出端out1和第二输出端out2分别输出地电压gnd和电源电压vdd。
64.综上，若第一输入信号in1高于第二输入信号in2，第一输出端out1形成低电平，第二输出端out2形成高电平。
65.同理，若第一输入信号in1低于第二输入信号in2，第一输出端out1形成高电平，第
二输出端out2形成低电平。
66.根据采样阶段后的第一输出端out1或第二输出端out2的电平，可以判断出第一输入信号in1与第二输入信号in2之间的大小关系。
67.灵敏放大器10在采样阶段所使用的时间为灵敏放大器10的关键指标，灵敏放大器10在采样阶段所使用的时间越少，灵敏放大器的响应速度越快，越容易输出比较结果，如何减少灵敏放大器10在采样阶段的时间，成为了亟需解决的问题。
68.本公开实施例提供一种灵敏放大器，如图2所示，灵敏放大器1000包括：
69.第一放大模块100，包括：第一级输入单元110；所述第一级输入单元110的第一端用于接收第一级输入信号in1，所述第一级输入单元110的第二端用于输出第二级输入信号in2；
70.第二放大模块200，包括：第二级输入单元210；第二级输入单元210的第一端用于接收第二级输入信号in2；，第二放大模块200的第二端用于输出感测放大信号out；第二级输入单元210的第一端为第二放大模块200的第一端；
71.反馈模块300，反馈模块300的第三端连接第一级输入单元110的第三端，反馈模块300的第一端用于接收第一级输入信号in1，反馈模块300的第二端连接第二级输入单元的第二端，并向第二级输入单元的第二端输出补充信号c1。
72.本公开实施例中的灵敏放大器1000包括第一级放大模块100和第二级放大模块200。当电路需要工作在更高速度时，需要有第一级放大模块100(可以起到电流积分器的作用)对信号进行预放大，第一级放大模块100为输入的小摆幅信号(即第一级输入信号)提供一些增益，并输出第二级输入信号in2，第二级放大模块200感测第二级输入信号in2，并输出感测放大信号out。若没有第一级放大模块，当需要放大更高速下的小摆幅信号时，需要增大灵敏放大器10第二级输入模块的尺寸，这会导致灵敏放大器10的总尺寸增加，占用的面积增加。本公开实施例还包括反馈模块300，反馈模块300也接收第一级输入信号in1，并将结果反馈至第二级放大模块200的内部，例如第二级输入单元的输出端，而非第二级放大模块200的输入端，如此可加快第二级放大模块200的感测速度，节约灵敏放大器1000在采样阶段中的时间，从而可以提高感测裕度。
73.在一些实施例中，如图3所示，灵敏放大器1000还包括：
74.判决反馈均衡模块(dfe，decision feedback equalization)400，dfe400的均衡信号b1输出端与第二级输入单元210的第一端连接，用于均衡第二级输入信号in2。
75.dfe400可通过数字高频滤波器来实现，因此dfe400可以选择只对信号进行放大，而对噪声不放大。dfe400作用于第二级输入单元210的输入端，其用于对第二级输入单元210的第二级输入信号in2进行参数补偿，而第二级输入信号in2是根据第一级输入信号in1产生的，故等效于对第一级输入单元110的第一级输入信号in1进行参数补偿，第一级输入信号in1可以包括第一输入信号和第二输入信号，dfe400可减小这两个信号之间的码间干扰。
76.在一些实施例中，若使用dfe模块，若直接增大第一级输入单元110的输入对管的面积，dfe400对消除第一级输入信号in1(例如，第一输入信号与第二输入信号)之间的码间干扰的处理能力将会减弱。故不可通过直接增大第一级输入单元110的输入对管的面积来增加第二级输入信号in2。
77.在一些实施例中，如图2所示，第二放大模块200还包括：
78.感测放大单元220，感测放大单元220与第二级输入单元210的第二端连接；感测放大单元220的第一端用于接收第二级输入单元210的第二端的信号，感测放大单元220的第二端用于输出感测放大信号out；感测放大单元220的第二端为第二放大模块200的第二端。
79.在一些实施例中，第二放大模块200还包括感测放大单元220，感测放大单元的第一端(例如，输入端)接收第二级输入单元210的第二端(例如，输出端)的信号，第二级输入单元210的第二端的信号包括第二级输入单元210自身的输出信号和反馈模块300的输出的补充信号c1，这些信号均起到对第二级输入单元210的第二端充电的作用，从而使得感测放大单元220迅速达到响应的条件，并输出感测放大信号out。
80.在一些实施例中，如图4所示，感测放大单元1000包括：
81.第一p型晶体管p2、第二p型晶体管p3、第一n型晶体管n3和第二n型晶体管n4；第二放大模块200的第二端包括第一输出节点out1和第二输出节点out2；第一p型晶体管p2的第二端与第一n型晶体管n3的第二端连接，作为第一输出节点out1；第二p型晶体管p3的第二端与第二n型晶体管n4的第二端连接，作为第二输出节点out2；第一p型晶体管p2的第一端与第一n型晶体管n3的第一端均连接在第二输出节点out2；第二p型晶体管p3的第一端与第二n型晶体管n3的第一端均连接在第一输出节点out1；第一n型晶体管n3的第三端与第二n型晶体管n4的第三端分别连接第二级输入单元210的第二端；第一p型晶体管p2的第三端和第二p型晶体管p3的第三端均连接第一电源端(例如，vdd)。
82.本公开实施例中的p型晶体管包括但不限于pmos晶体管，p沟道结型场效应管等，n型晶体管包括但不限于nmos晶体管，n沟道结型场效应管等。下面以采用pmos晶体管与nmos晶体管为例，对本公开进行说明。各晶体管的第一端可以为晶体管的栅极，栅极可作为控制端用于接收该晶体管的控制信号。
83.各晶体管的第二端可以为晶体管的源极或漏极，各晶体管的第三端可以为晶体管的源极或漏极。本公开实施例中，各晶体管的第二端可为漏极，各晶体管的第三端可为源极。
84.感测放大单元1000包括由pmos管p2与nmos管n3组成的第一反相器，由pmos管p3与nmos管n4组成的第二反相器，第一反相器与第二反相器是相互耦合在一起的。具体地，第一反相器的输入端连接第二反向器的输出端，第二反相器的输入端连接第一反向器的输出端，第一反向器的输出端又为第一输出节点out1即第一输出节点out1的值由第一反相器的输出决定，第二反向器的输出端又为第二输出节点out2即第二输出节点out2的值由第二反相器的输出决定。
85.灵敏放大器1000的工作过程包括预充电阶段和采样阶段。
86.在预充电阶段时，第一输出节点out1与第二输出节点out2均输出相同的高电平。
87.在采样阶段时，由于nmos管n3的源极与nmos管n4的源极分别连接第二级输入单元210的第二端，第二级输入单元210的第二端的电压信号可以将复位后的第一输出节点out1与第二输出节点out2的高电平拉低，当任一输出节点首先被拉低至一定值时，pmos管p2或pmos管p3被切换至导通状态，其对应的输出节点又会被拉升至高电平，如此可以在采样阶段中输出采样结果。
88.在一些实施例中，如图4所示，第一n型晶体管n3的第三端与第二n型晶体管n4的第
三端之间还连接有平衡单元230；平衡单元230在导通状态下，第一n型晶体管n3的第三端与第二n型晶体管的第三端n4为等电位。
89.本公开实施例中，nmos管n3的源极与nmos管n4的源极还具有一个平衡单元230，平衡单元230用于在预充电状态时平衡nmos管n3的源极与nmos管n4的源极的电位，使其之间不具有电位差，即达到等电位。平衡单元230还可以减少第二级输入单元之间的失配问题。
90.在一些实施例中，平衡单元230包括第三p型晶体管p1，当灵敏放大器处于预充电状态时，第三p型晶体管p1处于导通状态，为了减小采样阶段输入对管n1和n2之间的失配问题。
91.在一些实施例中，平衡单元230包括一个pmos管晶体管p1。在另一些实施例中，平衡单元230还可包括多个串联的pmos管晶体管p1，多个pmos管晶体管p1的控制端连接在一起，用于接收预充电信号dqsampn。
92.在一些实施例中，pmos管晶体管p1的源极和漏极还可分别连接相同的分压器件再连接至nmos管n3的源极与nmos管n4的源极。分压器件可用于调节输出至nmos管n3的源极与nmos管n4的源极的电压，以影响灵敏放大器1000的工作速度。
93.在一些实施例中，如图4所示，第二放大模块200还包括：
94.第一状态控制单元，连接在第一电源端与第二放大模块的第二端之间；第一状态控制单元的第一端用于接收第一控制信号；第一控制信号用于使第一状态控制单元导通或截止；
95.第一状态控制单元在导通状态下，灵敏放大器处于预充电状态。
96.本公开实施例中，第一控制信号可为高电平也可为低电平，当灵敏放大器1000接收低电平的第一控制信号时，第一控制单元导通，灵敏放大器处于预充电状态。
97.当灵敏放大器1000接收高电平的第一控制信号时，第一控制单元截止，灵敏放大器处于采样状态。
98.在一些实施例中，第一状态控制单元包括第一状态晶体管p4和第二状态晶体管p5；
99.第一状态晶体管p4的第三端连接第一电源端(例如，vdd)；第一状态晶体管p4的第二端连接第一n型晶体管n3的第二端；第一状态晶体管p4的第二端还连接第二n型管n4的第一端；第一状态晶体管p4的第一端用于接收第一控制信号；
100.第二状态晶体管p5的第三端连接第一电源端(例如，vdd)；第二状态晶体管p5的第二端连接第二n型晶体管n4的第二端；第二状态晶体管n4的第二端还连接第一n型管n3的第一端；第二状态晶体管p5的第一端用于接收第一控制信号。
101.在一些实施例中，当pmos晶体管p4的控制端与pmos晶体管p5的控制端接收低电平的第一控制信号时，pmos晶体管p4与pmos晶体管p5导通。
102.pmos晶体管p4的源极与pmos晶体管p5的源极共同连接连接第一电源端(例如，vdd)。本公开实施例中，pmos晶体管p4与pmos晶体管p5可为相同型号的晶体管。这样当pmos晶体管p4与pmos晶体管p5导通时，经过两者的电流相同，在两者上产生的压降也相同，从而第一输出节点out1与第二输出节点out2的输出值相同。
103.在一些实施例中，如图4所示，第一放大模块100，还包括：
104.第二状态控制单元，连接在第一级输入单元110与第一电源端vdd之间；第二状态
控制单元的第一端用于接收第二控制信号；第二控制信号用于使第二状态控制单元导通或截止；
105.第二状态控制单元在导通状态下，灵敏放大器1000处于采样状态。
106.第二控制信号可为高电平也可为低电平，第一控制信号与第二控制信号总是相反的。例如，当第一控制信号为高电平时，第二控制信号为低电平，当第一控制信号为低电平时，第二控制信号为高电平。
107.在一些实施例中，当第二控制信号为高电平时，第二状态控制单元截止，灵敏放大器1000处于预充电状态。当第二控制信号为低电平时，第二状态控制单元导通，灵敏放大器1000处于采样状态。
108.当灵敏放大器1000处于采样状态时，利用第二状态控制单元，可以将电源电压vdd传输至第一级输入单元110的源极，当第一级输入单元110接收第一级输入信号时，可将该电源电压传输至第二级输入单元的输入端。
109.在一些实施例中，如图4所示，第一放大模块100，还包括：
110.第三状态控制单元，连接在第一级输入单元110与第二电源端(例如，gnd)之间；第三状态控制单元的第一端用于接收第二控制信号；第二控制信号还用于使第三状态控制单元导通或截止；
111.第三状态控制晶体管在导通状态下，灵敏放大器1000处于预充电状态；第二状态控制单元与第三状态控制单元不同时导通。
112.由于第一级输入单元110的输入信号相对于第一级输入单元110的阈值电压处于常低状态，第一级输入单元110在预充点状态和采样状态时，均可处于导通状态。
113.在预充电状态时，第一级输入单元110所连接的第三状态控制单元处于截止状态，第一级输入单元的源极电压不由第三状态控制单元所连接的第一电源端提供，而是由第二级输入单元210的第二端给第一级输入单元110充电提供。当第一级输入单元充电完毕时，第一级输入单元的源极记为vcm端，在第三状态控制单元导通的情况下，会形成从vcm端到第三状态控制单元，再到第二电源端(例如，gnd)之间的导电通路。
114.在一些实施例中，第三状态控制单元包括：第三状态晶体管n5和第四状态晶体管n6；
115.第三状态晶体管n5的第一端与第四状态晶体管n6的第一端连接；
116.第三状态晶体管n5的第二端与第一级输入单元110的第二端连接；
117.第四状态晶体管n6的第二端与第一级输入单元110的第二端连接。
118.在一些实施例中，第三状态控制单元包括：nmos管n5和nmos管n6，nmos管n5的控制端与nmos管n6的控制端连接在一起，共同接收第二控制信号dqsamp。在一些实施例中，当第二控制信号dqsamp为高电平时，nmos管n5和nmos管n6导通，从而允许nmos管n5和nmos管n6漏极的电压流向地端。
119.在一些实施例中，第一级输入信号包括：感测输入信号dq和参考信号vref；
120.第一级输入单元110包括：第一输入晶体管p7和第二输入晶体管p8；
121.第一输入晶体管p7的第一端用于接收感测输入信号dq；第二输入晶体管的第一端p8用于接收参考信号vref。
122.第一级输入信号可以包括两个输入信号，其中一个输入信号可以为参考信号
vref，该信号可以为固定值，也可以按照已知的规律进行变化。另一个输入信号可以为感测输入信号dq，在一些实施例中，感测输入信号dq可以为soc(system on chip，系统级芯片)采集的信号经过信道(channel)发出来的数字信号，采集的信号在信道中，由于信道介质等的原因，在一定程度上被衰减了，故该数字信号为衰减后的信号。所以若直接将该数字信号与参考信号进行比对，其区别可能不大，难以进行区分。以上只是感测输入信号dq的一个实施例，其可以数字信号也可以为模拟信号。
123.在一些实施例中，若感测输入信号dq大于参考信号vref，则感测输入信号dq判定为二进制数据“1”。若感测输入信号dq小于参考信号vref，则感测输入信号dq判定为二进制数据“0”。
124.在一些实施例中，第二级输入单元210包括：第三输入晶体管n1和第四输入晶体管n2；
125.第三输入晶体管n1的第一端与第一输入晶体管p7的第二端连接；
126.第四输入晶体管n2的第一端与第二输入晶体管p8的第二端连接。
127.第二级输入单元210可包括nmos管n1与nmos管n2，第二级输入单元210的输入端即为第二放大模块200的输入端，具体地，第二级输入单元210的输入端可为nmos管n1的控制端与nmos管n2的控制端。其用于接收第一级输入单元110的输出端，即pmos管p7与pmos管p8的漏极电压。
128.在一些实施例中，反馈模块300包括：
129.第一反馈晶体管p9和第二反馈晶体管p10；
130.第一反馈晶体管p9的第一端用于接收感测输入信号dq，第一反馈晶体管p9的第二端连接第四输入晶体管n2的第二端；
131.第二反馈晶体管p10的第一端用于接收参考信号vref，第二反馈晶体管p10的第二端连接第三输入晶体管n1的第二端。
132.在一些实施例中，反馈模块300包括pmos管p9与pmos管p10。在一些实施例中，反馈模块300包括多个并联在一起的pmos管p9和多个并联在一起的pmos管p10。
133.反馈模块300所使用的pmos管的沟道宽度可小于灵敏放大器1000的第一级输入单元所用的pmos管的沟道宽度。以避免削弱dfe400对第一级输入信号的处理能力。
134.由于反馈模块300是用于将第一级输入信号对其的影响重新反馈至第二放大模块中，以加快灵敏放大器响应第一级输入信号的速度。
135.pmos管p9与pmos管p10具有反相效果，反相效果是指pmos管漏极连接负载，且漏极作为信号输出，栅极(或控制端)作为信号输入的情形下适用的概念。当pmos管栅极输入信号(例如，电压信号)增加，pmos管所在支路的电流增大，支路上的负载的电压降增大，在pmos管源极所接电位(例如，电源电压vdd)不变的前提下，pmos管的漏极输出的电压减小，表现为栅极和漏极的信号反相效果。
136.由于此反相效果的存在，接收感测输入信号dq的pmos管p9的漏极需连接至接收参考信号vref的pmos管p8所连接的nmos管n2的漏极，接收参考信号vref的pmos管p10的漏极需连接至接收感测输入信号dq的pmos管p7所连接的nmos管n1的漏极。
137.反馈模块300与第二级输入单元第二端之间可由导线连接，为了避免该导线对pmos管p9与pmos管p10漏极输出的电压的影响，可尽量减少反馈模块300与第二级输入单元
第二端之间的距离，即使用较短的金属连接线连接反馈模块300与第二级输入单元的第二端。
138.本公开实施例还提供一种存储器1100，包括如上述任一实施例的灵敏放大器1000。
139.本公开实施例中的灵敏放大器1000还可以应用于各种存储器1100中，例如，当应用于dram中时，可以在合适的时间点下开启上述灵敏放大器1000，该灵敏放大器1000可以放大位线与互补位线之间的微弱电压差，从而使得存储单元中存储的数据可以被正确地读出。
140.本公开实施例工作过程包括预充电阶段和采样阶段，现结合图4进行具体的说明。
141.预充电阶段：
142.预充电阶段时，第一控制信号dqsamp为高电平，第二控制信号dqsampn为低电平，从而pmos管p6处于截止状态，nmos管n5与nmos管n6处于导通状态，pmos管p4与pmos管p5处于导通状态，pmos管p1也处于导通状态，pmos管p1导通使得第一节点node1与第二节点node2具有等电位，这可以减小第二级输入单元nmos管n1与nmos管n2之间的失配问题。对于pmos管p7与pmos管p8而言，其控制端接收的感测输入信号dq与参考信号vref均处于常低状态，故pmos管p7与pmos管p8为常导通状态。
143.pmos管p4与pmos管p5的源极接收电源电压vdd，电源电压vdd经过两者分别具有一定的压降，记为v
p4
与v
p5
，从而pmos管p4与pmos管p5的漏极电压分布为(vdd-v
p4
)与(vdd-v
p5
)，由于pmos管p4与pmos管p5可为相同型号的晶体管，故v
p4
与v
p5
相等，且对于pmos管而言，其压降v
p4
与v
p5
为一个很小的电压值，故(vdd-v
p4
)与(vdd-v
p5
)仍为高电压，其可分别导通nmos管n4与nmos管n3，nmos管n4与nmos管n3也可为相同型号的晶体管，这样nmos管n4与nmos管n3的源极也可以具有相同的电压(vdd-v
p4-v
n4
)与(vdd-v
p3-v
n3
)。nmos管n4与nmos管n3的源极电压可向pmos管p9与pmos管p10进行充电(pmos管p9与pmos管p10的源极连接在一起即为vcm端)，从而vcm端具有高电压，由于nmos管n5与nmos管n6处于导通状态，则存在vcm端再到地端的导电通路。
144.本公开实施例中，将pmos管p1连接在nmos管n4的源极与nmos管n3的源极之间，进一步保证了nmos管n4的源极与nmos管n3的源极在预充电阶段的电压相同。
145.在预充电阶段，第一输出节点out1与第二输出节点out2的电压相同，且均为高电压。
146.采样阶段：
147.采样阶段时，第一控制信号dqsamp为低电平，第二控制信号dqsampn为高电平，从而pmos管p6处于导通状态，nmos管n5与nmos管n6处于截止状态，pmos管p4与pmos管p5处于截止状态，pmos管p1也处于截止状态。对于pmos管p7与pmos管p8而言，其控制端接收的感测输入信号dq与参考信号vref均处于常低状态，故pmos管p7与pmos管p8为常导通状态。
148.由于pmos管p6处于导通状态，vcm端接收电源电压vdd，此处可忽略pmos管p6的压降，vcm端的电压记为电源电压vdd。
149.pmos管p7、pmos管p8、pmos管p9以及pmos管p10均处于导通状态，当感测输入信号dq的值小于参考信号vref时，pmos管p7的漏极电压大于pmos管p8的漏极电压，从而对于nmos管n1和nmos管n2而言，nmos管n1控制端接收的第一个第二输入电压in11大于nmos管n2
控制端接收的第二个第二输入电压in12，并且nmos管n1和nmos管n2导通，而后，第一输出端out1和第二输出端out2的高电压因第一个第二输入信号in11和第二个第二输入信号in12的影响而逐渐降低为低电平。pmos管p2可被第一输出端out1的低电平触发为导通状态，pmos管p3可被第二输出端out2的低电平触发为导通状态。
150.本公开实施例中还包括dfe400，其连接第一个第二输入信号in11和第二个第二输入信号in12可减少感测输入信号dq与参考信号vref之间的码间串扰。
151.需要说明的是，在采样阶段中，由于第一个第二输入信号in11和第二个第二输入信号in12的电压不同，使得第一输出端out1和第二输出端out2的电压降低的速率不同，从而使得第一输出端out1和第二输出端out2之间存在电压差。在一些实施例中，若第一个第二输入信号in11高于第二个第二输入信号in12的电压，使得第一输出端out1的电压比第二输出端out2的电压降低得更快，从而第一输出端out1的电压低于第二输出端out2的电压。当第一输出端out1的电压低至pmos管p3的开启电压时，pmos管p3先导通，电源电压vdd经由pmos管p3传输至第二输出端out2，第二输出端out2的高电压进一步打开nmos管n3，使得第一输出端的低电压被进一步下拉至地电压gnd，由此完成了对感测输入信号dq与参考信号vref的采样过程。
152.在另一些实施例中，若感测输入信号dq小于参考信号vref，使得第一输出端out1的电压比第二输出端out2的电压降低得更慢，从而第一输出端out1的电压高于第二输出端out2的电压。当第二输出端out2的电压低至pmos管p2的开启电压时，pmos管先p2导通，电源电压vdd经由pmos管p2传输至第一输出端out1，第一输出端out1的高电压进一步打开nmos管n4，使得第二输出端的低电压被进一步下拉至地电压gnd，由此完成了对感测输入信号dq与参考信号vref的采样过程。
153.反馈模块300包括pmos管p9与pmos管p10，两者分别可通过输入信号dq和参考信号vref而导通，pmos管p9以及pmos管p10的漏极直接连接至node2端与node1端，从而对node1和node2施加了电压，该电压可对node1和node2产生一个上拉作用。若感测输入信号dq大于参考信号vref，则pmos管p9对node2上的电压的上拉作用要强于pmos管p10对node1上的电压的上拉作用。结合感测输入信号dq大于参考信号vref时，nmos管n1对node1的下拉作用要强于nmos管n2对node2的下拉作用。则node1与node2之间的电位差被进一步放大了，可以更快的得到第二输出端out2为高电平，第一输出端out1为低电平的感测结果。
154.同理，若感测输入信号dq小于参考信号vref，则pmos管p9对node2上的电压的上拉作用要弱于pmos管p10对node1上的电压的上拉作用。结合感测输入信号dq小于参考信号vref时，nmos管n1对node1的下拉作用要弱于nmos管n2对node2的下拉作用。则node1与node2之间的电位差被进一步放大了，可以更快的得到第二输出端out2为低电平，第一输出端out1为高电平的感测结果。
155.由此可见，通过增加反馈模块300使得灵敏放大器1000可具有更快的感测速度，从而节约了采样阶段的时间，增加了感测裕度。
156.综上，若感测输入信号dq高于参考信号vref，第一输出端out1形成低电平，第二输出端out2形成高电平。
157.同理，若感测输入信号dq高于参考信号vref，第一输出端out1形成高电平，第二输出端out2形成低电平。
158.如此，灵敏放大器1000即完成了感测与放大感测输入信号dq与参考信号vref的功能。
159.即可通过第二输出端out2或第一输出端out1的输出结果判断感测输入信号dq与参考信号vref之间的大小关系。
160.对本公开实施例进行眼图测试结果为：dfe400的开启效果越强，眼图的面积越大，表现为误码率越小。
161.对本公开实施例进行时间裕度测试结果为：在同样的dfe400的开启条件下，本公开实施例具有更多的时间裕度，体现为更小的误码率。
162.即本公开实施例使用反馈单元在一定程度上可以代替dfe400的作用，可以使用较小面积的dfe400起到同样的减少误码率的效果。
163.本公开实施例尤其适用于传输速率为7500mbps的条件下使用。
164.应理解，说明书通篇中提到的“一些实施例”、“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本公开的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本公开的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开实施例的实施过程构成任何限定。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。
165.需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
166.以上所述，仅为本公开的实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
技术特征：
1.一种灵敏放大器，其特征在于，所述灵敏放大器包括：第一放大模块，包括：第一级输入单元；所述第一级输入单元的第一端用于接收第一级输入信号，所述第一级输入单元的第二端用于输出第二级输入信号；第二放大模块，包括：第二级输入单元；所述第二级输入单元的第一端用于接收所述第二级输入信号；所述第二放大模块的第一端用于接收所述第二级输入信号，所述第二放大模块的第二端用于输出感测放大信号；所述第二级输入单元的第一端为所述第二放大模块的第一端；反馈模块，所述反馈模块的第三端连接所述第一级输入单元的第三端，所述反馈模块的第一端用于接收所述第一级输入信号，所述反馈模块的第二端连接所述第二级输入单元的第二端，并向所述第二级输入单元的第二端输出补充信号。2.根据权利要求1所述的灵敏放大器，其特征在于，所述灵敏放大器还包括：判决反馈均衡模块，所述判决反馈均衡模块的均衡信号输出端与所述第二级输入单元的第一端连接，用于均衡所述第二级输入信号。3.根据权利要求1所述的灵敏放大器，其特征在于，所述第二放大模块还包括：感测放大单元，所述感测放大单元与所述第二级输入单元的第二端连接；所述感测放大单元的第一端用于接收所述第二级输入单元的第二端的信号，所述感测放大单元的第二端用于输出所述感测放大信号；所述感测放大单元的第二端为所述第二放大模块的第二端。4.根据权利要求3所述的灵敏放大器，其特征在于，所述感测放大单元包括：第一p型晶体管、第二p型晶体管、第一n型晶体管和第二n型晶体管；所述第二放大模块的第二端包括第一输出节点和第二输出节点；所述第一p型晶体管的第二端与所述第一n型晶体管的第二端连接，作为所述第一输出节点；所述第二p型晶体管的第二端与所述第二n型晶体管的第二端连接，作为所述第二输出节点；所述第一p型晶体管的第一端与所述第一n型晶体管的第一端均连接在所述第二输出节点；所述第二p型晶体管的第一端与所述第二n型晶体管的第一端均连接在所述第一输出节点；所述第一n型晶体管的第三端与所述第二n型晶体管的第三端分别连接所述第二级输入单元的第二端；所述第一p型晶体管和所述第二p型晶体管的第三端均连接第一电源端。5.根据权利要求4所述的灵敏放大器，其特征在于，所述第一n型晶体管的第三端与所述第二n型晶体管的第三端之间还连接有平衡单元；所述平衡单元在导通状态下，所述第一n型晶体管的第三端与所述第二n型晶体管的第三端为等电位。6.根据权利要求5所述的灵敏放大器，其特征在于，所述平衡单元包括第三p型晶体管，当所述灵敏放大器处于预充电状态时，所述第三p型晶体管处于导通状态。7.根据权利要求4所述的灵敏放大器，其特征在于，所述第二放大模块还包括：第一状态控制单元，连接在所述第一电源端与所述第二放大模块的第二端之间；所述
第一状态控制单元的第一端用于接收第一控制信号；所述第一控制信号用于使所述第一状态控制单元导通或截止；所述第一状态控制单元在导通状态下，所述灵敏放大器处于预充电状态。8.根据权利要求7所述的灵敏放大器，其特征在于，所述第一状态控制单元包括第一状态晶体管和第二状态晶体管；所述第一状态晶体管的第三端连接所述第一电源端；所述第一状态晶体管的第二端连接所述第一n型晶体管的第二端；所述第一状态晶体管的第二端还连接所述第二n型管的第一端；所述第一状态晶体管的第一端用于接收所述第一控制信号；所述第二状态晶体管的第三端连接所述第一电源端；所述第二状态晶体管的第二端连接所述第二n型晶体管的第二端；所述第二状态晶体管的第二端还连接所述第一n型管的第一端；所述第二状态晶体管的第一端用于接收所述第一控制信号。9.根据权利要求1所述的灵敏放大器，其特征在于，所述第一放大模块，还包括：第二状态控制单元，连接在所述第一级输入单元与第一电源端之间；所述第二状态控制单元的第一端用于接收第二控制信号；所述第二控制信号用于使所述第二状态控制单元导通或截止；所述第二状态控制单元在导通状态下，所述灵敏放大器处于采样状态。10.根据权利要求9所述的灵敏放大器，其特征在于，所述第一放大模块，还包括：第三状态控制单元，连接在所述第一级输入单元与第二电源端之间；所述第三状态控制单元的第一端用于接收所述第二控制信号；所述第二控制信号还用于使所述第三状态控制单元导通或截止；所述第三状态控制晶体管在导通状态下，所述灵敏放大器处于预充电状态；所述第二状态控制单元与所述第三状态控制单元不同时导通。11.根据权利要求10所述的灵敏放大器，其特征在于，所述第三状态控制单元包括：第三状态晶体管和第四状态晶体管；所述第三状态晶体管的第一端与所述第四状态晶体管的第一端连接；所述第三状态晶体管的第二端与所述第一级输入单元的第二端连接；所述第四状态晶体管的第二端与所述第一级输入单元的第二端连接。12.根据权利要求1至11任一所述的灵敏放大器，其特征在于，所述第一级输入信号包括：感测输入信号和参考信号；所述第一级输入单元包括：第一输入晶体管和第二输入晶体管；所述第一输入晶体管的第一端用于接收所述感测输入信号；所述第二输入晶体管的第一端用于接收所述参考信号。13.根据权利要求12所述的灵敏放大器，其特征在于，所述第二级输入单元包括：第三输入晶体管和第四输入晶体管；所述第三输入晶体管的第一端与所述第一输入晶体管的第二端连接；所述第四输入晶体管的第一端与所述第二输入晶体管的第二端连接。14.根据权利要求13所述的灵敏放大器，其特征在于，所述反馈模块包括：第一反馈晶体管和第二反馈晶体管；所述第一反馈晶体管的第一端用于接收所述感测输入信号，所述第一反馈晶体管的第
二端连接所述第四输入晶体管的第二端；所述第二反馈晶体管的第一端用于接收所述参考信号，所述第二反馈晶体管的第二端连接所述第三输入晶体管的第二端。15.一种存储器，其特征在于，包括如权利要求1-14任一项所述灵敏放大器。
技术总结
本公开实施例公开了一种灵敏放大器及存储器，所述灵敏放大器包括：第一放大模块，包括：第一级输入单元；第一级输入单元的第一端用于接收第一级输入信号，第一级输入单元的第二端用于输出第二级输入信号；第二放大模块，包括：第二级输入单元；第二级输入单元的第一端用于接收第二级输入信号；第二放大模块的第二端用于输出感测放大信号；第二级输入单元的第一端为第二放大模块的第一端；反馈模块，反馈模块的第三端连接第一级输入单元的第三端，反馈模块的第一端用于接收第一级输入信号，反馈模块的第二端连接第二级输入单元的第二端，并向第二级输入单元的第二端输出补充信号。并向第二级输入单元的第二端输出补充信号。并向第二级输入单元的第二端输出补充信号。
技术研发人员：
许明鑫
受保护的技术使用者：
长鑫存储技术有限公司
技术研发日：
2022.07.28
技术公布日：
2022/10/18
