封装结构的制作方法

1.本实用新型涉及半导体技术领域，更具体地，涉及一种封装结构。

背景技术：

2.图1a和图1b分别是现有的采用先芯片(chip first)制程形成的封装结构的截面示意图和俯视示意图。参考图1a和图1b所示，现有的先芯片(chip first)制程主要从芯片10的焊盘(pad)形成互连结构12，如铜柱(cu stud)。然后，进行利用模塑料20进行封装(molding)制程，再进行扇出(fan-out)制程，从而通过扇出层的线路30将焊盘的互连结构12往外部区域扩张。然而，若芯片10的焊盘的位置若过于集中于某一区域a1(见图1b)，则可能会导致在后续扇出制程中线路30形成有难度等问题，例如，若线路30太密集则在扩张时可能会有线路路径冲突的问题，若线路30的长度一次拉太长则可能导致线路断线的问题。

技术实现要素：

3.针对相关技术中的上述问题，本实用新型提出一种封装结构，至少能够避免重分布层线路过于密集的问题。
4.根据本技术的实施例，提供了一种封装结构，包括：电子元件，包括焊盘和钝化层，钝化层覆盖焊盘并且具有暴露焊盘的上表面的开口；第一重分布层，位于电子元件上方并且通过开口电性连接焊盘，第一重分布层包括至少一个第一迹线以及连接于至少一个第一迹线的至少一个第一互连件；封装层，封装电子元件的侧壁以及第一重分布层的侧壁和上表面，并且封装层暴露至少一个第一互连件；第二重分布层，位于第一重分布层上方并且通过至少一个第一互连件电性连接第一重分布层；其中，封装层延伸至第一重分布层与第二重分布层之间。
5.在一些实施例中，封装层的一部分位于第一重分布层的上表面与第二重分布层的下表面之间。
6.在一些实施例中，封装层接触第一重分布层和第二重分布层。
7.在一些实施例中，第一互连件突出于第一重分布层的上表面，封装层环绕第一互连件。
8.在一些实施例中，至少一个第一互连件包括多个第一互连件，封装层延伸至多个第一互连件之间。
9.在一些实施例中，电子元件为第一电子元件，封装结构还包括：第二电子元件，位于第一电子元件的一侧，其中，第二重分布层电性连接第二电子元件与第一电子元件。
10.在一些实施例中，第二电子元件包括第二焊盘和第二钝化层，第二钝化层覆盖第二焊盘并且具有暴露第二焊盘的上表面的第二开口，第三重分布层位于第二电子元件上方并且通过第二开口电性连接第二焊盘，第二重分布层电性连接第三重分布层。
11.在一些实施例中，封装结构还包括导电柱，导电柱位于电子元件的一侧，并且电性连接第二重分布层。
12.在一些实施例中，封装结构还包括天线层，天线层与第一重分布层位于电子元件的相对侧，导电柱电性连接第二重分布层与天线层。
13.在一些实施例中，封装结构还包括屏蔽件，屏蔽件设置于电子元件与天线层之间，屏蔽件还设置于电子元件的相对侧并且位于电子元件与导电柱之间。
14.在上述封装结构中，通过在电子元件与第二rdl之间设置第一rdl，通过第一rdl中的第一迹线重新布局电性连接焊盘的互连结构的位置，然后再形成第二rdl，从而解决了电子元件的焊盘位置过于集中在某一区域可能导致rdl线路太密集的问题。
附图说明
15.当结合附图进行阅读时，从以下详细描述可最佳理解本实用新型的各个方面。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。
16.图1a和图1b分别是现有的采用先芯片制程形成的封装结构的截面侧视示意图和俯视示意图。
17.图2a是根据本技术一些实施例的封装结构的截面示意图。
18.图2b是根据一些实施例的图2a中的封装结构的区域a2的细节放大示意图。
19.图3是根据本技术另一实施例的封装结构的截面示意图。
20.图4a示出了根据一些实施例的从图3的线a-a处观察的电子元件和第一迹线的俯视示意图。
21.图4b示出了根据一些实施例的图4a中的第一行至第三行l1-l3处的截面示意图。
22.图5a示出了根据一些实施例的从图2a的线b-b处观察电子元件、第一迹线和第二迹线的俯视示意图。
23.图5b示出了根据一些实施例的图5a中的第一行至第三行l1-l3处的截面示意图。
24.图5c示出了根据一些实施例的图5a中的线y1和线y2处的截面示意图。
25.图6a至图6f是根据本技术实施例的形成图3所示的封装结构的方法的流程图。
26.图7a和图7b分别是根据本技术另一实施例的封装结构的截面示意图。
27.图8a至图8f是根据本技术实施例的形成图7b所示的封装结构的方法的流程图。
28.图9是根据本技术另一实施例的封装结构的截面示意图。
29.图10a至图10e是根据本技术实施例的形成图9所示的封装结构的方法的流程图。
30.图11是根据本技术另一实施例的封装结构的截面示意图。
31.图12a至图12f是根据本技术实施例的形成图11所示的封装结构的方法的流程图。
具体实施例
32.下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本实用新型。当然这些仅仅是实例并不旨在限定本实用新型。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本实用新型在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或
配置之间的关系。
33.另外，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。
34.图2a是根据本技术一些实施例的封装结构100的截面示意图。参考图2a所示，封装结构100包括电子元件105和位于电子元件105上方的第一rdl(重分布层)110。在一些实施例中，电子元件105可以是管芯或芯片。第一rdl 110包括介电层111和位于介电层111中的第一迹线(trace)112。第一rdl 110还包括与第一迹线112连接的第一互连件118。第一迹线112的数量可以是一个或多个。第一互连件118的数量可以是一个或多个。
35.封装结构100还包括封装层160，封装层160封装电子元件105的侧壁和第一rdl 110的介电层111的侧壁。第一rdl 110的介电层111的侧壁与电子元件105的侧壁共面(即垂直对准)。第二rdl 120位于第一rdl 110和封装层160上方。第二rdl 120的横向尺寸大于电子元件105和第一rdl 110的横向尺寸，第二rdl 120的侧壁横向超出电子元件105和第一rdl 110的侧壁。封装层160还延伸至第一rdl 110与第二rdl 120之间，从而封装层160还封装第一rdl 110的上表面。封装层160可以覆盖第二rdl 120的下表面，并且封装层160的侧壁可以与第二rdl 120的侧壁共面。
36.每个第一互连件118可以由封装层160暴露。第一互连件118穿过封装层160向上延伸至第二rdl 120，使得第二rdl 120可以通过第一互连件118电性连接第一rdl 110。
37.更具体的，图2b是根据一些实施例的图2a中的区域a2的细节放大示意图。参考图2b并且结合图2a所示，电子元件105具有焊盘102和钝化层104，钝化层104覆盖焊盘102并且具有暴露焊盘102的上表面的开口106。焊盘102可以通过开口106电性连接至第一rdl 110的第一迹线112。第一rdl 110的介电层111(图2a)可以覆盖在电子元件105的钝化层104(图2b)上并且可以部分地延伸到开口106中，从而在介电层111中限定位于开口106中的开口114，开口114穿过介电层111以暴露第一迹线112。可以在开口114中设置导电材料层而形成连接件116，从而通过开口114中的连接件116将焊盘102与开口116外的第一迹线112连接。
38.再次参考图2a所示，第二rdl 120包括介电层121和位于介电层121中的第二迹线122。第二迹线122的数量可以是一个或多个。第一互连件118将第一迹线112电性连接至对应的第二迹线122。第二rdl 120上设置有与第二迹线122连接的焊球129。
39.封装层160的一部分位于第一rdl 110的上表面与第二rdl 120的下表面之间。位于第一rdl 110与第二rdl 120之间的封装层160与第一rdl 110的上表面接触，并且与第二rdl 120的下表面接触。第一互连件118突出于第一rdl 110的上表面，并且第一互连件118的突出部分由封装层160环绕。封装层160可以填充在突出的相邻两个第一互连件118的之间。
40.图3是根据本技术另一实施例的封装结构200的截面示意图。在图3的实施例中，封装结构200包括具有焊盘102的电子元件105和位于电子元件105上方的第一rdl 110。第一rdl 110电性连接至电子元件105的焊盘102。封装层160包覆电子元件105的侧壁和第一rdl 110的侧壁。第二rdl 120位于第一rdl 110和封装层160上方。封装层160还延伸至第一rdl 110与第二rdl 120之间。封装层160可以覆盖第二rdl 120的下表面并与第二rdl 120的侧壁共面。
41.第一rdl 110包括介电层111和位于介电层111中的第一迹线112。电子元件105可
以包括钝化层(如图2b，图3中未示出)，钝化层覆盖焊盘并且具有暴露焊盘的上表面的开口，可以通过该开口形成连接件116。第一迹线112可以通过连接件116连接至焊盘102。第一迹线112还连接有第一互连件118，第一互连件118由封装层160环绕。第二rdl 120包括介电层121和位于介电层121中的第二迹线122。第二迹线122可以通过第一互连件118电性连接至第一rdl 110。
42.第二rdl 120的介电层121可以具有开口，可以在该开口中设置完成层(finish layer)126。在一些实施例中，完成层126可以包括镍层和位于镍层上的金层。焊球129可以接合在完成层126上。
43.在图3所示的实施例中，电子元件105的与焊盘102相对的一侧还附接有散热器(heat sink)202，以用于为电子元件105散热。散热器202可以通过附接层204附接至电子元件105和封装层160。
44.图4a示出了根据一些实施例的从图3的线a-a处观察的电子元件105和第一迹线112的俯视示意图。参见图4a，示出了电子元件105具有在x方向上排列在第一行l1中的焊盘102a和排列在第二行l2中的焊盘102b。第一行l1中的焊盘102a和第二行l2中的焊盘102b可以交错设置，即，焊盘102a和焊盘102b在方向y上不对齐，第二行l2中的每个焊盘102b可以位于第一行l1中的相邻两个焊盘102a之间的间隔处。
45.图4a中还示出了第一rdl 110中的第一迹线112。第一行l1中的一些焊盘102a和第二行l2中的一些焊盘102b连接有第一迹线112。与焊盘102a连接的多个第一迹线112分别在y方向上延伸至第三行l3处。连接至焊盘102a的第一迹线112可以经过焊盘102b之间的间隔而延伸至第三行l3处。与第二行l2中的一些焊盘102b连接的多个第一迹线112分别在y方向上延伸至第四行l4处。
46.图4b示出了根据一些实施例的图4a中的第一行至第三行l1-l3处的截面示意图。结合图4a和图4b所示，第一行l1中的每个焊盘102a和第二行l2中的每个焊盘102b上设置有对应的互连结构(如接合焊盘)115，接合焊盘115可以通过穿过介电层111的连接件116连接至对应的焊盘102a或102b。需说明的是，连接件116和接合焊盘115可以是相同的导电材料，因此在图4b中未示出二者之间的界面。延伸到第三行l3处的第一迹线112在第三行l3处设置有对应的接合焊盘115。第一迹线112从对应的焊盘102a或102b处连接至第三行l3或第四行l4处的接合焊盘115，后续接合焊盘115可连接至第二rdl 120。
47.在传统方法中，电子元件上的rdl需要与集中于较小区域中的第一行焊盘102a和第二行焊盘102b连接，再通过线路往外部区域扩张，线路可能会过于密集。根据本技术的实施例，先通过第一rdl 110中的第一迹线112的布局将一些焊盘102a、102b连接至焊盘所在区域外部处的接合焊盘115，从而后续形成的第二rdl 120可以与更大区域中的接合焊盘115连接，可以避免线路过于密集的问题。
48.图5a示出了根据一些实施例的从图3的线b-b处观察电子元件105、第一迹线112和第二迹线122的俯视示意图。参见图5a，第二rdl 120中的第二迹线122连接到第一行l1和第二行l2中的未连接有第一迹线112的另一部分焊盘102a、102b。每个第二迹线122分别从对应的焊盘102a、102b延伸超出电子元件105的侧壁，而延伸到电子元件105外部区域中的接合焊盘225。连接至第二行l2中的焊盘102b的第二迹线122可以经过第一行l1中的焊盘102a之间的间隔而延伸到电子元件105外部区域中的接合焊盘225。
49.在本实施例中，第一迹线112从对应的焊盘102a、102b朝向电子元件105的内部延伸而到第三行l3和第四行l4处。第二迹线122从对应的焊盘102a、102b朝向与第一迹线112不同的方向延伸，即朝向电子元件105的外部延伸而到达电子元件105的外部区域。
50.图5b示出了根据一些实施例的图5a中的第一行至第三行l1-l3处的截面示意图。结合图5a和图5b所示，第一行至第三行l1-l3中的每个接合焊盘115上设置有对应的第一连接件118。第一连接件118通过穿过封装层160。第一行l1和第二行l2中的第一连接件118上设置接合焊盘225，以电性连接至第二迹线122，第二迹线122延伸至电子元件105外部的接合焊盘225，以用于与焊球连接。第三行l3和第四行l4处的第一连接件118由于已通过第一迹线122布局至适当位置，所以可以直接在第三行l3和第四行l4中的第一连接件118上形成接合焊盘225，以用于与焊球连接。需说明的是，第一连接件118和接合焊盘225可以是相同的导电材料，因此在图5b中未示出二者之间的界面。
51.图5c示出了根据一些实施例的图5a中的线y1和线y2处的截面示意图。结合图5a和图5c所示，线y1处的截面图主要示出了第一迹线112的截面图。焊盘102a通过连接件116和接合焊盘115连接至第一迹线112，第一迹线112沿着y方向延伸，再与第一互连件118连接而电性连接至第二rdl 120中的接合焊盘225。线y2处的截面图主要示出了第二迹线122的截面图。焊盘102a通过连接件116连接至第一互连件118，第一互连件118连接至第二rdl 120中的第二迹线122，再沿着y方向延伸到电子元件外部区域中的接合焊盘225，后续可再连接至焊球。
52.在上述封装结构100、200中，通过在电子元件105与第二rdl 120之间设置第一rdl 110，通过第一rdl 110中的第一迹线112重新布局电性连接焊盘的互连结构的位置，然后再形成第二rdl 120，从而解决了电子元件的焊盘位置过于集中在某一区域可能导致rdl线路太密集而形成有难度的问题。
53.图6a至图6f是根据本技术实施例的形成封装结构200的方法的流程图。首先参考图6a，提供具有多个焊盘的晶圆1005。虽然未示出，但是晶圆1005可以具有覆盖焊盘102的钝化层，并且钝化层具有暴露焊盘102的开口。
54.参考图6b，在晶圆1005上形成第一rdl 110的介电层111和电性连接焊盘102的第一迹线112。第一迹线112可以通过介电层111中的连接件116连接至焊盘102。并且，在第一迹线112上形成第一互连件118。对晶圆1005执行切割制程，而形成单个的电子元件105。
55.参考图6c，执行重组件(recon)制程，将切割后的单个电子元件105放置在载板1010上。然后，利用模塑料形成封装层160来封装各个电子元件105，之后可以执行研磨(grinding)制程，使第一互连件118的表面与封装层160的表面齐平，第一互连件118由封装层160暴露。
56.参考图6d，在封装层160上方形成第二rdl 120的导电线路，包括第二迹线122。第二迹线122连接至第一互连件118。
57.参考图6e，在第二迹线122上方覆盖第二rdl 120的介电层121，介电层121具有暴露部分第二迹线122的开口，在开口中形成连接第二迹线122的完成层126。在一些实施例中，完成层126可以包括位于第二迹线122上的镍层和位于镍层上的金层。然后去除载板1010，如图6f所示，通过附接层204在电子元件105的与焊盘102相对的表面上附接散热器202，以用于对电子元件105进行散热。在完成层126处接合焊球129。然后，对所得结构进行
切割，而形成单个的封装结构200。
58.图7a是根据本技术另一实施例的封装结构300的截面示意图。参考图7a所示，封装结构300包括具有焊盘102的第一电子元件105a和位于第一电子元件105a上方的第一rdl 110。第一rdl 110电性连接至第一电子元件105a的焊盘102。封装结构还包括封装层160，封装层160封装第一电子元件105a的侧壁和第一rdl 110的侧壁。第二rdl 120位于第一rdl 110和封装层160上方。封装层160还延伸至第一rdl 110与第二rdl 120之间。第一rdl 110包括介电层111和位于介电层111中的第一迹线112以及连接于第一迹线112的第一互连件118。
59.在图7a所示的实施例中，封装结构300还包括第二电子元件105b，第二电子元件105b与第一电子元件105a并排设置并且位于第一电子元件105a的一侧。第二电子元件105b具有焊盘102。第三rdl 130位于第二电子元件105b上方。第三rdl 130电性连接至第一电子元件105a的焊盘102。第三rdl 130可以包括介电层131、第三迹线132以及连接于第三迹线132的第二互连件128。封装层160暴露第一互连件118和第二互连件128。第二rdl 120还位于第三rdl 130上方并与第三rdl 130电性连接。
60.封装层160还封装第二电子元件105b的侧壁和第三rdl 130的侧壁。第二rdl 120的横向尺寸大于第一rdl 110和第三rdl 130的整体的横向尺寸。封装层160的侧壁可以与第二rdl 120的侧壁共面。第一电子元件105a和第二电子元件105b之间具有间隔，封装层160可以填充在该间隔内，从而通过封装层160将第一rdl 110和第三rdl 130间隔开。
61.在一些实施例中，第一电子元件105a可以包括钝化层(如图2b)，钝化层覆盖焊盘102并且具有暴露焊盘102的第一开口，第一迹线112可以通过该第一开口电性连接至焊盘102。在一些实施例中，第二电子元件105b可以包括钝化层(如图2b)，钝化层覆盖第二电子元件105b的焊盘102并且具有暴露焊盘102的第二开口。第三迹线132可以通过该第二开口电性连接至焊盘102。
62.第二rdl 120包括介电层121和位于介电层121中的第二迹线122。第二迹线122通过第一互连件118电性连接第一rdl 110。第二rdl 120通过第二互连件128电性连接第三rdl 130。第二rdl 120中的一些第二迹线122可以将第一互连件118与第二互连件128电性连接，从而第一电子元件105a可以通过第一rdl 110、第二rdl 120、第三rdl 130电性连接于第二电子元件105b。
63.此外，封装结构300还包括导电柱310，导电柱310位于第一电子元件105a和第二电子元件105b的侧壁旁。导电柱310可以电性连接第二rdl 120。
64.图7b是根据本技术另一实施例的封装结构400的截面示意图。图7b所示的封装结构400中的第一电子元件105a、第二电子元件105b、第一rdl 110、第二rdl 120、第三rdl 130、封装层160和导电柱310可以类似于以上关于图7a所描述的封装结构300，此处不再重复描述细节。
65.在图7b所示的封装结构400中，第二rdl 120还电性连接至焊球429，以通过焊球429电性连接至其他组件。第一电子元件105a、第二电子元件105b、第一rdl 110、第二rdl 120、第三rdl 130和封装层160形成底部封装件410。封装结构400还包括顶部封装件420。在一些实施例中，顶部封装件420包括基板422、位于基板422上的电子元件424。电子元件424与基板422通过引线425接合。顶部封装件420还包括位于基板422上并且封装电子元件424
和引线425的封装层460。
66.顶部封装件420与第一rdl 110、第三rdl 130分别位于第一电子元件105a和第二电子元件105b的相对侧。底部封装件410与顶部封装件420的基板422之间设置有与导电柱310连接的焊球419，从而导电柱310可电性连接至顶部封装件420。
67.上述封装结构300、400的其他方面可以类似于以上关于图2a至图5c所描述的封装结构100、200，此处不再重复描述细节。
68.在上述封装结构300、400中，通过分别在第一电子元件105a和第二电子元件105b与第二rdl 120之间设置第一rdl 110和第三rdl 130，可以通过第一rdl 110和第三rdl 130中的第一迹线112和第三迹线132重新布局电性连接焊盘的互连结构的位置，然后再形成第二rdl 120，从而解决了第一电子元件105a和第二电子元件105b的焊盘位置过于集中在某一区域可能导致rdl线路太密集而形成有难度的问题。
69.图8a至图8f是根据本技术实施例的形成封装结构400的方法的流程图。首先参考图8a，提供分别具有多个焊盘102的第一电子元件105a和第二电子元件105b。可以通过对晶圆进行切割而得到第一电子元件105a和第二电子元件105b。虽然未示出，但是第一电子元件105a和第二电子元件105b可以分别具有覆盖其焊盘102的钝化层，并且钝化层具有暴露焊盘102的开口(如图2b所示)。
70.参考图8b，在第一电子元件105a上方形成第一rdl 110的介电层111和电性连接焊盘102的第一迹线112。并且在第二电子元件105b上方形成第三rdl 130的介电层131和电性连接焊盘102的第三迹线132。在第一迹线112和第三迹线132上分别形成第一互连件118和第二互连件128。
71.参考图8c，执行重组件制程，将第一电子元件105a和第二电子元件105b放置在载板1010上。然后，利用模塑料形成封装层160来封装第一电子元件105a和第二电子元件105b、第一rdl 110和第三rdl 130、以及第一互连件118和第二互连件128。之后可以执行研磨制程，使第一互连件118和第二互连件128的表面与封装层160的表面齐平，第一互连件118和第二互连件128由封装层160暴露。另外，还形成穿透封装层160的导电柱310。
72.参考图8d，在封装层160上形成第二rdl 120中的导电线路，包括第二迹线122。第二rdl 120的多个第二迹线122可分别连接至对应的导电柱310、第一互连件118和/或第二互连件128。
73.参考图8e，在第二迹线122上覆盖第二rdl 120的介电层121，介电层121具有暴露第二迹线122的开口，在该开口中形成连接第二迹线122的完成层126。在一些实施例中，完成层126可以包括位于第二迹线122上的镍层和位于镍层上的金层。载板1010被去除，而暴露导电柱310。
74.如图8f所示，将图8e中所得的结构倒置，然后在导电柱310上接合焊球419，并在焊球419上方接合顶部封装件420。顶部封装件420包括基板422、位于基板422上的电子元件424。电子元件424与基板422通过引线425接合。顶部封装件420还包括位于基板422上并且封装电子元件424和引线425的封装层460。焊球419与基板422接合。并且在完成层126处接合焊球429，从而形成单个的封装结构400。
75.图9是根据本技术另一实施例的封装结构500的截面示意图。参考图9所示，封装结构500包括具有焊盘102的第一电子元件105a和覆盖第一电子元件105a的焊盘102的第一
rdl 110。第一rdl 110电性连接至第一电子元件105a的焊盘102。第一rdl 110包括介电层111和位于介电层111中的第一迹线112。封装结构500还包括第二rdl 120，第二rdl 120包括介电层121和位于介电层121中的第二迹线122。第二迹线122电性连接对应的焊盘102和第一rdl。
76.此外，封装结构500还包括第二电子元件105b。第三rdl 130覆盖第二电子元件105b的焊盘102。第三rdl 130可以包括介电层131和位于介电层131中的第三迹线132。在一些实施例中，第三迹线132电性连接对应的焊盘102和第三rdl 130。
77.在图9所示的实施例中，封装结构500还包括第三电子元件105c，第三电子元件105c可以位于第一电子元件105a和第二电子元件105b之间。第四rdl 140覆盖第二电子元件105b的焊盘102。第四rdl 140可以包括介电层141和位于介电层141中的第四迹线142。第四迹线142电性连接至对应的焊盘102和第四rdl 140。在一些实施例中，第三电子元件105c与第一电子元件105a和第二电子元件105b可以是类型不同的元件。例如，第一电子元件105a和第二电子元件105b可以是芯片，第三电子元件105c是集成无源器件(integrated passive device，ipd)。
78.封装结构500还包括封装层160，封装层160封装第一电子元件105a、第二电子元件105b和第三电子元件105c的侧壁以及对应的第一rdl 110、第三rdl 130和第四rdl 140的侧壁。封装层160的侧壁可以与第二rdl 120的侧壁共面。第一电子元件105a、第二电子元件105b和第三电子元件105c中的相邻两者通过封装层160相互间隔开。第一rdl 110、第三rdl 130和第四rdl 140中的相邻两者通过封装层160相互间隔开。
79.第二rdl 120分别电性连接第一rdl 110、第三rdl 130和第四rdl 140。第二rdl 120还可以电性连接第一rdl 110、第三rdl 130和第四rdl 140中的任意两者。
80.此外，封装结构500还包括无源元件508，无源元件508位于第一电子元件105a的远离第三电子元件105c(如ipd)的一侧，以及第二电子元件105b的远离第三电子元件105c的一侧。在其他实施例中，第三电子元件105c(如ipd)和无源元件508可以位于其他适当的位置。第二rdl 120可以电性连接无源元件508与第一rdl 110。在一些实施例中，第二rdl 120可以将无源元件508与第三rdl 130或第四rdl 140电性连接。
81.上述封装结构500的其他方面可以类似于以上关于图2a至图5c所描述的封装结构100、200，此处不再重复描述细节。
82.在上述封装结构500中，通过分别在第一电子元件105a、第二电子元件105b和第三电子元件105c与第二rdl 120之间设置第一rdl 110、第三rdl 130和第四rdl 140，可以分别通过第一rdl 110、第三rdl 130和第四rdl 140中的第一迹线112、第三迹线132和第四迹线142重新布局电性连接焊盘的互连结构的位置，然后再形成第二rdl 120，从而解决了第一电子元件105a、第二电子元件105b和第三电子元件105c的焊盘位置过于集中在某一区域可能导致rdl线路太密集而形成有难度的问题。
83.图10a至图10e是根据本技术实施例的形成封装结构500的方法的流程图。首先参考图10a，提供分别具有多个焊盘102的第一电子元件105a和第二电子元件105b。可以通过对晶圆进行切割而得到第一电子元件105a和第二电子元件105b。
84.参考图10b，分别在第一电子元件105a和第二电子元件105b上形成第一rdl 110和第三rdl 130，第一rdl 110包括对应的介电层111和位于介电层111中并电性连接对应焊盘
102的第一迹线112，第三rdl 130包括对应的介电层131和位于介电层131中并电性连接对应焊盘102的第三迹线132。
85.参考图10c，执行重组件制程，将第一电子元件105a和第二电子元件105b放置在载板1010上。此外，可以将第三电子元件105c放置在第一电子元件105a和第二电子元件105b之间。第三电子元件105c上设置有第四rdl 140。第四rdl 140包括对应的介电层141和位于介电层141中并电性连接第三电子元件105c的焊盘102的第四迹线142。
86.还可以在载板1010上放置无源元件508。然后，利用模塑料形成封装层160来封装第一电子元件105a、第二电子元件105b、第三电子元件105c和无源元件508、第一rdl 110、第三rdl 130和第四rdl 140。
87.参考图10d，将图10c所得的结构倒置并去除载板1010。去除载板1010之后，暴露第一rdl 110、第三rdl 130和第四rdl 140以及无源元件508。形成第二rdl 120的第二迹线122，第二迹线122可以电性连接第一rdl 110、第三rdl 130和第四rdl 140以及无源元件508。然后，还可以在第二rdl 120的第二迹线122上覆盖介电层121，如图10e所示。在介电层121中形成完成层126，并在完成层126处接合焊球529，而形成单个的封装结构500。
88.图11是根据本技术另一实施例的封装结构600的截面示意图。参考图11所示，封装结构600包括具有焊盘102的第一电子元件105a和覆盖第一电子元件105a的焊盘102的第一rdl 110。第一rdl 110电性连接至第一电子元件105a的焊盘102。第一rdl 110包括介电层111和位于介电层111中的第一迹线112以及连接于第一迹线112的第一互连件118。封装结构600还包括电性连接第一rdl 110的第二rdl 120。
89.封装结构600还包括第二电子元件105b，第二电子元件105b与第一电子元件105a并排设置并且位于第一电子元件105a的一侧。第三rdl 130覆盖第二电子元件105b的焊盘102。第三rdl 130可以包括介电层131和位于介电层131中的第三迹线132以及连接于第三迹线132的第二互连件128。
90.封装结构600还包括封装层160，封装层160封装第一电子元件105a、第二电子元件105b的侧壁以及第一rdl 110、第三rdl 130的侧壁。封装层160还延伸至第一rdl 110与第二rdl 120之间以及第三rdl 130与第二rdl 120之间。第二rdl 120包括介电层121和位于介电层121中的第二迹线122。第二迹线122可以通过第一互连件118和第二互连件128分别电性连接第一rdl 110和第三rdl 130。第一电子元件105a和第二电子元件105b可以通过第一rdl 110、第二rdl 120和第三rdl 130相互电性连接。
91.第一电子元件105a和第二电子元件105b之间具有间隔，封装层160可以填充在该间隔内，从而通过封装层160将第一rdl 110和第三rdl 130间隔开。此外，封装结构600还包括导电柱610，导电柱610位于第一电子元件105a的侧壁旁。导电柱610可以电性连接第二rdl 120。
92.封装结构600还包括还包括天线层630，天线层630与第一rdl 110和第三rdl 130位于第一电子元件105a和第二电子元件105b的相对侧，导电柱610将第二rdl 120与天线层630电性连接。在本实施例中，封装结构600可以是封装天线(aop)。在本实施例中，第一电子元件105a和/或第二电子元件105b可以是射频(rf)芯片。
93.封装结构600还可以包括屏蔽件640，屏蔽件640设置于第一电子元件105a和第二电子元件105b与天线层630之间，屏蔽件640还设置于第一电子元件105a和第二电子元件
105b的相对侧并且位于第一电子元件105a与导电柱610之间。
94.上述封装结构600的其他方面可以类似于以上关于图2a至图5c所描述的封装结构100、200，此处不再重复描述细节。
95.在上述封装结构600中，通过分别在第一电子元件105a和第二电子元件105b与第二rdl 120之间设置第一rdl 110和第三rdl 130，可以通过第一rdl 110和第三rdl 130中的第一迹线112和第三迹线132重新布局电性连接焊盘的互连结构的位置，然后再形成第二rdl 120，从而解决了第一电子元件105a和第二电子元件105b的焊盘位置过于集中在某一区域可能导致rdl线路太密集而形成有难度的问题。
96.图12a至图12f是根据本技术实施例的形成封装结构600的方法的流程图。首先参考图12a，提供具有多个焊盘102的第一电子元件105a和第二电子元件105b。可以通过对晶圆进行切割而得到第一电子元件105a和第二电子元件105b。
97.参考图12b，分别在第一电子元件105a和第二电子元件105b上形成第一rdl 110和第三rdl 130，第一rdl 110和第三rdl 130分别包括对应的介电层111、131和电性连接对应焊盘102的第一迹线112和第三迹线132。并且，在第一迹线112和第三迹线132上分别形成第一互连件118和第二互连件128。
98.参考图12c，在载板1010上形成天线层630。在天线层630上形成与天线层630电性连接的导电柱610。在天线层630上设置屏蔽件640。屏蔽件640可以包括覆盖在天线层上630的屏蔽层641和与屏蔽层641连接并且垂直延伸的屏蔽壁642。
99.参考图12d，将第一电子元件105a和第二电子元件105b放置在屏蔽件640上。第一电子元件105a和第二电子元件105b可以通过屏蔽壁642相互间隔开。然后，利用模塑料形成封装层160来封装第一电子元件105a和第二电子元件105b、第一rdl 110和第三rdl 130、第一互连件118和第二互连件以及屏蔽件640和导电柱610。之后可以执行研磨制程，使第一互连件118、第二互连件128和导电柱610的表面与封装层160的表面齐平，第一互连件118、第二互连件128和导电柱610由封装层160暴露。
100.参考图12e，在封装层160上形成第二rdl 120的第二迹线122，第二rdl 120的多个第二迹线122可分别连接至对应的第一互连件118和/或第二互连件128，以及导电柱610。
101.然后，可以在第二迹线122上覆盖第二rdl 120的介电层121，参考图12f。然后在第二rdl 120上接合焊球629。并且，去除载板1010。将所得的结构倒置，从而形成图12f所示的封装结构600(如封装天线)。
102.上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解，可以很容易地使用本实用新型作为基础来设计或更改其他的处理和结构以用于达到与本实用新型所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本实用新型的精神和范围，并且在不背离本实用新型的精神和范围的情况下，可以进行多种变化、替换以及改变。

技术特征：

1.一种封装结构，其特征在于，包括：电子元件，包括焊盘和钝化层，所述钝化层覆盖所述焊盘并且具有暴露所述焊盘的上表面的开口；第一重分布层，位于所述电子元件上方并且通过所述开口电性连接所述焊盘，所述第一重分布层包括至少一个第一迹线以及连接于所述至少一个第一迹线的至少一个第一互连件；封装层，封装所述电子元件的侧壁以及所述第一重分布层的侧壁和上表面，并且所述封装层暴露所述至少一个第一互连件；第二重分布层，位于所述第一重分布层上方并且通过所述至少一个第一互连件电性连接所述第一重分布层；其中，所述封装层延伸至所述第一重分布层与所述第二重分布层之间。2.根据权利要求1所述的封装结构，其特征在于，所述封装层的一部分位于所述第一重分布层的所述上表面与所述第二重分布层的下表面之间。3.根据权利要求2所述的封装结构，其特征在于，所述封装层接触所述第一重分布层和所述第二重分布层。4.根据权利要求1所述的封装结构，其特征在于，所述第一互连件突出于所述第一重分布层的所述上表面，所述封装层环绕所述第一互连件。5.根据权利要求1所述的封装结构，其特征在于，所述至少一个第一互连件包括多个第一互连件，所述封装层延伸至所述多个第一互连件之间。6.根据权利要求1所述的封装结构，其特征在于，所述电子元件为第一电子元件，所述封装结构还包括：第二电子元件，位于所述第一电子元件的一侧，其中，所述第二重分布层电性连接所述第二电子元件与所述第一电子元件。7.根据权利要求6所述的封装结构，其特征在于，所述第二电子元件包括第二焊盘和第二钝化层，所述第二钝化层覆盖所述第二焊盘并且具有暴露所述第二焊盘的上表面的第二开口，第三重分布层位于所述第二电子元件上方并且通过所述第二开口电性连接所述第二焊盘，所述第二重分布层电性连接所述第三重分布层。8.根据权利要求1所述的封装结构，其特征在于，还包括：导电柱，位于所述电子元件的一侧，并且电性连接所述第二重分布层。9.根据权利要求8所述的封装结构，其特征在于，还包括：天线层，与所述第一重分布层位于所述电子元件的相对侧，所述导电柱电性连接所述第二重分布层与所述天线层。10.根据权利要求9所述的封装结构，其特征在于，还包括：屏蔽件，设置于所述电子元件与所述天线层之间，所述屏蔽件还设置于所述电子元件的相对侧并且位于所述电子元件与所述导电柱之间。

技术总结

本实用新型涉及一种封装结构，封装结构包括：电子元件，包括焊盘和钝化层，钝化层覆盖焊盘并且具有暴露焊盘的上表面的开口；第一重分布层，位于电子元件上方并且通过开口电性连接焊盘，第一重分布层包括至少一个第一迹线以及连接于至少一个第一迹线的至少一个第一互连件；封装层，封装电子元件的侧壁以及第一重分布层的侧壁和上表面，并且封装层暴露至少一个第一互连件；第二重分布层，位于第一重分布层上方并且通过至少一个第一互连件电性连接第一重分布层；其中，封装层延伸至第一重分布层与第二重分布层之间。上述技术方案至少能够避免重分布层线路过于密集的问题。免重分布层线路过于密集的问题。免重分布层线路过于密集的问题。

技术研发人员：

颜尤龙 博恩

受保护的技术使用者：

日月光半导体制造股份有限公司

技术研发日：

2022.08.02

技术公布日：

2022/11/21