具有超势垒集电极结构的IGBT器件及其制造方法

本发明属于功率半导体器件技术领域，涉及具有超势垒集电极结构的IGBT器件及其制造 方法。

绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor-IGBT)结合了功率MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor)开关速度快、输入阻抗高等优点和双极 结型晶体管(Bipolar Junction Transistor—BJT)通态压降小，同时克服了在中高压领域功率 MOSFET导通电阻随器件耐压的2.5次方增加缺点。但是现有的IGBT结构通常在优化器件 开关损耗的同时，导致较高的通态压降；而在优化通态压降时，器件的开关损耗又比较大。 因此如何进一步降低IGBT器件的开关优值(通态压降与开关损耗的乘积)以得到性能最优 的IGBT，一直是国际上电力电子器件领域的研究热点。

IGBT导通损耗深受漂移区少数载流子的分布状态和数量影响。在导通期间，由于集电极 区域注入漂移区大量的少数载流子，漂移区产生电导调制效应，并且导通压降随集电极的注 入效率增加而降低，导通损耗相应减小；在关断过程中，由于IGBT集电极区域固有的浓度 较高的少数载流子积累，集电极PN结在关断过程很长一段时间内处于正偏，并且集电极附 近的多余载流子将只会在关断过程结束时才会全部移走，此时的VCE已经很高，这意味着给 器件带来较大的关断损耗，并且关断损耗随集电极的注入效率增加而增加。因此优化集电极 结构，将是降低IGBT器件的开关优值关键技术。

传统的IGBT器件如图1所示，集电极的掺杂浓度比较高，导致集电极PN结附近在导通 状态下积累大量的少数载流子，此处的过剩载流子通过复合消失，带来IGBT关断过程中较 长的拖尾电流时间，关断损耗比较大。目前大都采用降低集电极注入效率的方式来减小关断 损耗，但带来器件的导通损耗增加。

本发明的目的在于提供一种绝缘栅双极型晶体管的新结构，通过改变绝缘栅双极型晶体 管的背部集电极结构，减小功率IGBT的开关损耗，并且获得更小的导通损耗。本发明同时 给出了所述绝缘栅双极型晶体管新结构的制备方法。

本发明的技术方案为：具有超势垒集电极结构的IGBT器件，如图2所示，包括N-漂移 区8；所述N-漂移区8上层两端分别具有第一P-阱区7；所述第一P-阱区7中具有第一N+ 区5和第一P+区6，所述第一P+区6位于器件外侧；所述N-漂移区8上表面具有发射极金 属1；所述发射区金属1中具有介质层3和位于介质层3中的栅电极2和栅氧化层4，所述栅 电极2位于栅氧化层4的上表面；所述栅氧化层4的下表面与N-漂移区8的上表面、第一P- 阱区7的上表面和部分第一N+区5的上表面接触；所述N-漂移区8的下表面具有集电极金 属14；其特征在于，所述N-漂移区8的下层两端分别具有第二P-阱区10；所述第二P-阱区 10中具有第二N+区11和第二P+区9，所述第二P+区9位于器件外侧；所述集电极金属14 中具有超势垒MOS栅氧层12和位于超势垒MOS栅氧层12下表面的超势垒MOS栅电极13； 所述超势垒MOS栅氧层12的上表面与N-漂移区8的下表面、第二P-阱区10的下表面和部 分第二N+区11的下表面接触。

具有超势垒集电极结构的IGBT器件的制造方法，其特征在于，包括以下步骤：

步骤1：采用两片具有相同电阻率的N-型<100>单晶片，分别标记为wafer1和wafer2；

步骤2：在wafer1表面热生长栅氧化层4；

步骤3：淀积多晶硅及对多晶硅磷注入，通过注入磷离子的剂量控制多晶硅电阻，光刻 并刻蚀多晶硅在栅氧化层4上表面形成第一栅电极2；

步骤4：通过自对准工艺，在wafer1上层两端进行高能量硼离子注入，并高温退火形成 发射极区的第一P-阱区7；

步骤5：通过自对准工艺，在第一P-阱区7上层进行砷离子注入以及低温退火，形成第一 N+区5；

步骤6：采用光刻工艺，在第一P-阱区7外侧光刻出P+区，高剂量硼离子注入形成第一 P+区6；

步骤7：淀积多晶硅栅与发射极金属电极之间的介质层3，在介质层3上光刻和刻蚀发射 极极接触孔，淀积金属铝，形成发射极金属1；

步骤8：在wafer2表面热生长超势垒MOS栅氧层12；

步骤9：淀积多晶硅及对多晶硅磷注入，通过注入磷离子的剂量控制多晶硅电阻，光刻 并刻蚀多晶硅在超势垒MOS栅氧层12上表面形成超势垒MOS多晶硅栅电极13；

步骤10：通过自对准工艺，进行硼离子注入，并高温退火在wafer2上层两侧形成第二 P-阱区10；

步骤11：通过自对准工艺，在第二P-阱区10上层进行砷离子注入以及低温退火，形成第 二N+区11；

步骤12：采用光刻工艺，在第二P-阱区10外侧光刻出P+区，高剂量硼离子注入形成第 二P+区9；

步骤13：淀积金属铝，在wafer2上表面形成集电极金属14；

步骤14：通过硅片直接键合技术，将wafer1的下部与wafer2的下部直接键合，其中wafer1 作为器件的正面结构，wafer2作为器件的背面结构。

本发明的另一种单片制造方法为：

具有超势垒集电极结构的IGBT器件的制造方法，其特征在于，包括以下步骤：

步骤1：在一片硅片上形成从下至上依次层叠设置的N型衬底、N型漂移区8；

步骤2：在N型漂移区8上表面热生长栅氧化层4；

步骤3：在N型漂移区8上表面淀积多晶硅及对多晶硅磷注入，通过注入磷离子的剂量 控制多晶硅电阻，光刻并刻蚀多晶硅在栅氧化层4上表面形成第一栅电极2；

步骤4：通过自对准工艺，在N型漂移区8上表面两端进行高能量硼离子注入，并高温 退火形成发射极区的第一P-阱区7；

步骤5：通过自对准工艺，在第一P-阱区7上层进行砷离子注入以及低温退火，形成第一 N+区5；

步骤6：采用光刻工艺，在第一P-阱区7外侧光刻出P+区，高剂量硼离子注入形成第一 P+区6；

步骤7：淀积多晶硅栅与发射极金属电极之间的介质层3，在介质层3上光刻和刻蚀发射 极极接触孔，淀积金属铝，形成发射极金属1；

步骤8：硅片背部减薄，在硅片背部热生长超势垒MOS栅氧层12；

步骤9：在硅片背部淀积多晶硅及对多晶硅磷注入，通过注入磷离子的剂量控制多晶硅 电阻，光刻并刻蚀多晶硅，形成超势垒MOS多晶硅栅电极13；

步骤10：在硅片的背部，通过自对准工艺，进行硼离子注入，并高温退火形成第二P- 阱区10；

步骤11：通过自对准工艺，对第二P-阱区10内进行砷离子注入以及低温退火，形成第二 N+区11；

步骤12：采用背面光刻工艺，在第二P-阱区10外侧光刻出P+区，高剂量硼离子注入形 成第二P+区9；

步骤13：淀积金属铝，在硅片背部成集电极金属14。

本发明的有益效果为，本发明器件的集电极结构通过MOS沟道,利用MOS的体效应降 低了势垒高度，为电子创建一个“超势垒”，即此集电极结构势垒MOS比以往的IGBT背部 PN结势垒电压低，因此本发明的IGBT在小于0.7V的电压下就可以开启，且该结构同样存 在电导调制效应，减小了IGBT导通时的正向压降。关断时，集电极处于开启状态的MOS沟 道加快了发射极附近的过剩载流子的抽取过程。因此，本发明发射极采用超势垒结构的IGBT， 降低了开关损耗的同时，正向压降得以减小，开关优值得到大幅的降低。

图1是传统IGBT器件结构示意图；

图2是发明提供的一种具有超势垒集电极结构的IGBT器件结构示意图；

图3为由本发明延伸出来的背面结构做成槽型超势垒结构IGBT的示意图；

图4为本发明制备的工艺流程图；

图5—图17给出了本发明制备的详解图；

图5表示wafer1栅氧的形成；

图6表示wafer1多晶硅栅的形成；

图7表示wafer1的P-阱区的形成；

图8表示wafer1的N+源区的形成；

图9表示wafer1的P+区的形成；

图10表示接触孔的形成以及金属淀积；

图11表示wafer2栅氧的形成；

图12表示wafer2多晶硅栅的形成；

图13表示wafer2的P-阱区的形成；

图14表示wafer2的N+源区的形成；

图15表示wafer2的P+区的形成；

图16表示wafer2表面金属淀积；

图17表示wafer1与wafer2减薄后通过直接键合技术键合在一起。

下面结合附图，详细描述本发明的技术方案：

本发明的具有超势垒集电极结构的IGBT器件，如图2所示，包括N-漂移区8；所述N- 漂移区8上层两端分别具有第一P-阱区7；所述第一P-阱区7中具有第一N+区5和第一P+ 区6，所述第一P+区6位于器件外侧；所述N-漂移区8上表面具有发射极金属1；所述发射 区金属1中具有介质层3和位于介质层3中的栅电极2和栅氧化层4，所述栅电极2位于栅 氧化层4的上表面；所述栅氧化层4的下表面与N-漂移区8的上表面、第一P-阱区7的上表 面和部分第一N+区5的上表面接触；所述N-漂移区8的下表面具有集电极金属14；其特征 在于，所述N-漂移区8的下层两端分别具有第二P-阱区10；所述第二P-阱区10中具有第二 N+区11和第二P+区9，所述第二P+区9位于器件外侧；所述集电极金属14中具有超势垒 MOS栅氧层12和位于超势垒MOS栅氧层12下表面的超势垒MOS栅电极13；所述超势垒 MOS栅氧层12的上表面与N-漂移区8的下表面、第二P-阱区10的下表面和部分第二N+区 11的下表面接触。

本发明的工作原理是：

本发明提供的集电极采用新型超势垒结构，电子势垒由超势垒MOS的漏极N+区11、超 势垒MOS的衬底P-型体区10和超势垒MOS的源极N-漂移区8形成的势垒MOS沟道产生， 势垒MOS沟道通过自对准工艺P-型体区10扩散和N+区11扩散之差形成。当器件正向导通 时，IGBT的集电极金属14加正压，集电极N型势垒MOS的漏极11和栅极13与集电极的 金属铝直接接触，被加上正电压，势垒MOS的衬底10与集电极金属14相连，因此也接正 电压，由于MOS的衬底偏置效应，当VBS(衬底电势与源极电势差)的电压为正时，阈值 减小，所以，集电极N型势垒MOS的阈值电压比一般的MOS阈值电压低。同时，超势垒 MOS的阈值电压可以通过P-型衬底10的注入能量和剂量以及栅氧化层12的厚度来调节，通 过选择小于20纳米厚度(典型厚度为10～20纳米)的栅氧化层12，注入剂量为小于2×1012 个/cm2(典型剂量为1～2×1012个/cm2)的P-型衬底10，可以实现超势垒MOS的阈值电压小 于0.3V(甚至小于0V)，此电压远远小于PN结势垒电压(大约0.7V)。因此，在所加正向电 压大于0.3V且小于背部PN结开启电压时，器件通过势垒MOS的沟道导通而使电流流通， 此时与传统IGBT相比，正向开启更快且导通压降更小；在所加正向电压较大时，背部PN结 开启，与传统IGBT结构同样，集电极P+区9注入到N-漂移区8大量的空穴，漂移区8产生 电导调制效应；在器件关断过程中，IGBT的集电极依然加正电压，电流方向没有发生改变， 此时的势垒MOS的栅源电压VGS>0，且势垒MOS的衬底10电位依然高于势垒MOS的源 极8电位，MOS的衬底偏置效应导致器件阈值比较低，因此器件在关断过程中MOS沟道依 旧处于开启状态，这使得聚集在集电极附近大量的过剩载流子快速被抽取，关断时间被大大 的减小，特别是极大地缩短了拖尾阶段通过复合来消失过剩载流子的时间，因此开关功耗得 以减少，开关速度大大提高。

本发明的具有超势垒集电极结构的IGBT器件的制造方法，如图5-图17所示，包括以下 步骤：

步骤1：采用两片具有相同电阻率的N-型<100>单晶片，分别标记为wafer1和wafer2；

步骤2：在wafer1表面热生长栅氧化层4；

步骤3：淀积多晶硅及对多晶硅磷注入，通过注入磷离子的剂量控制多晶硅电阻，光刻 并刻蚀多晶硅在栅氧化层4上表面形成第一栅电极2；

步骤4：通过自对准工艺，在wafer1上层两端进行高能量硼离子注入，并高温退火形成 发射极区的第一P-阱区7；

步骤5：通过自对准工艺，在第一P-阱区7上层进行砷离子注入以及低温退火，形成第 一N+区5；

步骤6：采用光刻工艺，在第一P-阱区7外侧光刻出P+区，高剂量硼离子注入形成第一 P+区6；

步骤7：淀积多晶硅栅与发射极金属电极之间的介质层3，在介质层3上光刻和刻蚀发射 极极接触孔，淀积金属铝，形成发射极金属1；

步骤8：在wafer2表面热生长超势垒MOS栅氧层12；

步骤9：淀积多晶硅及对多晶硅磷注入，通过注入磷离子的剂量控制多晶硅电阻，光刻 并刻蚀多晶硅在超势垒MOS栅氧层12上表面形成超势垒MOS多晶硅栅电极13；

步骤10：通过自对准工艺，进行硼离子注入，并高温退火在wafer2上层两侧形成第二 P-阱区10；

步骤11：通过自对准工艺，在第二P-阱区10上层进行砷离子注入以及低温退火，形成 第二N+区11；

步骤12：采用光刻工艺，在第二P-阱区10外侧光刻出P+区，高剂量硼离子注入形成第 二P+区9；

步骤13：淀积金属铝，在wafer2上表面形成集电极金属14；

步骤14：通过硅片直接键合技术，将wafer1的下部与wafer2的下部直接键合，其中wafer1 作为器件的正面结构，wafer2作为器件的背面结构。

在新器件制备过程中，可以根据具体情况，进行一定的变通设计。制作器件背面结构时 还可以做成槽栅型超势垒结构，具体结构如图3所示。