在衬底的同一平面上集成多方阻薄膜电阻的工艺技术

在衬底的同一平面上集成多方阻薄膜电阻的工艺技术

所属技术领域：

本发明涉及一种薄膜电阻集成的工艺技术。尤其是能够在衬底的同一平面上实现集成多方阻薄膜电阻的工艺技术。

背景技术：

当前，电子系统向小型化，高性能化，多功能化，低成本高可靠性方向发展，系统集成(SiP)应运而生。

在各种电子系统中，所有无源元件(对有源元件的)数量的比例典型值为10∶1，某些无线电通讯系统中比例高达50∶1甚至100∶1.其安装成本更是占到了所有成本的70％左右【1】，因此无源元件集成在系统集成中举足轻重！

在适应电子整机与系统的不断升级方面，无论是减少整个产品的尺寸和重量，还是在目前现有的体积内增加系统的功能，无源元件的集成都能发挥很大的作用。

无源元件集成的技术途径有薄膜集成，厚膜集成和LTCC技术，这三种技术的优缺点见如下表1

表1薄，厚膜无源元件性能对比【2】

【1】无源元件集成技术的研究现状杨邦朝第17届全国混合集成电路学术会议论文集2011.9

【2】无源元件内埋置的技术趋势杨邦朝混合微电子技术2008V01.19.No2

由上表对比情况可以看出，采用薄膜集成无源元件可实现性能和集成的最优组合。基于微电子工艺的薄膜集成技术，因其高频性能好，元件精度高，可靠性高，集成密度高，特别能很好的与半导体芯片兼容等特点，已成为无源集成技术发展的主流方向之一。

当前，无论是厚膜集成还是薄膜集成，主要集成的无源元件是电阻。

厚膜集成技术可采用不同方阻的电子浆料，通过多次丝网印刷和高温烧结工艺，可以在厚膜衬底同一平面上实现多个方阻厚膜电阻的集成。

薄膜集成技术是采用真空蒸发工艺或溅射工艺，在衬底上淀积电阻薄膜，实现薄膜电阻的集成，目前薄膜混合集成电路中常用的典型电阻材料主要有三种，其材料特性见下表

表1

*TCR：电阻温度系数，它是衡量电阻稳定性和精度的主要技术参数。TCR值越小电阻性能越好。

目前薄膜混合集成的工艺技术只能在衬底的同一平面上集成一个方阻的薄膜电阻，这种在衬底的同一平面上集成电阻方阻的单一性，给薄膜混合集成的应用带来下列局限性：

(1)薄膜混合集成电路中，特别是电路复杂，电路中电阻元件多且阻值跨度大、分散的产品中。采用单一方阻的电阻材料不能实现电路中全部电阻元件的集成化。在这种情况下，设计者只能根据电路中阻值情况选用一种方阻材料来集成电路中一部分电阻，而其余电阻则采用片式电阻来外贴，从而增加了产品的体积和重量，产品可靠性也受到影响。

(2)还有另一种情况，就是为了提高产品性能和进一步缩小体积，需要对电路中不同功能的电阻集成不同方阻的电阻材料，充分发挥不同电阻材料的优点，使薄膜集成化电路整体特性得到充分提高。

以上两种情况说明，薄膜混合集成电路与厚膜混合集成电路相比，因其在衬底同一平面上只能集成单一方阻薄膜电阻，其方阻的单一性影响了其更广泛的应用。

为了克服现有在薄膜混合集成电路中，衬底的同一平面上只能集成单一方阻的薄膜电阻的技术缺陷，为了进一步提高薄膜电阻的集成度，本发明专利提供一种新型的可行的技术方案。该技术方案可以实现在衬底的同一平面上集成多方阻薄膜电阻及互联导带。

本发明专利解决其技术问题所采用的技术方案是：在衬底上淀积合适的金属薄膜，通过光刻工艺，在衬底上制作隐性掩模进行保护或隔离，实现在衬底的同一平面集成多方阻的薄膜电阻。

技术方案包括以下过程：

1、根据待要薄膜集成化的电子线路产品性能要求，选定若干个不同方阻的薄膜电阻材料来实现产品的电阻集成，在衬底同一平面上进行布局，并设计产品的平面化版图；

2、根据设计的产品平面化版图，设计并制作不同方阻薄膜电阻的光刻版和相应的不同方阻薄膜电阻的隐性掩模光刻版；

3、选用合适的金属材料作为隐性掩模材料，淀积在衬底上成膜，通过光刻工艺，在衬底上形成不同方阻的隐性掩模，对要淀积的不同方阻的电阻薄膜进行保护或隔离，在衬底的同一平面上不同位置制作不同方阻的薄膜电阻；

4、在衬底上淀积金属导带薄膜；

5、光刻互联导带，实现在衬底同一平面上不同位置集成多方阻薄膜电阻及互联。

本发明专利的有益效果是：

1由于在衬底的同一平面上集成了多方阻的薄膜电阻，因而进一步提高了薄膜电阻的集成度，可进一步缩小产品体积。

2由于在衬底的同一平面上能集成多方阻薄膜电阻，给薄膜混合集成电路的平面化版图设计，尤其是针对电路复杂，电路中电阻元件多，阻值分散的产品的集成化版图设计可以更为灵活方便，优化版图，使产品性能进一步提高，体积进一步减小。

3由于提高了薄膜电阻的集成度，可使产品不必采用外贴片式电阻，或外贴片式电阻大量减少，因而产品内部联线减少，焊点减少，从而使产品可靠性大幅提高。

附图说明：

下面结合附图和实施例对本发明进一步说明：

本发明可以在衬底同一平面的任意位置集成不同方阻的薄膜电阻，示意图如图1。

图1：同一平面上集成不同方阻薄膜电阻示意图

图1中：

1——方阻1电阻薄膜

2——方阻2电阻薄膜

3——电阻3电阻薄膜

4——衬底(基片)

本发明采用在衬底上淀积金属薄膜，通过光刻工艺制作隐性掩模的方法，来实现在衬底同一平面上集成多方阻薄膜电阻。隐性掩模可以做成保护型也可以做成隔离型，两种方案分述如下：

①保护型隐性掩模法技术方案

设产品需采用三个方阻的薄膜电阻来实现电路中全部电阻的集成，设产品的平面化版图上三种不同方阻的薄膜电阻布局和互联如图2所示。

图2：在衬底的同一平面上集成三个方阻薄膜电阻及其互联布局示意图

根据布局和互连图制备六个光刻版，示意图如下图3所示。

图3：光刻版示意图

图2中：

1——方阻1薄膜电阻R1

2——方阻2薄膜电阻R2

3——方阻3薄膜电阻R3

4——衬底(基片)

5——导带

工艺流程如下所述：其过程示意图如图4所示。

图4：保护型隐性掩模法过程示意图

在衬底上淀积方阻1电阻薄膜，采用1#光刻版、正性光刻胶、方阻1材料腐蚀液光刻，在衬底上留下方阻1的电阻薄膜R1。(图4A)

淀积掩模金属薄膜，使用1#光刻版、正性光刻胶、掩模金属膜腐蚀液光刻，在衬底的方阻1电阻薄膜R1上，留下掩模金属膜，对方阻1薄膜电阻R1进行保护。(图4B)

淀积方阻2的电阻薄膜，采用2#光刻版、正性光刻胶、方阻2电阻材料腐蚀液，光刻出方阻2的电阻薄膜R2，并留下有掩模金属保护膜的方阻薄膜电阻R1。(图4C)

淀积掩模金属膜，采用3#光刻版、正性光刻胶、掩模金属腐蚀液光刻，使R1、R2表面上覆盖掩模金属膜进行保护。(图4D)

淀积方阻3电阻薄膜，采用4#光刻版，正性光刻胶、方阻3电阻材料腐蚀液进行光刻，光刻出方阻3薄膜电阻R3，衬底上留下方阻3电阻薄膜R3及有掩模金属膜保护的R1、R2。(图4E)

采用3#光刻版、负性光刻胶、掩模金属腐蚀液进行光刻，将R1、R2上的保护性掩模金属膜去掉，衬底上留下无掩模金属保护的R1、R2、R3。(图4F)

淀积导带薄膜，采用5#光刻版、正性光刻胶、导带材料腐蚀液进行光刻，衬底上留下导带图形和有导带覆盖的R1、R2、R3。(图4G)

采用6#光刻版、负性光刻胶、导带材料腐蚀液进行光刻。去掉R1、R2、R3薄膜电阻上的导带膜，最后得到如设计布局要求的三个方阻薄膜电阻并且互连，这样实现了在衬底的同一平面集成了三个方阻的薄膜电阻。(图4H)其膜层剖面图如图5所示。

图5：衬底同一平面上集成三个方阻薄膜电阻及互联膜层结构剖面图

图4中：

1——方阻1薄膜电阻R1

2——方阻2薄膜电阻R2

3——方阻3薄膜电阻R3

4——衬底(基片)

5——互联导带

6——掩模金属膜保护的R1

7——掩模金属膜保护的R2

8——有导带膜覆盖的R1

9——有导带膜覆盖的R2

10——有导带膜覆盖的R3

图5中：

1——方阻1薄膜电阻R1

2——方阻2薄膜电阻R2

3——方阻3薄膜电阻R3

4——衬底(基片)

5——互联导带

②隔离型隐性掩模法技术方案

同样，设产品的平面化版图上三种不同方阻的薄膜电阻布局如图2所示，根据图2的布局和互联图制备六个光刻版如图3所示。

工艺流程如下：其过程示意图如图6所示。

图6：隔离型隐性掩模法过程示意图

淀积掩模金属薄膜，采用1#光刻版、负性光刻胶、掩模金属膜腐蚀液光刻，在衬底上留下掩模金属膜作为隔离型隐性掩模，开出待淀积方阻1薄膜电阻R1的隔离窗口进行隔离。(图6I)

淀积方阻1电阻薄膜，采用1#光刻版、先用正性光刻胶、方阻1电阻薄膜腐蚀液光刻，后用负性光刻胶和掩模金属膜腐蚀液光刻，衬底上留下方阻1薄膜电阻图形R1。(图6J)

淀积掩模金属膜，采用2#光刻版、负性光刻胶、掩模金属膜腐蚀液光刻，衬底上留下有待淀积方阻2薄膜电阻R2的隔离窗口的掩模金属膜，此时掩模金属膜也保护了下边的方阻1薄膜电阻R1。(图6K)

淀积方阻2电阻薄膜，采用2#光刻版、正性光刻胶、方阻2薄膜电阻材料腐蚀液光刻，光刻出方阻2薄膜电阻R2，衬底上留下方阻2薄膜电阻R2，此时掩模金属膜也保护了方阻1薄膜电阻R1。(图6L)

淀积掩模金属膜，采用4#光刻版，掩模金属膜腐蚀液，负性光刻胶光刻，在掩模金属膜上开出待淀积方阻3薄膜电阻R3的隔离窗口，同时掩模金属膜保护了其下边的方阻1和方阻2的薄膜电阻R1和R2。(图6M)

淀积方阻3电阻薄膜，采用4#光刻版，先用正性光刻胶、方阻3薄膜电阻材料腐蚀液，光刻出方阻3薄膜电阻R3图形.后用负性光刻胶、掩模金属膜腐蚀液，将方阻1、方阻2上的掩模金属膜去掉，衬底上留下方阻1薄膜电阻R1、方阻2薄膜电阻R2、方阻3薄膜电阻R3电阻图形。(图6N)

淀积导带膜，采用5#光刻版、正性光刻胶、导带材料腐蚀液腐蚀，衬底上留下有导带膜覆盖的三个方阻的薄膜电阻和互联导带膜。(图6O)

采用6#光刻版、负性光刻胶、导带材料腐蚀液腐蚀，去掉R1、R2、R3上的导带膜，衬底上留下了三个方阻的薄膜电阻及互联导带，实现了同一平面上集成三个不同方阻薄膜电阻及互联导带。(图6P)

其薄膜电阻结构剖面图也如图5所示。

图6中：

1——方阻1薄膜电阻R1

2——方阻2薄膜电阻R2

3——方阻3薄膜电阻R3

4——衬底(基片)

5——导带

6——掩模金属膜保护的R1

7——掩模金属膜保护的R2

8——有导带膜覆盖的R1

9——有导带膜覆盖的R2

10——有导带膜覆盖的R3

11——隐性掩模金属膜

12——待淀积方阻1薄膜电阻R1的隔离窗口

13——待淀积方阻2薄膜电阻R2的隔离窗口

14——待淀积方阻3薄膜电阻R3的隔离窗口

从以上可以看出，保护型隐性掩模和隔离型隐性掩模的工艺技术方案步骤基本相同，所需光刻版也基本相同，使用者可以根据在工艺过程的实际情况灵活选用。

本发明专利可以用在同一平面上集成多方阻薄膜电阻，也可以用在同一平面上集成不同性能的复合导带膜的制作上。

实用例：

××产品电路较复杂，电路由三级放大器，高通滤波器，限幅器，增益控制器等单元电路组成，电路元件多，电阻44支，阻值范围大且分散，从39Ω～360KΩ。

原产品衬底为Al₂O₃陶瓷基片，将KΩ级电阻采用2KΩ/□的Cr-Si电阻进行薄膜集成，欧姆级电阻采用片式电阻外贴，产品体积为40×26×5.1＝5304mm³

采用本发明的工艺技术路线对该电路产品重新设计集成化的平面化版图，在衬底的同一平面上将44支电阻全部集成化。欧姆级电阻采用200Ω/□的NiCr电阻集成，KΩ级电阻采用2KΩ/□的Cr-Si电阻集成。

根据重新设计的路线平面化版图布局，设计了三块隐性掩模光刻版和一块互联导带光刻版。选用Ti/W金属作为隐性掩模材料，采用隔离型隐性掩模法工艺流程。选用Ti/W-Cu-Ti/W-Au作为互联导带。隐性掩模材料、两种方阻电阻、和互联导带均采用高频溅射工艺成膜，采用Al₂O₃陶瓷基片作衬底，试制出的产品体积为35×18.9×5.1＝3373.65mm³。

可以看出，同一平面上集成多方阻电阻后，产品体积较原来只集成一个方阻产品体积缩小了三分之一，效果明显。

产品性能指标符合要求。

主要技术指标为：

①增益＞70dB

②高通截止频率(20±1)KHz

③滤波平坦度≤±0.5dB

④噪声≤60mV

⑤增益控制范围60dB

⑥工作温度-55℃～125℃

附加说明

(一)关于隐性掩模材料的选择

理论上，薄膜混合电路中常用金属材料如Cr、Cu、Ni、Ti/W、Al等都可以用来作为隐性掩模材料，但是考虑到不同材料腐蚀液之间的影响以及与衬底材料工艺兼容性等因素，隐性掩模金属材料要合适择优选择。

根据我们的试验研究，建议陶瓷类衬底上集成Ni-Cr、Cr-Si电阻时选用Cu和Ti/W作为隐性掩模金属为宜，在有机聚合物衬底上(如聚酰亚胺)则应采用Ti/W为好。

(二)关于导带材料的选用

目前，薄膜混合电路中Ni-Cr电阻采用Cr-Au或Ni-Au复合导带，Cr-Si电阻则采用Cr-Cu-Cr-Au或Cr-Cu-Ni-Au复合导带，如果按照传统的电阻导带组合，势必增加工艺的复杂性。为了简化工艺，我们试验研究一种新型复合导带Ti/W-Cu-Ti/W-Au，这种复合导带与Ni-Cr电阻、Cr-Si电阻以及TaN电阻均能匹配，我们建议在集成多方阻电阻时，导带材料统一采用Ti/W-Cu-Ti/W-Au为宜，这样薄膜混合集成电路中常用典型三个方阻电阻都能采用，并使工艺大为简化。