一种抗辐射加固的RRAM灵敏放大器电路的制作方法

阅读：评论：0

一种抗辐射加固的rram灵敏放大器电路
技术领域
1.本技术涉及非易失性存储器电路设计的技术领域，特别是一种抗辐射加固的rram灵敏放大器电路。

背景技术：

2.阻变存储器(rram，resistive random access memory)是一种新型非易失性存储器，其通过外加电场作用改变薄膜阻变介质材料的导电性能，实现电阻值的高低转换。阻变存储器结构简单、工作速度快、功耗低、信息保持稳定，基于非电荷的存储机制使其兼具较强的抗辐射能力，拥有巨大的航天应用前景。
3.尽管如此，阻变存储器仍存在一些需要解决的问题，比如：(1)阻变存储器没有固定的高阻态(hrs,high resistance state)和低阻态(lrs,low resistance state)，hrs和lrs均存在一定范围的工艺波动，即hrsmin≤hrs≤hrsmax，lrsmin≤lrs≤lrsmax，且hrsmin/lrsmax比值不固定，(hrsmin+lrsmax)/2中心值也不固定，读取窗口难以确定；(2)尽管由阻变材料形成的器件具有一定的天然抗辐射能力，但存储阵列的选通管和外围电路等cmos工艺器件在空间辐射环境下仍然面临可靠性风险，如单粒子扰动、单粒子闩锁和电离总剂量效应等。
4.如何抵御工艺波动和空间辐射对阻变存储器读电路可靠性的影响，实现一种宽负载范围的抗辐射加固灵敏放大器电路，是本领域亟待解决的技术问题。

技术实现要素：

5.本技术提供一种抗辐射加固的单端电流型灵敏放大器电路，目的是克服rram灵敏放大器电路在空间辐射下的可靠性问题，实现单粒子和电离总剂量辐射加固，提升读取可靠性。
6.第一方面，提供了一种阻变存储器灵敏放大器电路，其特征在于，包括线性稳压电路、可调电流镜电路、可调电阻电路、比较器电路、反相器电路、锁存器电路；
7.所述线性稳压电路通过负反馈调节，将存储单元的位线电压稳定在读电压，并在位线上生成读电流作为所述可调电流镜电路的输入；
8.所述可调电流镜电路用于放大所述读电流，输出放大后的电流信号；
9.所述可调电阻电路用于将所述放大后的电流信号转换为电压信号作为所述比较器电路的正向输入；
10.所述比较器电路对正向输入电压和参考电压作差，并放大差值电压，输出比较结果作为所述反相器电路的输入；
11.所述反相器电路对所述比较器电路输出的比较结果进行整形，作为所述锁存器电路的输入；
12.所述锁存器电路将所述反相器电路的输出电压锁存并输出数字信号作为灵敏放大器的输出。
13.结合第一方面，在第一方面的某些实现方式中，所述线性稳压电路包括：运算跨导放大器、功率n型金属氧化物半导体nmos；
14.所述运算跨导放大器的正向输入级接参考电压，所述运算跨导放大器的反向输入级与所述功率nmos的漏极以及存储单元的位线相连，所述运算跨导放大器的输出级与所述功率nmos的栅极相连，所述功率nmos的源极与所述可调电流镜电路的输入级相连，所述运算跨导放大器的反向输入级、输出级与所述功率nmos的栅极、漏极构成反馈环路。
15.结合第一方面，在第一方面的某些实现方式中，所述线性稳压电路还包括调零电阻、密勒电容，所述调零电阻的正极与所述运算跨导放大器的输出极相连，所述调零电阻的负极与密勒电容的正极相连，所述密勒电容的负极与所述运算跨导放大器的反向输入级。
16.结合第一方面，在第一方面的某些实现方式中，所述反馈环路与地或电源负极vss相连。
17.结合第一方面，在第一方面的某些实现方式中，所述线性稳压电路还包括接地电阻，所述接地电阻电连接在所述反馈环路与vss之间。
18.结合第一方面，在第一方面的某些实现方式中，所述线性稳压电路还包括限幅二极管，所述限幅二极管电连接在所述反馈环路与vss之间。
19.结合第一方面，在第一方面的某些实现方式中，所述可调电流镜电路包括m+个同尺寸的p型金属氧化物半导体pmos，每个pmos的源极都与地或电源负极相连，所述m+个同尺寸的pmos包括参考pmos和m个镜像pmos，所述参考pmos的栅极、漏极和所述m个镜像pmos的栅极相连作为可调电流镜电路的输入级，所述m个镜像pmos的漏极作为可调电流镜电路的输出级，与所述可调电阻电路的正极、所述比较器电路的正向输入级相连。
20.结合第一方面，在第一方面的某些实现方式中，所述可调电阻电路包括n个串联的电阻r
ref
，每个电阻的阻值相同，其中第一个电阻的负极与vss相连，第n个电阻的正极与所述可调电流镜电路的输出级、所述比较器电路的正向输入级相连。
21.结合第一方面，在第一方面的某些实现方式中，mn*v
read
/((hrsmin+lrsmax)/)*r
ref
＝v
com
，v
com
为参考电压，v
read
为在读电压，hrsmin为最小高阻态电阻，lrsmax为最大低阻态电阻。
22.结合第一方面，在第一方面的某些实现方式中，所述比较器电路的正向输入级与所述可调电流镜电路的输出级、所述可调电阻电路的正极相连，所述比较器电路的反向输入级接参考电压，所述比较器电路的输出级与所述反相器电路的输入级相连。
23.结合第一方面，在第一方面的某些实现方式中，所述反相器电路包括两个顺序连接的反相器，其中第一个反相器的输入级与所述比较器电路的输出级相连，所述第一个反相器的输出级与第二个反相器的输入级相连，所述第二个反相器的输出级与所述锁存器电路的输入级相连。
24.结合第一方面，在第一方面的某些实现方式中，所述锁存器电路包括四个同尺寸的pmos和四个同尺寸的nmos，其中pmos的源极接电源电压，nmos的源极接地或电源负极，pmos的栅极与pmos的漏极、nmos的漏极、nmos的栅极、pmos的漏极、nmos的漏极、pmos的栅极、nmos的栅极相连，并作为灵敏放大器输出，nmos的栅极与pmos的漏极、nmos的漏极、pmos的栅极、pmos的漏极、nmos的漏极、pmos的栅极、nmos的栅极、反相器电路的输出级相连。
25.结合第一方面，在第一方面的某些实现方式中，所述电路设置于基体上，所述基体
采用抗辐射加固版图，所述抗辐射加固版图包括环形栅和独立的阱接触加固结构。
26.本发明与现有技术相比的优点在于：
27.(1)本发明提供的可调电流镜电路和可调电阻电路，通过合理设计，读取窗口可在全负载范围内调整。
28.(2)本发明使用线性稳压电路向位线提供持续稳定的预充电，负载可读范围大，在连续地址切换时仍能保证较高的读取速度。
29.(3)本发明在线性稳压电路中添加限幅二极管，当存储单元受到单粒子扰动时，位线不会因过充电而导致存储单元误写，读操作可靠性高。
30.(4)本发明使用的双互锁结构，使灵敏放大器输出信号具有较强的抗单粒子翻转能力。
31.(5)本发明采用环形栅和独立保护环的抗辐射加固版图结构，较好地避免了由电离总剂量和单粒子辐射带来的器件源漏漏电和闩锁问题。
附图说明
32.图1为本发明的电路结构原理图；
33.图2为本发明的抗辐射加固版图结构示意图。
具体实施方式
34.下面结合附图和具体实施例对本技术作进一步详细的描述。
35.如图1所示，本发明提供一种抗辐射加固的rram灵敏放大器电路结构，包括线性稳压电路11、可调电流镜电路12、可调电阻电路13、比较器电路14、反相器电路15和锁存器电路16。
36.线性稳压电路11通过负反馈调节，将存储单元即负载的位线电压稳定在读电压v
read
，并在位线上生成读电流i
cell
作为可调电流镜电路12的输入。
37.具体地，线性稳压电路11可以包括运算跨导放大器111、功率n型金属氧化物半导体nmos116、调零电阻114、密勒电容115、接地电阻112和限幅二极管113。运算跨导放大器111的正向输入级与在读电压v
read
电连接。运算跨导放大器111的反向输入级与功率nmos116的漏极、存储单元(即负载的位线)电连接。运算跨导放大器111的输出级与功率nmos116的栅极电连接。功率nmos116的源极与可调电流镜电路12的输入级电连接。
38.如图1所示，运算跨导放大器111的输出级、功率nmos116的栅极、功率nmos116的漏极、运算跨导放大器111的反向输入级可以构成反馈环路117。跨导运算放大器111将位线电压与v
read
电压作差，并放大差值电压，输出结果到功率nmos116的栅极，功率nmos116在栅极电压的控制下向存储单元位线提供输出电压，并将此输出电压反馈至运算跨导放大器111的反向输入端。
39.在本技术提供的一些实施例中，在功率nmos116的栅极控制端和漏极输出端之间可以设置有密勒电容115和调零电阻114。调零电阻114的一端可以与运算跨导放大器111的输出级(或功率nmos116的栅极)相连，调零电阻114的另一端可以与密勒电容115的正极相连。密勒电容115的负极可以与运算跨导放大器111的反向输入级(或功率nmos116的漏极)相连。在功率nmos116的栅极控制端和漏极输出端之间添加密勒电容115和调零电阻114，补
偿反馈环路117在全负载范围的相位裕度，增加负载可读范围，有效抵御工艺波动。
40.在本技术提供的一些实施例中，反馈环路117接地(或电源负极)，用于建立反馈环路117到地(或电源负极)的直流通路，向反馈环路117提供初始工作点位。
41.反馈环路117与地(或电源负极)之间可以设置有接地电阻112，也就是说，接地电阻112电连接在运算跨导放大器111的反向输入级(或功率nmos116的漏极)和地(或电源负极)之间。接地电阻112阻值远大于存储单元高阻态的最大阻值，对存储单元本身的阻值读取影响微弱，并且漏电控制在纳安培级别。当存储单元受到单粒子扰动时，位线与地(或电源负极)之间形成导电通路，位线电压被瞬间拉低，此时反馈环路117动态调整，运算跨导放大器111的输出端即功率nmos116的栅端电压升高，流经功率nmos116的电流增加，位线被充电至电压恢复扰动前水平。
42.在本技术提供的一些实施例中，为防止上述过程中位线电压过充造成误写，反馈环路117与地(或电源负极)之间可以设置限幅二极管113，限幅二极管113可以与接地电阻112并联。限幅二极管113的正极可以与运算跨导放大器111的反向输入级(或功率nmos116的漏极)相连。限幅二极管113的负极可以与地(或电源负极)相连。由此可以使位线电压最高不超过限幅二极管113的正向导通电压，提高读操作的可靠性。同时，使用线性稳压电路11向位线提供持续稳定的预充电，在连续地址切换时仍能保证较高的读取速度。
43.可调电流镜电路12用于放大读电流i
cell
，通过开关调节镜像晶体管122的倍数m，输出放大后的电流m*i
cell
。
44.具体地，可调电流镜电路12包括m+1个同尺寸的p型金属氧化物半导体(pmos)，每个pmos的源极都与电源电压vdd相连，其中参考pmos121的栅极、漏极和m个镜像pmos122的栅极相连，作为可调电流镜电路12的输入级，m个镜像pmos122的漏极作为可调电流镜电路12的输出级，与可调电阻电路13的正极、比较器电路14的正向输入级相连。
45.可调电阻电路13包括n个串联的电阻r
ref
，每个电阻的阻值相同，其中第电阻的负极与地或电源负极相连，第n个电阻的正极与可调电流镜电路12的输出级、比较器电路14的正向输入级相连。
46.可调电阻电路13用于将电流信号m*i
cell
转换为电压信号，通过开关调节串联电阻r
ref
的倍数n，在可调电流镜电路12的输出端生成电压v
amp
＝mn*i
cell
*r
ref
作为比较器电路14的正向输入。
47.通过设计m与n的值，使mn*v
read
/((hrsmin+lrsmax)/2)*r
ref
＝v
com
，读取窗口中心值(hrsmin+lrsmax)/2可在全负载范围内波动。
48.比较器电路14对正向输入电压v
amp
和参考电压v
com
作差，并放大差值电压，输出比较结果作为反相器电路15的输入。
49.比较器电路14的正向输入级与可调电流镜电路12的输出级、可调电阻电路13的正极相连，反向输入级接参考电压v
com
，输出级与反相器电路15的输入级相连。
50.反相器电路15将比较器电路14的输出电压经过两级反相器151、152整形为数字电压信号d，作为锁存器电路16的输入信号。
51.反相器电路15包括两个顺序连接的反相器151、152，其中第反相器151的输入级与比较器电路14的输出级相连，第反相器151的输出级与第二个反相器152的输入级相连，第二个反相器152的输出级与锁存器电路16的输入级相连。
52.锁存器电路16包括四个同尺寸的pmos161、pmos163、pmos165、pmos167和四个同尺寸的nmos162、nmos164、nmos166、nmos168。其中pmos161、pmos163、pmos165、pmos167的源极接vdd，nmos162、nmos164、nmos166、nmos168的源极接vss。pmos161的栅极与pmos167的漏极、nmos168的漏极、nmos166的栅极、pmos163的漏极、nmos164的漏极、pmos165的栅极、nmos162的栅极相连，并作为灵敏放大器输出。nmos168的栅极与pmos161的漏极、nmos162的漏极、pmos163的栅极、pmos165的漏极、nmos166的漏极、pmos167的栅极、nmos164的栅极、反相器电路15的输出级相连。
53.锁存器电路16将反相器电路15的输出信号d锁存，并输出数字信号q作为灵敏放大器的输出。锁存器电路16采用双互锁结构，当其中任意一组反相器161、162或163、164或165、165或167、168的输出节点出现单粒子翻转时，其余三组反相器存储的数据并不会发生改变，翻转后的数据由于无法锁存，一段时间后将恢复至原来状态。
54.如图2所示，本发明提供一种基体，基体采用抗辐射加固版图结构22。抗辐射加固版图结构22包括环形栅221和独立的阱接触222加固结构。抗辐射加固版图结构22将传统的直栅211改为环形栅221，隔绝器件的源极与漏极，消除由总剂量辐射导致的源漏漏电，为电流型灵敏放大器电路提供精确的读电流和放大电流。另外在每个器件的四周都添加阱接触保护222，相比于单一的保护环结构212，抗单粒子扰动和闩锁能力均得到增强。
55.本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此，本发明的保护范围应当以本发明权利要求所界定的范围为准。

技术特征：

1.一种阻变存储器灵敏放大器电路，其特征在于，包括线性稳压电路(11)、可调电流镜电路(12)、可调电阻电路(13)、比较器电路(14)、反相器电路(15)、锁存器电路(16)；所述线性稳压电路(11)通过负反馈调节，将存储单元的位线电压稳定在读电压，并在位线上生成读电流作为所述可调电流镜电路(12)的输入；所述可调电流镜电路(12)用于放大所述读电流，输出放大后的电流信号；所述可调电阻电路(13)用于将所述放大后的电流信号转换为电压信号作为所述比较器电路(14)的正向输入；所述比较器电路(14)对正向输入电压和参考电压作差，并放大差值电压，输出比较结果作为所述反相器电路(15)的输入；所述反相器电路(15)对所述比较器电路(14)输出的比较结果进行整形，作为所述锁存器电路(16)的输入；所述锁存器电路(16)将所述反相器电路(15)的输出电压锁存并输出数字信号作为灵敏放大器的输出。2.根据权利要求1所述的电路，其特征在于，所述线性稳压电路(11)包括：运算跨导放大器(111)、功率n型金属氧化物半导体nmos(116)；所述运算跨导放大器(111)的正向输入级接参考电压，所述运算跨导放大器(111)的反向输入级与所述功率nmos(116)的漏极以及存储单元的位线相连，所述运算跨导放大器(111)的输出级与所述功率nmos(116)的栅极相连，所述功率nmos(116)的源极与所述可调电流镜电路(12)的输入级相连，所述运算跨导放大器(111)的反向输入级、输出级与所述功率nmos(116)的栅极、漏极构成反馈环路(117)。3.根据权利要求2所述的电路，其特征在于，所述线性稳压电路(11)还包括调零电阻(114)、密勒电容(115)，所述调零电阻(114)的正极与所述运算跨导放大器(111)的输出极相连，所述调零电阻(114)的负极与密勒电容(115)的正极相连，所述密勒电容(115)的负极与所述运算跨导放大器(111)的反向输入级。4.根据权利要求2或3所述的电路，其特征在于，所述反馈环路(117)与地或电源负极vss相连。5.根据权利要求4所述的电路，其特征在于，所述线性稳压电路(11)还包括接地电阻(112)，所述接地电阻(112)电连接在所述反馈环路(117)与vss之间。6.根据权利要求4所述的电路，其特征在于，所述线性稳压电路(11)还包括限幅二极管(113)，所述限幅二极管(113)电连接在所述反馈环路(117)与vss之间。7.根据权利要求1所述的电路，其特征在于，所述可调电流镜电路(12)包括m+1个同尺寸的p型金属氧化物半导体pmos，每个pmos的源极都与地或电源负极相连，所述m+1个同尺寸的pmos包括参考pmos(121)和m个镜像pmos(122)，所述参考pmos(121)的栅极、漏极和所述m个镜像pmos(122)的栅极相连作为可调电流镜电路(12)的输入级，所述m个镜像pmos(122)的漏极作为可调电流镜电路(12)的输出级，与所述可调电阻电路(13)的正极、所述比较器电路(14)的正向输入级相连。8.根据权利要求7所述的电路，其特征在于，所述可调电阻电路(13)包括n个串联的电阻r
ref
，每个电阻的阻值相同，其中第一个电阻的负极与vss相连，第n个电阻的正极与所述可调电流镜电路(12)的输出级、所述比较器电路(14)的正向输入级相连。
9.根据权利要求8所述的电路，其特征在于，mn*v
read
/((hrsmin+lrsmax)/2)*r
ref
＝v
com
，v
com
为参考电压，v
read
为在读电压，hrsmin为最小高阻态电阻，lrsmax为最大低阻态电阻。10.根据权利要求1所述的电路，其特征在于，所述比较器电路(14)的正向输入级与所述可调电流镜电路(12)的输出级、所述可调电阻电路(13)的正极相连，所述比较器电路(14)的反向输入级接参考电压，所述比较器电路(14)的输出级与所述反相器电路(15)的输入级相连。11.根据权利要求1所述的电路，其特征在于，所述反相器电路(15)包括两个顺序连接的反相器(151、152)，其中第一个反相器(151)的输入级与所述比较器电路(14)的输出级相连，所述第一个反相器(151)的输出级与第二个反相器(152)的输入级相连，所述第二个反相器(152)的输出级与所述锁存器电路(16)的输入级相连。12.根据权利要求1所述的电路，其特征在于，所述锁存器电路(16)包括四个同尺寸的pmos(161、163、165、167)和四个同尺寸的nmos(162、164、166、168)，其中pmos(161、163、165、167)的源极接电源电压，nmos(162、164、166、168)的源极接地或电源负极，pmos(161)的栅极与pmos(167)的漏极、nmos(168)的漏极、nmos(166)的栅极、pmos(163)的漏极、nmos(164)的漏极、pmos(165)的栅极、nmos(162)的栅极相连，并作为灵敏放大器输出，nmos(168)的栅极与pmos(161)的漏极、nmos(162)的漏极、pmos(163)的栅极、pmos(165)的漏极、nmos(166)的漏极、pmos(167)的栅极、nmos(164)的栅极、反相器电路(15)的输出级相连。13.根据权利要求1所述的电路，其特征在于，所述电路设置于基体上，所述基体采用抗辐射加固版图(22)，所述抗辐射加固版图(22)包括环形栅(221)和独立的阱接触(222)加固结构。

技术总结

本发明公开了一种抗辐射加固的RRAM灵敏放大器电路，包括线性稳压电路、可调电流镜电路、可调电阻电路、比较器电路、反相器电路、锁存器电路和抗辐射加固版图结构。所述线性稳压电路向存储单元位线提供稳定的读电压，并添加限幅二极管对位线电压进行限幅；所述可调电流镜电路用于调整读电流的放大倍数；所述可调电阻电路用于电流电压转换，并调整放大电压倍数；所述锁存器电路对输入电压进行锁存并输出最终数字信号；所述抗辐射加固版图结构采用环形栅和加固的保护环。本发明设计的RRAM灵敏放大器电路负载范围大，读取速度快，具有很强的抗单粒子、总剂量辐射能力，版图布局易实现。版图布局易实现。版图布局易实现。