AC耦合工作循环校正的制作方法

阅读：评论：0

ac耦合工作循环校正
技术领域
1.本公开的实施例大体上涉及电子系统，且更确切地说涉及ac耦合工作循环校正。

背景技术：

2.存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可以例如是非易失性存储器装置和易失性存储器装置。一般来说，主机系统可以利用存储器子系统在存储器装置处存储数据以及从存储器装置检索数据。存储器子系统可使用工作循环来操作存储器装置。

技术实现要素：

3.在一个方面中，本公开涉及一种用于工作循环校正的方法，所述方法包括：将信号输入到工作循环校正电路；经由工作循环校正电路的交流电耦合(ac耦合)组件传递所述信号；经由反馈电路传递所述信号，其中所述反馈电路包括多个电阻器；输出包含具有特定量的工作循环畸变的经校正工作循环的信号。
4.在另一方面中，本公开涉及一种工作循环校正电路，所述工作循环校正电路包括：交流电耦合(ac耦合)组件；直流电(dc)组件，其耦合到ac耦合组件，其中所述dc组件包括开关以激活ac耦合组件；其中：所述ac耦合组件被配置成接收输入信号；以及致使与所述输入信号相关联的工作循环的校正，从而将工作循环的畸变减小特定量。
5.在另一方面中，本公开涉及一种工作循环校正系统，所述工作循环校正系统包括：存储器子系统，其包括存储器阵列和工作循环校正电路；以及处理装置，其耦合到存储器子系统，所述处理装置执行包括以下的操作：将信号输入到工作循环校正电路，其中所述输入信号包含第一量的工作循环畸变；对输出信号执行工作循环校正，其中使用被配置成改变输入信号的工作循环的交流电耦合(ac耦合)组件执行所述工作循环校正；输出来自输入信号的校正的信号，其中所述输出信号包含第二量的工作循环畸变；其中所述第一量大于所述第二量。
附图说明
6.根据下文给出的详细描述和本公开的各个实施例的附图，将更充分地理解本公开。
7.图1示出根据本公开的一些实施例包含ac耦合工作循环校正组件的实例计算系统。
8.图2示出根据本公开的一些实施例的实例ac耦合工作循环校正电路和额外电路系统。
9.图3示出根据本公开的一些实施例的实例ac耦合工作循环校正电路和额外电路系统。
10.图4是根据本公开的一些实施例的对应于用于ac耦合工作循环校正的方法的流程
图。
11.图5是根据本公开的一些实施例的对应于用于ac耦合工作循环校正的方法的流程图。
12.图6是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
13.本公开的方面是针对一种交流电耦合(ac耦合)工作循环校正，特定来说针对包含用于校正存储器子系统的工作循环的畸变的存储器子系统ac耦合工作循环校正组件的存储器子系统。存储器子系统可以是存储系统、存储装置、存储器模块或其组合。存储器子系统的实例为例如固态驱动器(ssd)等存储系统。下文结合图1(以及其它)描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如，存储数据的存储器装置)的存储器子系统。主机系统可提供待存储在存储器子系统处的数据，且可请求待从存储器子系统检索的数据。
14.在存储器子系统的操作期间，存储器子系统的数字电路可使用时钟信号来操作。需要时钟信号来操作的一种类型的电路为存储器，例如动态随机存取存储器(dram)、同步动态随机存取存储器(sdram)和双数据速率同步动态随机存取存储器(ddr-sdram)。对于在高频率下操作的存储器电路，可能需要具有尽可能接近50％的工作循环的时钟信号，使得存储器具有时钟信号的逻辑高部分和逻辑低部分两者上大致等量的时间用于传递数据。50％的工作循环可允许最大时间量来锁存存储器电路中的上升沿数据和下降沿数据两者。
15.工作循环可具有工作循环畸变，其为工作循环的中间阈值的50％水平下上升沿和下降沿之间的时间间隔的量度。工作循环畸变可由于“1”具有与“0”不同的持续时间而导致。此外，工作循环畸变可以是一种类型的确定性抖动，其中时钟循环生成不等于负脉冲的正脉冲。这些工作循环畸变可能影响存储器操作并且还影响数据的准确性。确切地说，高速信号性能可能对信号工作循环畸变敏感。
16.已经尝试一些先前方法来使用基于直流电(dc)的设计直接改变时钟缓冲器的上拉或下拉。此设计不能减小到dcd组件的输入。此外，与工作循环畸变校正相关联的步长可能不是线性的，且工作循环畸变校正可能已随上拉/下拉驱动强度调整而缩放。此先前方法还可能对电源和/或温度变化较敏感。举例来说，此可归因于随电源和/或温度而变的上拉/下拉驱动强度的不稳定。
17.在本文中所描述的各种实施例中，交流电(ac)耦合工作循环校正可减小到dcd组件的输入，这减少了校正组合的输入和下游dcd组件所需的工作量。此外，本公开的方面以如下方式解决以上和其它缺陷。作为实例，ac耦合输出处的dc偏压调整可允许较线性且较精细的步长校正。并且，ac耦合输入处的可调谐的驱动强度可允许针对不同数据速率调整工作循环校正范围。此外，如下文所描述，在工作循环校正起始时，dc耦合开关可实现缩短的稳定时间，且使本文中所描述的电路的启动期间的初始电压过冲或下冲最小化。作为实例，因为开关的闭合位置迫使在开关的断开位置之前的初始条件中跨电容器的电压为零电压，所以反相器处的输入电压仅具有归因于用于校正dcd输出的所需恰当电平的dc偏压误差。这可缩短使电路稳定所需的时间。
18.图1示出根据本公开的一些实施例包含工作循环校正组件113的实例计算系统
100。计算系统100包含存储器子系统110，其可包含介质，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此些的组合。
19.存储器子系统110可为存储装置、存储器模块，或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(ssd)、快闪驱动器、通用串行总线(usb)快闪驱动器、嵌入式多媒体控制器(emmc)驱动器、通用快闪存储(ufs)驱动器、安全数字(sd)卡，以及硬盘驱动器(hdd)。存储器模块的实例包含双列直插式存储器模块(dimm)、小外形dimm(so-dimm)，和各种类型的非易失性双列直插式存储器模块(nvdimm)。
20.计算系统100可以是计算装置，例如台式计算机、膝上型计算机、服务器、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、具有物联网(iot)功能的装置、嵌入式计算机(例如，交通工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。
21.计算系统100可包括耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1示出耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到
……”
或“与
……
耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，不具有中间组件)，无论有线或无线，包含例如电连接、光学连接、磁连接等连接。
22.主机系统120可包含处理器芯片组以及由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如，ssd控制器)，和存储协议控制器(例如，pcie控制器、sata控制器)。主机系统120使用存储器子系统110以例如将数据写入到存储器子系统110和从存储器子系统110读取数据。
23.主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含(但不限于)串行高级技术附件(sata)接口、外围组件互连高速(pcie)接口、通用串行总线(usb)接口、光纤通道、串行附接scsi(sas)、小型计算机系统接口(scsi)、双数据速率(ddr)存储器总线、双列直插式存储器模块(dimm)接口(例如，支持双数据速率(ddr)的dimm套接接口)、开放nand快闪接口(onfi)、双数据速率(ddr)、低功率双数据速率(lpddr)，或任何其它接口。物理主机接口可用以在主机系统120与存储器子系统110之间发射数据。当存储器子系统110通过pcie接口与主机系统120耦合时，主机系统120可以进一步利用nvm高速(nvm express，nvme)接口来访问组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号的接口。图1示出存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个单独的通信连接和/或通信连接的组合来访问多个存储器子系统。
24.存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是(但不限于)随机存取存储器(ram)，例如动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)。
25.非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(nand)型快闪存储器及就地写入存储器，例如三维交叉点(“3d交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外，与许多基于快闪的存储器对比，交叉点非易失性
存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。nand型快闪存储器包含(例如)二维nand(2dnand)和三维nand(3d nand)。
26.存储器装置130、140中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(slc)，可存储每单元一个位。其它类型的存储器单元，例如多层级单元(mlc)、三层级单元(tlc)、四层级单元(qlc)和五层级单元(plc)可存储每单元多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如slc、mlc、tlc、qlc，或这些的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的slc部分以及mlc部分、tlc部分、qlc部分或plc部分。存储器装置130的存储器单元可分组为可以指代用于存储数据的存储器装置的逻辑单元的页。对于一些类型的存储器(例如，nand)，页可被分组以形成块。
27.尽管描述了例如非易失性存储器单元的三维交叉点阵列及nand型快闪存储器(例如，2d nand、3d nand)等非易失性存储器组件，但存储器装置130可基于任何其它类型的非易失性存储器或存储装置，例如只读存储器(rom)、相变存储器(pcm)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(fetram)、铁电随机存取存储器(feram)、磁随机存取存储器(mram)、自旋转移力矩(stt)-mram、导电桥接ram(cbram)、电阻性随机存取存储器(rram)、基于氧化物的rram(oxram)、或非(nor)快闪存储器和电可擦除可编程只读存储器(eeprom)。
28.存储器子系统控制器115(或为简单起见，控制器115)可与存储器装置130通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据，和其它此类操作。存储器子系统控制器115可包含例如一或多个集成电路和/或离散组件、缓冲存储器或其组合等硬件。硬件可包含具有用以执行本文中所描述的操作的专用(即，硬译码)逻辑的数字电路系统。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)，或其它合适的处理器。
29.存储器子系统控制器115可包含处理器117(例如，处理装置)，其被配置成执行存储在本地存储器119中的指令。在所示出的实例中，存储器子系统控制器115的本地存储器119包含嵌入式存储器，其被配置成存储用于执行控制存储器子系统110的操作(包含处理存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流和例程的指令。
30.在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(rom)。虽然图1中的实例存储器子系统110已示出为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，而是可依赖于外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。
31.一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令以实现对存储器装置130和/或存储器装置140的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ecc)操作、加密操作、高速缓存操作，以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(lba)、名字空间)和物理地址(例如，物理块地址、物理介质位置等)之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主
机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换成命令指令以存取存储器装置130和/或存储器装置140，以及将与存储器装置130和/或存储器装置140相关联的响应转换成用于主机系统120的信息。
32.存储器子系统110还可包含未示出的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲器(例如，dram)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可从存储器子系统控制器115接收地址，且解码所述地址以存取存储器装置130和/或存储器装置140。
33.在一些实施例中，存储器装置130包含与存储器子系统控制器115结合操作以在存储器装置130的一或多个存储器单元上执行操作的本地介质控制器135。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，执行存储器装置130上的介质管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，其是与本地控制器(例如，本地控制器135)组合以在同一存储器装置封装内进行介质管理的原始存储器装置。受管理存储器装置的实例是受管理nand(mnand)装置。
34.存储器子系统110可包含工作循环校正(“dcc”)组件113。尽管图1中为了不使图式模糊不清而未图示，但dcc组件113可包含各种电路系统，例如工作循环校正电路，以便于将信号输入到工作循环校正组件，经由工作循环校正组件的ac耦合组件传递信号，经由反馈电路传递信号，以及输出包含具有特定量的工作循环畸变的经校正工作循环的信号。在一些实施例中，且如图2-3中所示出，此ac耦合组件可以是电容器。在一些实施例中，dcc组件113可包含呈asic、fpga、状态机和/或其它逻辑电路系统的形式的专用电路系统，其可允许dcc组件113编排和/或执行操作以选择性地执行存储器装置130和/或存储器装置140的工作循环的校正。
35.在一些实施例中，存储器子系统控制器115包含dcc组件113的至少一部分。举例来说，存储器子系统控制器115可包含处理器117(处理装置)，其被配置成执行存储在本地存储器119中以用于执行本文中所描述的操作的指令。在一些实施例中，dcc组件113是主机系统110、应用或操作系统的一部分。
36.在非限制性实例中，设备(例如，计算系统100)可包含存储器子系统dcc组件113。存储器子系统dcc组件113可驻留在存储器子系统110上。如本文中所使用，术语“驻留于
……
上”是指某物物理上位于特定组件上。举例来说，存储器子系统dcc组件113“驻留在存储器子系统110上”是指包含存储器子系统dcc组件113的硬件电路系统物理上位于存储器子系统110上的情形。术语“驻留于
……
上”可在本文中与例如“部署在
……
上”或“位于
……
上”等其它术语互换使用。
37.存储器子系统dcc组件113可被配置成从主机和/或存储器子系统110外部的另一装置接收信号。所述信号可响应于dcc组件处于闭合位置而经由dcc组件(例如图2中的dcc组件225和图3中的325)传递。所述信号可响应于dcc组件处于断开位置而经由某一电路传递以绕过dcc组件。在一些实例中，dcc组件可以是一旦接收信号便能够更改所述信号的路径的开关。响应于dcc组件处于断开位置，信号可经由ac耦合组件(例如图2中的ac耦合组件227和图3中的327)传递。在一些实例中，响应于开关处于断开位置，工作循环信号包含初始畸变量。响应于开关处于闭合位置，工作循环信号包含第二畸变量。在一些实例中，第一量小于第二量。在一些实例中，ac耦合组件可以是电容器。
38.在另一非限制性实例中，一种系统(例如，计算系统100)可包含存储器子系统110，其包含被布置成形成存储器单元的可堆叠交叉网格化阵列的存储器组件。处理装置(例如，处理器117和/或本地介质控制器135)可耦合到存储器组件，且可执行包含使用ac耦合组件校正工作循环畸变的操作。举例来说，处理装置可被配置成执行操作，包含执行若干循环操作以便校正工作循环畸变。
39.图2示出根据本公开的一些实施例的实例工作循环校正电路213和额外电路系统。虽然示出为包含图2的所有元件，但工作循环校正电路213的实例不限于此。举例来说，能够执行用于下文描述的工作循环校正的操作的图2的元件的任何部分可被称为工作循环校正电路213。此外，虽然本文提供存储器子系统的实例，但工作循环校正组件的实例可在比此情境更广的系统内使用。在图2所示出的实例中，工作循环校正组件213包括若干反相器(例如，反相缓冲器)223-1、223-2(下文中统称为若干逆变器223)、缓冲器(例如，非反相缓冲器)224，和电压比较器239、若干电阻器234-1、234-2、234-3、234-4、234-5(下文中统称为若干电阻器234)，以及若干可变电阻器211-1和211-2(下文中统称为若干可变电阻器211)。所述若干反相器223可以是若干not逻辑门。电压比较器239可以是具有差分输入及通常单端输出的高增益电子电压放大器，如图2中所示出。在此配置中，非反相缓冲器224可表示信号路径，且其输出(节点222)可以是预期具有尽可能接近50％的信号工作循环的信号点。
40.输入信号221可输入到工作循环校正电路213，且可通过第一反相器223-1。在一个实例中，第一反相器223-1可为反相器。第一反相器223-1可用于调整工作循环校正(由穿过反相器223-1的所示出的箭头指示)的范围。作为实例，改变反相器的输出速率可允许针对给定dc偏压步长改变dcd校正步长。在另一实例中，增加到电容器227中的压摆率可能使信号花费较长时间从由电阻器211和234设定的dc偏压点到达反相器223-2的阈值。此较长转变时间对应于可由给定电阻器梯施加的工作循环校正的范围的增加(即，工作循环校正(以时间为单位)偏移/较慢，可编程压摆率可减小摆动，从而增加分辨率和校正范围)。经由第一反相器223-1传递的信号可在交流电耦合(“ac耦合”)组件227处接收。响应于开关225处于闭合(或接通)位置，信号可绕过ac耦合组件227，且提供跨ac耦合组件227的零电压初始条件。响应于开关225处于断开(或关断)位置，信号可经由ac耦合组件227导引。当启用dcc时，电阻器梯(组件211和234)可对于不含有高频率内容的信号将到223-2的输入拉到中间轨道，此可导致不合需要的瞬态开路(crowbar)条件。绕过ac耦合组件227的功能性对于其中可传递可能不需要工作循环校正的较低频率信号的模式是合乎需要的。此低频率旁路模式可允许ac耦合组件227以及电阻器211和234针对高速信号校正优化。
41.作为实例，高速信号可以指代大于千兆位/秒(gbps)操作速度的速度，除非ac耦合输出中使用的大电容值或偏压中使用的大电阻调整ac耦合输出节点dc偏压。此可归因于使ac耦合输出节点处的信号放电的rc常数。大电阻(r)或大电容(c)可使用较大设计布局面积。作为实例，大电容消耗较多功率。举例来说，10,000欧姆电阻器和100毫微微法拉(ff)电容器可具有1ns＝r x c的rc时间常数。在此实例中。1千兆赫(ghz)时钟可具有1纳秒时钟周期。
42.dcc启用信号237可用于启用工作循环畸变的校正。作为实例，dcc启用信号237可启用开关233的断开和开关225的断开以停用工作循环校正电路213的dc耦合。ac耦合组件227的与输入信号221相对的一侧上的信号可输入到第二反相器223-2。第二反相器223-2的
输出可输入到缓冲器224。从缓冲器224输出的号信对应于工作循环校正电路213的输出信号222。当dcc启用信号未激活时，dc耦合的开关225可闭合且电阻器234-1和234-2可断开，借此停用输出信号222的工作循环校正。从开关225的闭合(或“接通”)到断开(或“关断”)位置的转变提供跨ac耦合组件227的零电压初始条件，这使初始电压条件的过冲或下冲最小化且可提供反相器223-2的输入处所经历的快速电压稳定时间。
43.可通过使用ac耦合组件227、dc组件节点226、若干电阻器234、若干反相器223、若干缓冲器224和状态机231减小(例如，最小化)与输入信号221相关联的工作循环的畸变，从而产生具有工作循环的减小的畸变的信号输出222。可以若干电阻器234和状态机231实现工作循环的所述畸变。状态机231可以是数字工作校正畸变校准状态机。作为实例，状态机231可用于以数字方式校正工作循环的畸变。状态机231的工作循环畸变校正输出232(例如，“dcd校正”)可经由电阻器234-1、234-2和可变电阻器211-1、211-2输入，且为到第一反相器223-2的输入信号，所述输入信号提供第二反相器223-2的输入处的dc电压电平的调整作为用以校正缓冲器224的输出信号处所经历的工作循环畸变的机制。状态机231的数字校准可以指代通过输出232调整可变电阻器211以实现正确的工作循环畸变校正。信号输入221可经由第一反相器223-1(由“dcc范围调整和穿过第一反相器223-1的所示出的箭头指示)基于信号范围调整以提供工作循环校正的灵活性。作为实例，改变反相器的输出速率可允许针对给定dc偏压步长改变dcd校正步长。
44.工作循环校正电路213可包含反馈电路系统，其从电压比较器239接收提供到状态机231的输出信号222和输出信号229。在此实例中，反馈电路系统包含电阻器234-3、234-4、234-5、电容器228-1、228-2、电压比较器239、状态机231、电阻器234-1、234-2，且可变电阻器211-1、211-2可用作反馈机制以调整输出信号222的工作循环并维持工作循环的平稳值。
45.图3示出根据本公开的一些实施例的实例工作循环校正电路313和额外电路系统。虽然示出为包含图3的所有元件，但工作循环校正电路313的实例不限于此。举例来说，能够执行用于下文描述的工作循环校正的操作的图3的元件的任何部分可被称为工作循环校正电路313。在图3所示出的实例中，工作循环校正组件313包括若干反相器323-1、323-2(下文中统称为若干反相器323)、缓冲器324、运放339，以及若干电阻器334-1、334-2、334-3、334-4、334-5(下文中统称为若干电阻器234)。所述若干反相器323可以是若干not逻辑门。举例来说，在此配置中，非反相缓冲器324可表示信号路径，且其输出(节点322)可为预期具有尽可能接近50％的信号工作循环的信号点。
46.输入信号321可输入到工作循环校正电路313，且可通过第一反相器323-1。在一个实例中，第一反相器323-1可为反相器。信号输入321可经由第一反相器323-1(由“dcc范围调整和穿过第一反相器323-1的所示出的箭头指示)基于信号范围调整以提供工作循环校正的灵活性。作为实例，改变反相器的输出速率可允许针对给定dc偏压步长改变dcd校正步长。在另一实例中，增加到电容器227中的压摆率可能使信号花费较长时间从由电阻器211和234设定的dc偏压点到达反相器223-2的阈值。此较长转变时间对应于可由给定电阻器梯施加的工作循环校正的范围的增加(即，工作循环校正(以时间为单位)偏移/较慢，可编程压摆率可减小摆动，从而增加分辨率和校正范围)。经由第一反相器323-1传递的信号可在交流电耦合(“ac耦合”)组件327处接收。响应于开关325处于闭合(或接通)位置，信号可绕过ac耦合组件327，且提供跨ac耦合组件327的零电压初始条件。响应于开关325处于断开
(或关断)位置，信号可经由ac耦合组件327导引。当启用dcc时，电阻器梯(组件324-6和334)可对于不含有高频率内容的信号将到323-2的输入拉到中间轨道，此可导致不合需要的瞬态开路条件。绕过ac耦合组件327的功能性对于其中可能需要传递可能不需要工作循环校正的较低频率信号的模式可能是合乎需要的。此低频率旁路模式可允许ac耦合组件327以及电阻器324-6和334针对高速信号校正优化。
47.dcc启用信号337可用于启用工作循环畸变的校正。作为实例，dcc启用信号337可启用开关333的断开和开关325的断开以停用工作循环校正电路313的dc耦合。工作循环校正启用信号337还可为到运算放大器339的输入，如图3中所示出，其提供第二反相器323-2的输入处的dc电压电平的调整作为用以校正缓冲器324的输出信号处所经历的工作循环畸变的机制。ac耦合组件327的与信号输入321相对的一侧上的信号可输入到第二反相器323-2。第二反相器323-2的输出可输入到缓冲器324。缓冲器324的输出信号可以是信号输出322，其为工作循环校正电路313的总输出。当dcc启用信号未激活时，dc耦合的开关325可闭合且电阻器334-1和334-2可断开，借此关闭输入信号321的工作循环校正。从开关325的闭合(或“接通”)到断开(或“关断”)位置的转变提供跨ac耦合组件327的零电压初始条件，这使初始电压条件的过冲或下冲最小化且提供反相器323-2的输入处所经历的快速电压稳定时间。
48.可通过使用ac耦合组件327、dc组件节点326、若干电阻器334、若干反相器323和若干缓冲器324使与输入信号321相关联的工作循环的畸变最小化，从而产生具有工作循环的减小的畸变的信号输出322。作为实例，图3的工作循环校正可基于模拟校准。也就是说，与作为基于数字的工作循环校准的图2的工作循环校正相比，图3的工作循环校准为模拟校准。经过运算放大器(例如，“运放”)339的信号可经由电阻器334-6输入，然后输入到ac耦合组件327的恰当侧。来自缓冲器324-2的输出也可耦合到dc组件节点326。
49.工作循环校正范围调整338可用于基于信号范围调整经过第一反相器323-1的信号输入以提供工作循环校正的灵活性。作为实例，改变反相器输出压摆率允许针对给定dc偏压步长改变dcd校正步长。包含电阻器334-3、334-4、334-5、电容器328-1、328-2、缓冲器324-2和电阻器334-1、334-2的工作循环校正电路313的上部部分可用作反馈机制以调整输出信号322的工作循环并维持工作循环的平稳值。
50.图4是根据本公开的一些实施例的用于工作循环校正的方法的流程图441。流程图441可由处理逻辑执行，所述处理逻辑可包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，流程图451由图1的dcc组件113执行。虽然以特定序列或次序展示，但是除非另有指定，否则可修改过程的次序。因此，应理解，所说明的实施例仅为实例，且所说明的过程可以不同次序执行，且一些过程可并行地执行。另外，可以在各种实施例中省略一或多个过程。因此，并非在每个实施例中需要所有的过程。其它过程流程是可能的。
51.在操作442处，可在工作循环校正组件(例如分别在图1-3中描述的工作循环校正组件113、213或313)处接收信号。在操作443处，可确定所接收信号是否为高频率。响应于所接收信号不是高频率，在操作444处，可闭合dc耦合开关且可停用dcc校正。在闭合dc耦合开关和停用dcc校正之后，在操作445处，可将未经校正信号作为输出信号(例如图2/3中的输出信号222/322)发送。响应于所接收信号为高频率，可使dc耦合开关断开。在框447处，响应
于dc耦合开关断开，可校正工作循环畸变。此外，在框448处，可将经校正信号作为输出信号发送。
52.图5是根据本公开的一些实施例的对应于用于工作循环校正的方法的流程图550。流程图550可由处理逻辑执行，所述处理逻辑可包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，流程图550分别由图1-3的dcc组件113、213或313执行。虽然以特定序列或次序展示，但是除非另有指定，否则可修改过程的次序。因此，应理解，所说明的实施例仅为实例，且所说明的过程可以不同次序执行，且一些过程可并行地执行。另外，可以在各种实施例中省略一或多个过程。因此，并非在每个实施例中需要所有的过程。其它过程流程是可能的。
53.在操作551处，可将输入信号输入到工作循环校正电路。在一些实例中，工作循环校正电路包含状态机。在框552处，可经由工作循环校正组件的交流电耦合(ac耦合)组件传递输入信号。在一些实例中，ac耦合组件可包含电容器。可通过断开直流电(dc)组件的开关来经由ac耦合组件传递输入信号。
54.在操作553处，可经由反馈电路感测信号。反馈电路可包含电阻器。在一些实例中，输入信号可通过经由状态机输入而以数字方式校准(例如，如上文与图2相关联所描述)。来自状态机的输出可为输入信号的工作循环经校正部分。在一些实例中，工作循环校正电路经由模拟校准电路校准输入信号(例如，如上文与图3相关联所描述)。在框554处，可将包含具有特定量的工作循环畸变的经校正工作循环的信号输出为输出信号。
55.在一些实例中，所述方法可包含工作循环校正电路基于特定数据速率调整工作循环校正。所述方法可进一步包含工作循环校正电路通过调整ac耦合组件的输出处的dc偏压来调整工作循环校正电路。在一些实例中，所述方法可进一步包含使用dc组件的开关使输入信号的校准的激活期间的初始电压过冲最小化。在一些实例中，可通过将dc组件的开关置于断开位置来执行校准的激活。在一些实例中，来自输入信号的校准的输出信号中的畸变量不受温度的改变影响。
56.图6是本公开的实施例可在其中操作的实例计算机系统600的框图。举例来说，图6示出计算机系统600的实例机器。在一些实施例中，计算机系统600可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统以执行对应于图1的dcc组件113的操作)。在替代实施例中，机器可连接(例如，联网)到lan、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础架构或环境中的服务器或客户端机器在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。
57.所述机器可为个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(循序或以其它方式)指定待由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述机器个别地或联合地执行指令的集合(或多个集合)以执行本文中所论述的方法中的任何一或多种。
58.实例计算机系统600包含处理装置602、主存储器604(例如，只读存储器(rom)、快
闪存储器、例如同步dram(sdram)或rambus dram(rdram)等动态随机存取存储器(dram))、静态存储器606(例如，快闪存储器、静态随机存取存储器(sram)等)，以及数据存储系统618，其经由总线630彼此通信。
59.处理装置602表示一或多个通用处理装置，例如微处理器、中央处理单元等。更确切地说，处理装置可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置602也可为一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置602被配置成执行用于执行可与使用本文所论述的硬件相关联的操作的指令626。计算机系统600可以进一步包含网络接口装置608以在网络620上通信。
60.数据存储系统618可包含机器可读存储介质624(也被称为计算机可读介质)，在上面存储用以执行与使用本文中所描述的硬件相关联的操作的指令626或软件的一或多个集合。指令626还可在其由计算机系统600执行期间完全或至少部分地驻留在主存储器604内和/或处理装置602内，主存储器604和处理装置602也构成机器可读存储介质。机器可读存储介质624、数据存储系统618和/或主存储器604可对应于图1的存储器子系统110。
61.在一个实施例中，指令626包含用以实施功能性的指令，所述功能性对应于执行可包含使用dcc组件(例如，图1的dcc组件113)的操作。虽然机器可读存储介质624在实例实施例中展示为单个介质，但术语“机器可读存储介质”应被认为包含存储所述一或多个指令集的单个介质或多个介质。术语“机器可读存储介质”还应解释为包含能够存储或编码供机器执行且致使机器执行与使用本公开的方法中的任何一或多种的硬件相关联的操作的指令集的任何介质。术语“机器可读存储介质”应相应地被理解为包含(但不限于)固态存储器、光学介质和磁性介质。
62.已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。算法在这里并且通常被认为是引起所要结果的操作的自洽序列。操作为要求对物理量进行物理操纵的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操纵的电或磁信号的形式。主要出于常见使用的原因，有时将这些信号称为位、值、要素、符号、字符、项、数字等已证实是方便的。
63.然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅是应用于这些量的方便的标签。本公开可涉及将计算机系统的寄存器和存储器内的表示为物理(电子)量的数据操纵和变换为计算机系统存储器或寄存器或其它此类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
64.本公开还涉及用于执行本文中的操作的设备。此设备可以出于既定目的而专门构造，或其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可存储在计算机可读存储介质中，例如(但不限于)任何类型的盘(包含软盘、光盘、cd-rom和磁光盘)、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡，或适合于存储电子指令的任何类型的介质，它们各自耦合到计算机系统总线。
65.本文中呈现的算法和显示并不与任何特定计算机或其它设备在本质上相关。各种通用系统可根据本文中的教示与程序一起使用，或可证明构造更专用的设备来执行所述方
法是方便的。将如下文描述中所阐述的那样呈现各种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。应了解，可使用多种编程语言来实施本文中所描述的本公开的教示。
66.本公开可以提供为计算机程序产品或软件，其可以包含在其上存储有指令的机器可读介质，所述指令可以用于编程计算机系统(或其它电子装置)以执行根据本公开的过程。机器可读介质包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)介质包含机器(例如，计算机)可读存储介质，例如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储介质、光学存储介质、快闪存储器装置等。
67.在前述说明书中，已参考本公开的特定实例实施例描述了本公开的实施例。将显而易见的是，可以在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开作出各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。

技术特征：

1.一种用于工作循环校正的方法，其包括：将信号输入到工作循环校正电路(213、313)；经由所述工作循环校正电路的交流电耦合(ac耦合)组件(227、327)传递所述信号；经由反馈电路传递所述信号，其中所述反馈电路包括多个电阻器(234、334)；输出包含具有特定量的工作循环畸变的经校正工作循环的信号(222、322)。2.根据权利要求1所述的方法，其中所述ac耦合组件包括电容器。3.根据权利要求1所述的方法，其进一步包括使直流电(dc)组件的开关(225、325)断开以经由所述ac耦合组件传递所述输入信号。4.根据权利要求1所述的方法，其中：所述工作循环校正电路包括状态机(231)；且所述方法进一步包括：以数字方式校准所述输出信号；将所述输入信号输入到所述状态机；以及从所述状态机输出所述输出信号的工作循环经校正部分。5.根据权利要求1至4中任一项所述的方法，其中所述工作循环校正电路经由模拟校准电路校准所述输出信号。6.一种工作循环校正电路，其包括：交流电耦合(ac耦合)组件(227、327)；直流电(dc)组件，其耦合到所述ac耦合组件，其中所述dc组件包括开关(225、325)以激活所述ac耦合组件；其中：所述ac耦合组件被配置成接收输入信号；且致使校正与所述输入信号相关联的所述工作循环，从而将所述工作循环的畸变减小特定量。7.根据权利要求6所述的工作循环校正电路，其进一步包括经由多个电阻器(234、334)以及经由所述dc组件连接到所述ac耦合组件的状态机(231)；其中所述状态机被配置成校准输出信号以减小与所述输入信号以及所述输入信号和所述输出信号之间的下游信号路径相关联的工作循环的畸变量。8.根据权利要求6所述的工作循环校正电路，其进一步包括被配置成基于与所述输入信号相关联的数据速率调整校正范围的工作循环校正范围调整组件(223-1、323-1)。9.根据权利要求6所述的工作循环校正电路，其中所述dc组件的所述开关被配置成在断开位置中激活所述ac耦合组件和所述输出信号的所述校准。10.根据权利要求6所述的工作循环校正电路，其中：响应于所述开关处于断开位置，工作循环信号包含第一畸变量；且响应于所述开关处于闭合位置，所述工作循环信号包含第二畸变量；其中所述第一量小于所述第二量。11.根据权利要求6所述的工作循环校正电路，其中所述ac耦合组件被配置成：基于特定数据速率调整工作循环校正；且通过调整所述ac耦合组件的输出处的dc偏压来调整所述工作循环校正。
12.根据权利要求6至11中任一项所述的工作循环校正电路，其中：所述dc组件的所述开关被配置成使所述输出信号的所述校准的激活期间的初始电压过冲和下冲最小化；且通过将所述dc组件的所述开关置于断开位置来执行所述校准的所述激活。13.根据权利要求6至11中任一项所述的工作循环校正电路，其中来自输出信号的校准的所述输出信号中的所述畸变量并不明显地受温度的改变影响。14.一种工作循环校正系统，其包括：存储器子系统(110)，其包括存储器阵列(130、140)和工作循环校正电路(213、313)；以及处理装置(117)，其耦合到所述存储器子系统，所述处理装置用以执行包括以下的操作：将信号输入到所述工作循环校正电路，其中所述输入信号包含第一量的工作循环畸变；对输出信号执行工作循环校正，其中使用被配置成改变所述输入信号的工作循环的交流电耦合(ac耦合)组件(227、327)来执行所述工作循环校正；输出来自所述输入信号的所述校正的信号，其中所述输出信号包含第二量的工作循环畸变；其中所述第一量大于所述第二量。15.根据权利要求14所述的系统，其进一步包括：直流电(dc)组件，其耦合到所述ac耦合组件且用作开关；以及状态机(231)，其经由多个电阻器(234)耦合到所述dc组件。16.根据权利要求14所述的系统，其进一步包括被配置成将启用信号发送到所述工作循环校正电路的工作循环启用部分。17.根据权利要求14至16中任一项所述的系统，其中所述工作循环校正电路包括多个反相器(223、323)和运算放大器(339)。18.根据权利要求14至16中任一项所述的系统，其中所述ac耦合组件包括电容器。

技术总结

本公开涉及AC耦合工作循环校正。一种方法包含执行工作循环校正。所述方法可包含将信号输入到工作循环校正电路。所述方法可进一步包含经由所述工作循环校正电路的交流电耦合(AC耦合)组件传递所述信号。所述方法可进一步包含经由反馈电路传递所述信号，其中所述反馈电路包括多个电阻器。所述方法可进一步包含输出包含具有特定量的工作循环畸变的经校正工作循环的信号。循环的信号。循环的信号。