1.本发明有关于一种电子电路，特别有关于一种用以产生低温度系数的参考电流的电子电路。
背景技术：
2.现今，许多应用在车用及医疗电子产品的应用上，然而高精准度(high accuracy)且低温度系数(low temperature coefficient，low tc)的电流参考电路是非常重要的。图1显示根据现有技术的电子电路的电路图。如图1所示，电子电路100包括运算放大器110、第一n型
晶体管n1、第一p型晶体管p1、第二p型晶体管p2、以及第三p型晶体管p3以及参考
电阻rf。
3.运算放大器110用以比较具有低温度系数的带隙电压vbg以及电阻电压vr，而控制第一n型晶体管n1增加或减小第一电流i1。第一p型晶体管p1、第二p型晶体管p2以及第三p型晶体管p3形成电流镜，用以映射第一电流i1而产生第二电流i2以及参考电流iref。当电阻电压vr等于带隙电压vbg且参考电阻rf为零温度系数时，参考电流iref的温度系数由带隙电压vbg的温度系数所决定。
4.然而，运算放大器110需占用大量的电路面积，且消耗许多的电流，因此利用运算放大器要产生高精准度且低温度系数的参考电流，势必需要付出很大的代价。为了降低产生低温度系数的参考电流的成本，有必要针对产生低温度系数的参考电流的电子电路进行优化。
技术实现要素：
5.本发明提出了用以产生高精准度且低温度系数的参考电流的电子电路。由于本发明提出的电子电路无需使用运算放大器，因此能够大幅降低所需的电路面积以及功率损耗，也无须电流源即可自行运作。此外，本发明提出的电子电路通过晶体管的匹配以及消除电阻的温度系数，使得参考电流的温度系数由参考电压所决定。再者，本发明提出的电子电路可操作于较低的供应电压，也可通过电阻值的选取而将带隙电压转换至其他电压值。
6.有鉴于此，本发明提出一种电子电路，包括一第一晶体管、一第二晶体管、一第三晶体管、一第四晶体管、一第五晶体管、一第六晶体管、一第七晶体管、一第一电阻以及一第二电阻。上述第一晶体管包括漏极端、源极端以及
栅极端，其中漏极端耦接至一第一节点，源极端耦接至一供应电压，栅极端耦接至上述第一节点。上述第二晶体管包括漏极端、源极端以及栅极端，其中漏极端耦接至一第二节点，源极端耦接至上述供应电压，栅极端耦接至上述第一节点。上述第三晶体管包括漏极端、源极端以及栅极端，其中漏极端耦接至一第三节点，源极端耦接至上述供应电压，栅极端耦接至一第四节点。上述第四晶体管包括漏极端、源极端以及栅极端，其中漏极端耦接至上述第四节点，源极端耦接至上述供应电压，栅极端耦接至上述第四节点。上述第五晶体管包括漏极端、源极端以及栅极端，其中漏极端耦接至上述第一节点，源极端耦接至一第五节点，栅极端接收一参考电压。上述第六晶体管包
括漏极端、源极端以及栅极端，其中漏极端耦接至上述第二节点，源极端耦接至一接地端，栅极端耦接至上述第三节点。上述第七晶体管包括漏极端、源极端以及栅极端，其中漏极端耦接至上述第四节点，源极端耦接至上述接地端，栅极端耦接至上述第二节点。上述第一电阻耦接于上述第五节点以及上述接地端之间。上述第二电阻耦接于上述第三节点以及上述接地端之间。
7.根据本发明的一实施例，电子电路还包括一第八晶体管以及一第九晶体管。上述第八晶体管包括漏极端、源极端以及栅极端，其中漏极端耦接至一参考节点，源极端耦接至上述供应电压，栅极端耦接至上述第一节点。上述第九晶体管包括漏极端、源极端以及栅极端，其中漏极端耦接至上述参考节点，源极端耦接至上述供应电压，栅极端耦接至上述第四节点。
8.根据本发明的一实施例，上述第一晶体管、上述第二晶体管、上述第三晶体管、上述第四晶体管、上述第八晶体管以及上述第九晶体管为一p型晶体管，上述第五晶体管、上述第六晶体管以及上述第七晶体管为一n型晶体管。
9.根据本发明的一实施例，电子电路还包括一第三电阻。上述第三电阻耦接于上述参考节点以及上述接地端之间，其中一输出电压产生于上述参考节点，其中上述输出电压的温度系数由上述参考电压所决定。
10.根据本发明的一实施例，上述第八晶体管以及上述第九晶体管于上述参考节点产生一参考电流，其中上述参考电流的温度系数由上述参考电压的温度系数所决定。上述第一晶体管、上述第二晶体管以及上述第八晶体管以同重心的方式进行布局，上述第三晶体管、上述第四晶体管以及上述第九晶体管以同重心的方式进行布局。
11.根据本发明的一实施例，上述第五晶体管的基极端耦接至上述第五节点，上述第六晶体管的基极端耦接至上述接地端，其中上述第五晶体管形成于耦接至上述第五节点的一第一p型井，上述第六晶体管形成于耦接至上述接地端的一第二p型井，其中上述第一p型井以及上述第二p型井以同重心的方式进行布局。
12.根据本发明的一实施例，上述第一电阻包括一第一子电阻以及一第二子电阻。上述第一子电阻具有一第一正温度系数。上述第二子电阻具有一第一负温度系数，其中上述第一子电阻以及上述第二子电阻串接以形成上述第一电阻。
13.根据本发明的一实施例，上述第一子电阻的电阻值与上述第二子电阻的电阻值的比例为一第一电阻比例，上述第一正温度系数与上述第一负温度系数的比例为一第一温度系数比例，其中上述第一电阻比例为上述第一温度系数比例的倒数，以降低上述第一电阻的温度系数。
14.根据本发明的一实施例，上述第二电阻包括一第三子电阻以及一第四子电阻。上述第三子电阻具有一第二正温度系数。上述第四子电阻具有一第二负温度系数，其中上述第三子电阻以及上述第四子电阻串接以形成上述第二电阻。
15.根据本发明的一实施例，上述第三子电阻的电阻值与上述第四子电阻的电阻值的比例为一第二电阻比例，上述第二正温度系数与上述第二负温度系数的比例为一第二温度系数比例，其中上述第二电阻比例为上述第二温度系数比例的倒数，以降低上述第二电阻的温度系数。
16.本发明还提出一种电子电路，包括一第一晶体管、一第二晶体管、一第三晶体管、
一第四晶体管、一第五晶体管、一第六晶体管、一第七晶体管、一第一电阻以及一第二电阻。上述第一晶体管包括漏极端、源极端以及栅极端，其中漏极端耦接至一第一节点，源极端耦接至一接地端，栅极端耦接至上述第一节点。上述第二晶体管包括漏极端、源极端以及栅极端，其中漏极端耦接至一第二节点，源极端耦接至上述接地端，栅极端耦接至上述第一节点。上述第三晶体管包括漏极端、源极端以及栅极端，其中漏极端耦接至一第三节点，源极端耦接至上述接地端，栅极端耦接至一第四节点。上述第四晶体管包括漏极端、源极端以及栅极端，其中漏极端耦接至上述第四节点，源极端耦接至上述接地端，栅极端耦接至上述第四节点。上述第五晶体管包括漏极端、源极端以及栅极端，其中漏极端耦接至上述第一节点，源极端耦接至一第五节点，栅极端接收一参考电压。上述第六晶体管包括漏极端、源极端以及栅极端，其中漏极端耦接至上述第二节点，源极端耦接至一供应电压，栅极端耦接至上述第三节点。上述第七晶体管包括漏极端、源极端以及栅极端，其中漏极端耦接至上述第四节点，源极端耦接至上述供应电压，栅极端耦接至上述第二节点。上述第一电阻耦接于上述第五节点以及上述供应电压之间。上述第二电阻耦接于上述第三节点以及上述供应电压之间。
17.根据本发明的一实施例，电子电路还包括一第八晶体管以及一第九晶体管。上述第八晶体管包括漏极端、源极端以及栅极端，其中漏极端耦接至一参考节点，源极端耦接至上述接地端，栅极端耦接至上述第一节点。上述第九晶体管包括漏极端、源极端以及栅极端，其中漏极端耦接至上述参考节点，源极端耦接至上述接地端，栅极端耦接至上述第四节点。
18.根据本发明的一实施例，上述第一晶体管、上述第二晶体管、上述第三晶体管、上述第四晶体管、上述第八晶体管以及上述第九晶体管为一n型晶体管，上述第五晶体管、上述第六晶体管以及上述第七晶体管为一p型晶体管。
19.根据本发明的一实施例，电子电路还包括一第三电阻。上述第三电阻耦接于上述参考节点以及上述供应电压之间，其中一输出电压产生于上述参考节点，其中上述输出电压的温度系数由上述参考电压所决定。
20.根据本发明的一实施例，上述第八晶体管以及上述第九晶体管于上述参考节点产生一参考电流，其中上述参考电流的温度系数由上述参考电压的温度系数所决定。上述第一晶体管、上述第二晶体管以及上述第八晶体管以同重心的方式进行布局，上述第三晶体管、上述第四晶体管以及上述第九晶体管以同重心的方式进行布局。
21.根据本发明的一实施例，上述第五晶体管的基极端耦接至上述第五节点，上述第六晶体管的基极端耦接至上述接地端，其中上述第五晶体管形成于耦接至上述第五节点的一第一n型井，上述第六晶体管形成于耦接至上述接地端的一第二n型井，其中上述第一n型井以及上述第二n型井以同重心的方式进行布局。
22.根据本发明的一实施例，上述第一电阻包括一第一子电阻以及一第二子电阻。上述第一子电阻具有一第一正温度系数。上述第二子电阻具有一第一负温度系数，其中上述第一子电阻以及上述第二子电阻串接以形成上述第一电阻。
23.根据本发明的一实施例，上述第一子电阻的电阻值与上述第二子电阻的电阻值的比例为一第一电阻比例，上述第一正温度系数与上述第一负温度系数的比例为一第一温度系数比例，其中上述第一电阻比例为上述第一温度系数比例的倒数，以降低上述第一电阻
的温度系数。
24.根据本发明的一实施例，上述第二电阻包括一第三子电阻以及一第四子电阻。上述第三子电阻具有一第二正温度系数。上述第四子电阻具有一第二负温度系数，其中上述第三子电阻以及上述第四子电阻串接以形成上述第二电阻。
25.根据本发明的一实施例，上述第三子电阻的电阻值与上述第四子电阻的电阻值的比例为一第二电阻比例，上述第二正温度系数与上述第二负温度系数的比例为一第二温度系数比例，其中上述第二电阻比例为上述第二温度系数比例的倒数，以降低上述第二电阻的温度系数。
附图说明
26.图1显示根据现有技术的电子电路的电路图；
27.图2显示根据本发明的一实施例
所述的电子电路的电路图；
28.图3显示本发明的图2的电子电路的布局的上视图；
29.图4显示根据本发明的另一实施例所述的电子电路的电路图；
30.图5显示根据本发明的另一实施例所述的电子电路的电路图；
31.图6显示本发明的图5的电子电路的布局的上视图；以及
32.图7显示根据本发明的另一实施例所述的电子电路的电路图。
33.附图标号：
34.100,200,400:电子电路
35.110:运算放大器
36.300,500:布局图
37.n1:第一n型晶体管
38.p1:第一p型晶体管
39.p2:第二p型晶体管
40.p3:第三p型晶体管
41.rf:参考电阻
42.vbg:带隙电压
43.vr:电阻电压
44.i1:第一电流
45.i2:第二电流
46.ib1:第一偏压电流
47.ib2:第二偏压电流
48.ib3:第三偏压电流
49.ib4:第四偏压电流
50.ib5:第五偏压电流
51.iref:参考电流
52.t1:第一晶体管
53.t2:第二晶体管
54.t3:第三晶体管
55.t4:第四晶体管
56.t5:第五晶体管
57.t6:第六晶体管
58.t7:第七晶体管
59.t8:第八晶体管
60.t9:第九晶体管
61.r1:第一电阻
62.r2:第二电阻
63.r3:第三电阻
64.rptc1:第一正温度系数电阻
65.rptc2:第二正温度系数电阻
66.rntc1:第一负温度系数电阻
67.rntc2:第二负温度系数电阻
68.n1:第一节点
69.n2:第二节点
70.n3:第三节点
71.n4:第四节点
72.n5:第五节点
73.nref:参考节点
74.vdd:供应电压
75.vref:参考电压
76.vss:接地端
77.vgs,t5:第五栅极-源极电压
78.vgs,t6:第六栅极-源极电压
79.vsg,t5:第五源极-栅极电压
80.vsg,t6:第六源极-栅极电压
81.pw1:第一p型井
82.pw2:第二p型井
83.nw1:第一n型井
84.nw2:第二n型井
具体实施方式
85.以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以申请专利范围所界定者为准。
86.能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种元件、组成成分、区域、层、及/或部分，这些元件、组成成分、区域、层、及/或部分不应被这些用语限定，且这些用语仅是用来区别不同的元件、组成成分、区域、层、及/或部分。因此，以下讨论的一第一元件、组成成分、区域、层、及/或部分可在不偏离本技术一些实施例的教示的情况下被称为一第二元件、组成成分、区域、层、及/或部分。
87.值得注意的是，以下所公开的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的元件范例与安排仅用以简单扼要地阐述本发明的精神，并非用以限定本发明的范围。此外，以下说明书可能在多个范例中重复使用相同的元件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例以及/或配置之间的关系。此外，以下说明书所述的一个特征连接至、耦接至以及/或形成于另一特征之上等的描述，实际可包含多个不同的实施例，包括该等特征直接接触，或者包含其它额外的特征形成于该等特征之间等等，使得该等特征并非直接接触。
88.图2显示根据本发明的一实施例所述的电子电路的电路图。如图2所示，电子电路200包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第一电阻r1以及第二电阻r2。
89.第一晶体管t1包括漏极端、源极端以及栅极端，其中漏极端耦接至第一节点n1，源极端耦接至供应电压vdd，栅极端耦接至第一节点n1。换句话说，第一晶体管t1耦接成二极体的型式。第二晶体管t2包括漏极端、源极端以及栅极端，其中漏极端耦接至第二节点n2，源极端耦接至供应电压vdd，栅极端耦接至第一节点n1。
90.第三晶体管t3包括漏极端、源极端以及栅极端，其中漏极端耦接至第三节点n3，源极端耦接至供应电压vdd，栅极端耦接至第四节点n4。第四晶体管t4包括漏极端、源极端以及栅极端，其中漏极端耦接至第四节点n4，源极端耦接至供应电压vdd，栅极端耦接至第四节点n4。换句话说，第四晶体管t4耦接成二极体的型式。
91.第五晶体管t5包括漏极端、源极端以及栅极端，其中漏极端耦接至第一节点n1，源极端耦接至第五节点n5，栅极端接收参考电压vref。根据本发明的一实施例，参考电压vref为由带隙电路(bandgap circuit)所产生的带隙参考电压，其中带隙电压具有低温度系数。
92.第六晶体管t6包括漏极端、源极端以及栅极端，其中漏极端耦接至第二节点n2，源极端耦接至接地端vss，栅极端耦接至第三节点n3。第七晶体管t7包括漏极端、源极端以及栅极端，其中漏极端耦接至第四节点n4，源极端耦接至接地端vss，栅极端耦接至第二节点n2。第一电阻r1耦接于第五节点n5以及接地端vss之间，第二电阻r2耦接于第三节点n3以及接地端vss之间。
93.如图2所示，电子电路200还包括第八晶体管t8以及第九晶体管t9。第八晶体管t8包括漏极端、源极端以及栅极端，其中漏极端耦接至参考节点nref，源极端耦接至供应电压vdd，栅极端耦接至第一节点n1。第九晶体管t9包括漏极端、源极端以及栅极端，其中漏极端耦接至参考节点nref，源极端耦接至供应电压vdd，栅极端耦接至第四节点n4。
94.根据本发明的一实施例，第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第八晶体管t8以及第九晶体管t9皆为p型晶体管，第五晶体管t5、第六晶体管t6以及第七晶体管t7皆为n型晶体管。根据本发明的一实施例，第一晶体管t1、第二晶体管t2以及第八晶体管t8形成电流镜，第三晶体管t3、第四晶体管t4以及第九晶体管t9形成电流镜。
95.根据本发明的一些实施例，第二晶体管t2的长宽比可为第一晶体管t1的n倍，第八晶体管t8的长宽比可为第一晶体管t1的长宽比的m倍，因此第二偏压电流ib2为n倍的第一偏压电流ib1，第四偏压电流ib4为m倍的第一偏压电流ib1。根据本发明的一些实施例，第九晶体管t9的长宽比可为第三晶体管t3的长宽比的p倍，因此第五偏压电流ib5为p倍的第三偏压电流ib3。
96.以下为了简化说明，将以第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第八晶体管t8以及第九晶体管t9皆具有相同长宽比且第五晶体管t5以及第六晶体管t6具有相同长宽比进行说明解释，以利简化说明，并未以任何形式限定于此。换句话说，以下以第一偏压电流ib1等于第二偏压电流ib2以及第四偏压电流ib4且第三偏压电流ib3等于第五偏压电流ib5进行说明解释。
97.根据本发明的一实施例，当第五晶体管t5根据参考电压vref而导通时，第五晶体管t5产生第一偏压电流ib1。第一偏压电流ib1如公式1所示，其中第五晶体管t5的第五栅极-源极电压为vgs,t5：
[0098][0099]
根据本发明的一实施例，当第一晶体管t1以及第二晶体管t2的长宽比相同时，流经第六晶体管t6的第二偏压电流ib2等于第一偏压电流ib1。第二偏压电流ib2流经第六晶体管t6产生第六栅极-源极电压vgs,t6，并且于第三节点n3产生第三偏压电流ib3，其中第三偏压电流ib3如公式2所示：
[0100][0101]
根据本发明的一实施例，当第一偏压电流ib1等于第二偏压电流ib2以及第四偏压电流ib4且第三偏压电流ib3等于第五偏压电流ib5时，于参考节点nref所产生的参考电流iref如公式3所示：
[0102][0103]
根据本发明的一实施例，当第五晶体管t5以及第六晶体管t6的长宽比以及临限电压相互匹配且第一电阻r1的电阻值以及第二电阻r2的电阻值皆等于电阻值r时，参考电流iref可简化成如公式4所示：
[0104][0105]
根据本发明的一实施例，为了使第五栅极-源极电压为vgs,t5等于第六栅极-源极电压vgs,t6，第五晶体管t5的基极端耦接至第五节点n5，使得第五晶体管t5以及第六晶体管t6具有相同的临限电压。此外，为了使第五晶体管t5以及第六晶体管t6的长宽比相互匹配，第五晶体管t5以及第六晶体管t6的布局方式亦须仔细考虑，并将于下文中详加描述。
[0106]
根据本发明的一实施例，当电阻值r为零温度系数时，也就是当电阻值r不随着温度而变化时，参考电流iref的温度系数由参考电压vref的温度系数所决定。根据本发明的一实施例，参考电压vref为带隙电路(bandgap circuit)所产生的带隙参考电压，因此参考电压vref具有很低的温度系数，再加上电阻值r具有零温度系数，因此参考电流iref的温度系数由参考电压vref的温度系数所决定。
[0107]
如图2所示，第一电阻r1还包括第一正温度系数电阻rptc1以及第一负温度系数电阻rntc1。第一正温度系数电阻rptc1具有第一正温度系数，第一负温度系数电阻rntc1具有第一负温度系数，其中第一正温度系数电阻rptc1以及第一负温度系数电阻rntc1相互串接而形成第一电阻r1。
[0108]
根据本发明的一实施例，第一正温度系数电阻rptc1的电阻值随着温度上升而增
加，第一负温度系数电阻rntc1的电阻值随着温度上升而降低。根据本发明的一实施例，第一正温度系数电阻rptc1的电阻值与第一负温度系数电阻rntc1的电阻值的比例为第一正温度系数与第一负温度系数的比例的倒数，使得第一电阻r1的温度系数降低至零。
[0109]
同样的，第二电阻r2还包括第二正温度系数电阻rptc2以及第二负温度系数电阻rntc2。第二正温度系数电阻rptc2具有第二正温度系数，第二负温度系数电阻rntc2具有第二负温度系数，其中第二正温度系数电阻rptc2以及第二负温度系数电阻rntc2相互串接而形成第二电阻r2。
[0110]
根据本发明的一实施例，第二正温度系数电阻rptc2的电阻值随着温度上升而增加，第二负温度系数电阻rntc2的电阻值随着温度上升而降低。根据本发明的一实施例，第二正温度系数电阻rptc2的电阻值与第二负温度系数电阻rntc2的电阻值的比例为第二正温度系数与第二负温度系数的比例的倒数，以将第二电阻r2的温度系数降低至零。
[0111]
如图2所示，第七晶体管t7用以稳定第三偏压电流ib3。根据本发明的一实施例，当第三偏压电流ib3上升时，第六栅极-源极电压vgs,t6增加而降低第二节点n2的电压，并降低第七晶体管t7的导通程度而增加第四节点n4的电压。第三晶体管t3根据增加的第四节点n4的电压，而降低第三偏压电流ib3。
[0112]
根据本发明的另一实施例，当第三偏压电流ib3降低时，第六栅极-源极电压vgs,t6降低而增加第二节点n2的电压，并增加第七晶体管t7的导通程度而降低第四节点n4的电压。第三晶体管t3根据降低的第四节点n4的电压，而增加第三偏压电流ib3。换句话说，通过第三晶体管t3、第四晶体管t4以及第七晶体管t7所形成的负反馈电路，可以有效的稳定第三节点n3的电压以及第三偏压电流ib3。
[0113]
图3显示本发明的图2的电子电路的布局的上视图。以下针对布局图300的叙述，将搭配图2的电子电路200，以利详细说明。
[0114]
根据本发明的一些实施例，由于第一晶体管t1、第二晶体管t2以及第八晶体管t8形成电流镜，因此第一晶体管t1、第二晶体管t2以及第八晶体管t8必须相互匹配以维持第一偏压电流ib1、第二偏压电流ib2以及第四偏压电流ib4之间的比例。再者，第三晶体管t3、第四晶体管t4以及第九晶体管t9必须相互匹配，以维持第三偏压电流ib3以及第五偏压电流ib5之间的比例。此外，第五晶体管t5以及第六晶体管t6必须相互匹配，且第五晶体管t5的长宽比与第六晶体管t6的长宽比的比例等于第一晶体管t1的长宽比与第二晶体管t2的长宽比的比例。
[0115]
如图3所示，为了在工艺变异的情况下，第一晶体管t1、第二晶体管t2以及第八晶体管t8之间依然维持相互匹配，因此第一晶体管t1、第二晶体管t2以及第八晶体管t8以同重心(common centroid)的方式进行布局。相同地，第三晶体管t3、第四晶体管t4以及第九晶体管t9也以同重心(common centroid)的方式进行布局。
[0116]
如图3的实施例所示，由于在此以第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第八晶体管t8以及第九晶体管t9的长宽比皆相同为例，因此第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第八晶体管t8以及第九晶体管t9排列在一起。
[0117]
根据本发明的一实施例，为了使第五晶体管t5的第五栅极-源极电压为vgs,t5以及第六晶体管t6的第六栅极-源极电压vgs,t6在公式4中相互抵消而降低参考电流iref的温度系数，第五晶体管t5以及第六晶体管t6的长宽比以及临限电压必须相互匹配。如图2所
示，第五晶体管t5的基极端耦接至第五节点n5，以降低第五晶体管t5的基体效应(body effect)，使得第五晶体管t5的临限电压基本上与第六晶体管t6的临限电压相同。此外，由于第五晶体管t5为n型晶体管，因此图3的第五晶体管t5形成于第一p型井pw1之中。
[0118]
为了使第五晶体管t5以及第六晶体管t6的长宽比相互匹配，第六晶体管t6同样形成于第二p型井pw2，并且第一p型井pw1以及第二p型井pw2以同重心的方式进行布局，使得第五晶体管t5以及第六晶体管t6的长宽比以及临限电压在工艺变异的情况下依旧维持相互匹配。根据本发明的一实施例，第一p型井pw1耦接至第五节点n5，第二p型井pw2耦接至接地端vss。
[0119]
根据本发明的一实施例，由于第一电阻r1的电阻值以及第二电阻r2的电阻值在公式4中具有相同的电阻值r，因此在图3中第一电阻r1以及第二电阻r2亦以同重心的方式进行布局，使得第一电阻r1的电阻值以及第二电阻r2的电阻值在工艺变异的情况下基本上保持相同。
[0120]
图4显示根据本发明的另一实施例所述的电子电路的电路图。如图4所示，电子电路400相较于图2的电子电路200还包括第三电阻r3，其中第三电阻r3耦接于参考节点nref以及接地端vss之间。根据本发明的其他实施例，第三电阻r3如第一电阻r1以及第二电阻r2的方式，利用具有正温度系数的电阻以及负温度系数的电阻相互串接，进而将第三电阻r3的温度系数降至零，在此不再重复赘述。
[0121]
根据本发明的一些实施例，电子电路400可通过第三电阻r3的选取，而于参考节点nref产生输出电压vout，其中输出电压vout的温度系数由参考电压vref的温度系数所决定，且输出电压vout的电压小于供应电压vdd减去第八晶体管t8或第九晶体管t9的源极-漏极电压。换句话说，当参考电压vref为带隙电路所产生的带隙电压时，电子电路400可通过具有低温度系数的第三电阻r3，在保持第八晶体管t8以及第九晶体管t9皆稳定操作于饱和区域的情况下，将参考电压vref转换至任意电压值的输出电压vout，其中输出电压vout的温度系数由参考电压vref的温度系数所决定。
[0122]
图5显示根据本发明的另一实施例所述的电子电路的电路图。将图5的电子电路500与图2的电子电路200相比，电子电路500与电子电路200相似，其中电子电路500的第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第八晶体管t8以及第九晶体管t9皆为n型晶体管，而电子电路500的第五晶体管t5、第六晶体管t6以及第七晶体管t7皆为p型晶体管。此外，电子电路500的第一电阻r1耦接于供应电压vdd以及第五节点n5之间，电子电路500的第二电阻r2耦接于供应电压vdd以及第三节点n3之间。
[0123]
根据本发明的一实施例，当第五晶体管t5根据参考电压vref而导通时，第五晶体管t5产生第一偏压电流ib1。第一偏压电流ib1如公式5所示，其中第五晶体管t5的第五源极-栅极电压为vsg,t5：
[0124][0125]
根据本发明的一实施例，当第一晶体管t1以及第二晶体管t2的长宽比相同时，流经第六晶体管t6的第二偏压电流ib2等于第一偏压电流ib1。第二偏压电流ib2流经第六晶体管t6产生第六源极-栅极电压vsg,t6，并且于第三节点n3产生第三偏压电流ib3，其中第三偏压电流ib3如公式6所示：
[0126][0127]
根据本发明的一实施例，当第一偏压电流ib1等于第二偏压电流ib2以及第四偏压电流ib4且第三偏压电流ib3等于第五偏压电流ib5时，于参考节点nref所产生的参考电流iref如公式7所示：
[0128][0129]
根据本发明的一实施例，当第五晶体管t5以及第六晶体管t6的长宽比以及临限电压相互匹配且第一电阻r1的电阻值以及第二电阻r2的电阻值皆等于电阻值r时，参考电流iref可简化成如公式8所示：
[0130][0131]
根据本发明的一实施例，为了使第五源极-栅极电压为vsg,t5等于第六源极-栅极电压vsg,t6，第五晶体管t5的基极端耦接至第五节点n5，使得第五晶体管t5以及第六晶体管t6具有相同的临限电压。此外，为了使第五晶体管t5以及第六晶体管t6的长宽比相互匹配，第五晶体管t5以及第六晶体管t6的布局方式亦须仔细考虑。
[0132]
如图5所示，第一电阻r1具有第一正温度系数电阻rptc1以及第一负温度系数电阻rntc1，第一正温度系数电阻rptc1的电阻值与第一负温度系数电阻rntc1的电阻值的比例为第一正温度系数与第一负温度系数的比例的倒数，以将第一电阻r1的温度系数降低至零。第二电阻r2具有第二正温度系数电阻rptc2以及第二负温度系数电阻rntc2，第二正温度系数电阻rptc2的电阻值与第二负温度系数电阻rntc2的电阻值的比例为第二正温度系数与第二负温度系数的比例的倒数，以将第二电阻r2的温度系数降低至零。
[0133]
根据本发明的一实施例，如图5所示，通过第三晶体管t3、第四晶体管t4以及第七晶体管t7所形成的负反馈电路，可以有效的稳定第三节点n3的电压以及第三偏压电流ib3。详细动作如图2的第七晶体管t7所述，在此不再重复赘述。
[0134]
图6显示本发明的图5的电子电路的布局的上视图。以下针对布局图600的叙述，将搭配图5的电子电路500，以利详细说明。
[0135]
根据本发明的一些实施例，由于第一晶体管t1、第二晶体管t2以及第八晶体管t8形成电流镜，因此第一晶体管t1、第二晶体管t2以及第八晶体管t8必须相互匹配以维持第一偏压电流ib1、第二偏压电流ib2以及第四偏压电流ib4之间的比例。再者，第三晶体管t3、第四晶体管t4以及第九晶体管t9必须相互匹配，以维持第三偏压电流ib3以及第五偏压电流ib5之间的比例。此外，第五晶体管t5以及第六晶体管t6必须相互匹配，且第五晶体管t5的长宽比与第六晶体管t6的长宽比的比例等于第一晶体管t1的长宽比与第二晶体管t2的长宽比的比例。
[0136]
如图6所示，第一晶体管t1、第二晶体管t2以及第八晶体管t8以同重心的方式进行布局，第三晶体管t3、第四晶体管t4以及第九晶体管t9也以同重心的方式进行布局，使得在工艺变异的情况下，第一晶体管t1、第二晶体管t2以及第八晶体管t8之间的长宽比的比例以及第三晶体管t3、第四晶体管t4以及第九晶体管t9之间的长宽比的比例能够维持固定。
[0137]
如图6的实施例所示，由于在此以第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第八晶体管t8以及第九晶体管t9的长宽比皆相同为例，因此第一晶体管t1、第
二晶体管t2、第三晶体管t3、第四晶体管t4、第八晶体管t8以及第九晶体管t9排列在一起。
[0138]
根据本发明的一实施例，为了使第五晶体管t5的第五源极-栅极电压为vsg,t5以及第六晶体管t6的第六源极-栅极电压vsg,t6在公式8中相互抵消而降低参考电流iref的温度系数，第五晶体管t5以及第六晶体管t6的长宽比以及临限电压必须相互匹配。如图5所示，第五晶体管t5的基极端耦接至第五节点n5，以降低第五晶体管t5的基体效应。此外，由于第五晶体管t5为p型晶体管，因此图6的第五晶体管t5形成于第一n型井nw1之中。
[0139]
为了使第五晶体管t5以及第六晶体管t6的长宽比相互匹配，第六晶体管t6同样形成于第二n型井nw2，并且第一n型井nw1以及第二n型井nw2以同重心的方式进行布局，使得第五晶体管t5以及第六晶体管t6的长宽比以及临限电压在工艺变异的情况下依旧维持相互匹配。根据本发明的一实施例，第一n型井nw1耦接至第五节点n5，第二n型井nw2耦接至供应电压vdd。
[0140]
根据本发明的一实施例，如图6所示，第一电阻r1以及第二电阻r2以同重心的方式进行布局，使得第一电阻r1的电阻值以及第二电阻r2的电阻值在工艺变异的情况下基本上保持相同。
[0141]
图7显示根据本发明的另一实施例所述的电子电路的电路图。如图7所示，电子电路700相较于图5的电子电路500还包括第三电阻r3，其中第三电阻r3耦接于参考节点nref以及供应电压vdd之间。根据本发明的其他实施例，第三电阻r3如第一电阻r1以及第二电阻r2的方式，利用具有正温度系数的电阻以及负温度系数的电阻相互串接，进而将第三电阻r3的温度系数降至零，在此不再重复赘述。
[0142]
根据本发明的一些实施例，电子电路700可通过第三电阻r3的选取，而于参考节点nref产生输出电压vout，其中输出电压vout的温度系数由参考电压vref的温度系数所决定，且输出电压vout可为不小于第八晶体管t8或第九晶体管t9的源极-漏极电压且小于供应电压vdd的任意电压值。换句话说，在保持第八晶体管t8以及第九晶体管t9皆稳定操作于饱和区域的情况下，输出电压vout可为供应电压vdd以及接地端vss之间的任何电压。
[0143]
本发明提出了用以产生高精准度且低温度系数的参考电流的电子电路。由于本发明提出的电子电路无需使用运算放大器，因此能够大幅降低所需的电路面积以及功率损耗，也无须电流源即可自行运作。此外，本发明提出的电子电路通过晶体管的匹配以及消除电阻的温度系数，使得参考电流的温度系数由参考电压所决定。再者，本发明提出的电子电路可操作于较低的供应电压，也可通过电阻值的选取而将带隙电压转换至其他电压值。
[0144]
虽然本技术的实施例及其优点已公开如上，但应该了解的是，任何本领域技术人员在不脱离本技术的精神和范围内，当可作更动、替代与润饰。此外，本技术的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何所属技术领域中具有通常知识者可从本技术一些实施例的揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本技术一些实施例使用。因此，本技术的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一申权利要求构成个别的实施例，且本技术的保护范围也包括各个权利要求及实施例的组合。
技术特征：
1.一种电子电路，其特征在于，包括：一第一晶体管，包括漏极端、源极端以及栅极端，其中漏极端耦接至一第一节点，源极端耦接至一供应电压，栅极端耦接至所述第一节点；一第二晶体管，包括漏极端、源极端以及栅极端，其中漏极端耦接至一第二节点，源极端耦接至所述供应电压，栅极端耦接至所述第一节点；一第三晶体管，包括漏极端、源极端以及栅极端，其中漏极端耦接至一第三节点，源极端耦接至所述供应电压，栅极端耦接至一第四节点；一第四晶体管，包括漏极端、源极端以及栅极端，其中漏极端耦接至所述第四节点，源极端耦接至所述供应电压，栅极端耦接至所述第四节点；一第五晶体管，包括漏极端、源极端以及栅极端，其中漏极端耦接至所述第一节点，源极端耦接至一第五节点，栅极端接收一参考电压；一第六晶体管，包括漏极端、源极端以及栅极端，其中漏极端耦接至所述第二节点，源极端耦接至一接地端，栅极端耦接至所述第三节点；一第七晶体管，包括漏极端、源极端以及栅极端，其中漏极端耦接至所述第四节点，源极端耦接至所述接地端，栅极端耦接至所述第二节点；一第一电阻，耦接于所述第五节点以及所述接地端之间；以及一第二电阻，耦接于所述第三节点以及所述接地端之间。2.根据权利要求1所述的电子电路，其特征在于，还包括：一第八晶体管，包括漏极端、源极端以及栅极端，其中漏极端耦接至一参考节点，源极端耦接至所述供应电压，栅极端耦接至所述第一节点；以及一第九晶体管，包括漏极端、源极端以及栅极端，其中漏极端耦接至所述参考节点，源极端耦接至所述供应电压，栅极端耦接至所述第四节点。3.根据权利要求2所述的电子电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第八晶体管以及所述第九晶体管为一p型晶体管，所述第五晶体管、所述第六晶体管以及所述第七晶体管为一n型晶体管。4.根据权利要求3所述的电子电路，其特征在于，还包括：一第三电阻，耦接于所述参考节点以及所述接地端之间，其中一输出电压产生于所述参考节点，其中所述输出电压的温度系数由所述参考电压所决定。5.根据权利要求2所述的电子电路，其特征在于，所述第八晶体管以及所述第九晶体管于所述参考节点产生一参考电流，其中所述参考电流的温度系数由所述参考电压的温度系数所决定，其中所述第一晶体管、所述第二晶体管以及所述第八晶体管以同重心的方式进行布局，所述第三晶体管、所述第四晶体管以及所述第九晶体管以同重心的方式进行布局。6.根据权利要求1所述的电子电路，其特征在于，所述第五晶体管的基极端耦接至所述第五节点，所述第六晶体管的基极端耦接至所述接地端，其中所述第五晶体管形成于耦接至所述第五节点的一第一p型井，所述第六晶体管形成于耦接至所述接地端的一第二p型井，其中所述第一p型井以及所述第二p型井以同重心的方式进行布局。7.根据权利要求1所述的电子电路，其特征在于，所述第一电阻包括：一第一子电阻，具有一第一正温度系数；以及一第二子电阻，具有一第一负温度系数，其中所述第一子电阻以及所述第二子电阻串
接以形成所述第一电阻。8.根据权利要求7所述的电子电路，其特征在于，所述第一子电阻的电阻值与所述第二子电阻的电阻值的比例为一第一电阻比例，所述第一正温度系数与所述第一负温度系数的比例为一第一温度系数比例，其中所述第一电阻比例为所述第一温度系数比例的倒数，以降低所述第一电阻的温度系数。9.根据权利要求7所述的电子电路，其特征在于，所述第二电阻包括：一第三子电阻，具有一第二正温度系数；以及一第四子电阻，具有一第二负温度系数，其中所述第三子电阻以及所述第四子电阻串接以形成所述第二电阻。10.根据权利要求9所述的电子电路，其特征在于，所述第三子电阻的电阻值与所述第四子电阻的电阻值的比例为一第二电阻比例，所述第二正温度系数与所述第二负温度系数的比例为一第二温度系数比例，其中所述第二电阻比例为所述第二温度系数比例的倒数，以降低所述第二电阻的温度系数。11.一种电子电路，其特征在于，包括：一第一晶体管，包括漏极端、源极端以及栅极端，其中漏极端耦接至一第一节点，源极端耦接至一接地端，栅极端耦接至所述第一节点；一第二晶体管，包括漏极端、源极端以及栅极端，其中漏极端耦接至一第二节点，源极端耦接至所述接地端，栅极端耦接至所述第一节点；一第三晶体管，包括漏极端、源极端以及栅极端，其中漏极端耦接至一第三节点，源极端耦接至所述接地端，栅极端耦接至一第四节点；一第四晶体管，包括漏极端、源极端以及栅极端，其中漏极端耦接至所述第四节点，源极端耦接至所述接地端，栅极端耦接至所述第四节点；一第五晶体管，包括漏极端、源极端以及栅极端，其中漏极端耦接至所述第一节点，源极端耦接至一第五节点，栅极端接收一参考电压；一第六晶体管，包括漏极端、源极端以及栅极端，其中漏极端耦接至所述第二节点，源极端耦接至一供应电压，栅极端耦接至所述第三节点；一第七晶体管，包括漏极端、源极端以及栅极端，其中漏极端耦接至所述第四节点，源极端耦接至所述供应电压，栅极端耦接至所述第二节点；一第一电阻，耦接于所述第五节点以及所述供应电压之间；以及一第二电阻，耦接于所述第三节点以及所述供应电压之间。12.根据权利要求11所述的电子电路，其特征在于，还包括：一第八晶体管，包括漏极端、源极端以及栅极端，其中漏极端耦接至一参考节点，源极端耦接至所述接地端，栅极端耦接至所述第一节点；以及一第九晶体管，包括漏极端、源极端以及栅极端，其中漏极端耦接至所述参考节点，源极端耦接至所述接地端，栅极端耦接至所述第四节点。13.根据权利要求12所述的电子电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第八晶体管以及所述第九晶体管为一n型晶体管，所述第五晶体管、所述第六晶体管以及所述第七晶体管为一p型晶体管。14.根据权利要求13所述的电子电路，其特征在于，还包括：
一第三电阻，耦接于所述参考节点以及所述供应电压之间，其中一输出电压产生于所述参考节点，其中所述输出电压的温度系数由所述参考电压所决定。15.根据权利要求12所述的电子电路，其特征在于，所述第八晶体管以及所述第九晶体管于所述参考节点产生一参考电流，其中所述参考电流的温度系数由所述参考电压的温度系数所决定，其中所述第一晶体管、所述第二晶体管以及所述第八晶体管以同重心的方式进行布局，所述第三晶体管、所述第四晶体管以及所述第九晶体管以同重心的方式进行布局。16.根据权利要求11所述的电子电路，其特征在于，所述第五晶体管的基极端耦接至所述第五节点，所述第六晶体管的基极端耦接至所述接地端，其中所述第五晶体管形成于耦接至所述第五节点的一第一n型井，所述第六晶体管形成于耦接至所述接地端的一第二n型井，其中所述第一n型井以及所述第二n型井以同重心的方式进行布局。17.根据权利要求11所述的电子电路，其特征在于，所述第一电阻包括：一第一子电阻，具有一第一正温度系数；以及一第二子电阻，具有一第一负温度系数，其中所述第一子电阻以及所述第二子电阻串接以形成所述第一电阻。18.根据权利要求17所述的电子电路，其特征在于，所述第一子电阻的电阻值与所述第二子电阻的电阻值的比例为一第一电阻比例，所述第一正温度系数与所述第一负温度系数的比例为一第一温度系数比例，其中所述第一电阻比例为所述第一温度系数比例的倒数，以降低所述第一电阻的温度系数。19.根据权利要求17所述的电子电路，其特征在于，所述第二电阻包括：一第三子电阻，具有一第二正温度系数；以及一第四子电阻，具有一第二负温度系数，其中所述第三子电阻以及所述第四子电阻串接以形成所述第二电阻。20.根据权利要求19所述的电子电路，其特征在于，所述第三子电阻的电阻值与所述第四子电阻的电阻值的比例为一第二电阻比例，所述第二正温度系数与所述第二负温度系数的比例为一第二温度系数比例，其中所述第二电阻比例为所述第二温度系数比例的倒数，以降低所述第二电阻的温度系数。
技术总结
本申请提供了一种电子电路，该电子电路包括耦接于第一节点与供应电压之间且由第一节点所控制的第一晶体管、耦接于第二节点与供应电压之间且由第一节点所控制的第二晶体管、耦于第三节点与供应电压之间且由第四节点所控制的第三晶体管、耦接于第四节点与供应电压之间且由第四节点所控制的第四晶体管、耦接于第一节点与第五节点且由参考电压所控制的第五晶体管、耦接于第二节点与接地端之间且由第三节点所控制的第六晶体管、耦接于第四节点与接地端之间且由第二节点所控制的第七晶体管、将第五节点耦接至接地端的第一电阻以及将第三节点耦接至接地端的第二电阻。节点耦接至接地端的第二电阻。节点耦接至接地端的第二电阻。
技术研发人员：
江家增 李浩宇
受保护的技术使用者：
立锜科技股份有限公司
技术研发日：
2021.11.22
技术公布日：
2023/3/10
