用于低电压差分信号LVDS的驱动器电路、用于LVDS的线路驱动器装置以及用于操作LVDS驱动器电路的方法与流程

阅读：评论：0

用于低电压差分信号lvds的驱动器电路、用于lvds的线路驱动器装置以及用于操作lvds驱动器电路的方法
1.本公开涉及低电压差分信号(lvds)的领域。具体地，本技术涉及用于lvds的驱动器电路、用于lvds的线路驱动器装置以及用于操作lvds驱动器电路的方法。
2.本专利申请要求欧洲专利申请20182953.8的优先权，其公开内容通过引用并入本文。
3.lvds，也称为ansi/tia/eia-644，是一种技术标准，其规定了差分串行通信协议的电气特性，例如用于汽车应用、自动驾驶或障碍物检测。lvds以低功率运行，并使用双绞线铜缆以非常高的速度提供可靠的传输，例如以每秒gbit的速度范围下传输。换句话说，lvds是两线接口的物理层规范。变送器(transmitter)向电线中注入约3.5ma的恒定电流。注入电流的方向代表数字逻辑电平，即待传输的信息。电流通过一根导线和接收端的终端电阻器。终端电阻器的电阻与电缆的特性阻抗相匹配以减少反射，通常约为100至120欧姆。然后电流以相反的方向返回，即经由另一根电线返回到变送器。在接收端，比较两条电线的电压，并检测终端电阻器两端电压降的极性(即差分电压)，以确定所传输信息的逻辑电平。终端电阻器两端的电压降通常约为350mv。
4.最近，lvds驱动器已被设计成在降低的电源电压下运行。为了实现这一功能，所述驱动器要么依靠减小的输出摆幅，要么牺牲全差分拓扑。还需要应用适当的终止方案，以避免传输系统的不同点中的不完全阻抗匹配引起的快速转换或振铃。快速转换包含直接影响由传输信号产生的电磁辐射emr的高频分量，这可能导致电磁兼容性(emc)问题。
5.由于所涉及部件的一些非理想性，例如：非理想的传输线特性、不完善的终端、衬底寄生效应和输入信号的时序，可以在lvds驱动器的输出端观察到电压尖峰或振铃。
6.具体而言，输入信号的不良时序可能会导致待传输信号与其反相信号之间出现非期望的延迟或时移，所述反相信号由变送器侧的驱动器针对差分信号生成。这种时移被视为变送器输出端处的非理想阻抗匹配。在现有技术中，例如通过使用不同速度的反相器来克服这种时移。在不同的方法中，控制驱动器的输出电压的波形的斜率。
7.然而，使用所述方法很难满足所有不同的过程角(process corner)，即制造参数的极端变化，例如集成电路必须在其下正确运行的掺杂和温度变化。差分信号之间的时移在低频时可以忽略不计，而在高频时变得更加明显。控制驱动器的输出斜率往往很耗电且可能不适用于以不同频率运行的多用途lvds。
8.因此，一个目的在于提供用于lvds的驱动器电路、用于lvds的线路驱动器装置以及用于操作lvds驱动器电路的方法中，其减少了驱动器输出端处的非理想性。
9.该目的通过独立权利要求的主题得以实现。实施例和发展方案在从属权利要求中限定。
10.在一个实施例中，用于低电压差分信号lvds的驱动器电路包括相位对准电路和输出驱动器电路。相位对准电路包括被配置为接收输入信号的输入端、被配置为根据输入信号提供内部信号的第一输出端、以及被配置为提供反相内部信号的第二输出端，所述反相内部信号是内部信号的反相信号。输出驱动器电路耦合到相位对准电路并且包括被配置为
接收内部信号的第一输入端、被配置为接收反相内部信号的第二输入端、被配置为根据内部信号提供输出信号的第一输出端、以及被配置为提供反相输出信号的第二输出端，所述反相输出信号是输出信号的反相信号。其中，相位对准电路被配置为提供相位与内部信号的相位对准的反相内部信号。
11.输入信号供应到用于lvds的驱动器电路的相位对准电路的输入端。相位对准电路根据输入信号生成内部信号。相位对准电路还生成反相内部信号。因此，反相内部信号的相位与内部信号的相位对准。输出驱动器电路接收内部信号和反相内部信号，并由此提供输出信号和反相输出信号。
12.相位对准电路生成边沿彼此同相的内部信号和反相内部信号。因此，这些信号在改变它们的逻辑状态时在为驱动器电路供电的电源电压的中间处交叉。输出驱动器的输入端处的时序非理想性大部分被移除。由于用于lvds的驱动器电路使用内部信号和反相内部信号生成输出信号和反相输出信号，因此输出信号和反相输出信号的相位也彼此对准。由此，用于lvds的驱动器电路的输出波形变得平缓，非理想性减少。
13.此外，所提出的用于lvds的驱动器电路，即lvds驱动器电路，能够以不同的频率工作，接近结构的极限，与现有技术相比具有更低的功耗。
14.除非另有说明，否则以上提供的术语定义也适用于以下描述。
15.在一项发展方案中，相位对准电路包括第一反相器、第二反相器和第三反相器。第一反相器具有连接到相位对准电路的输入端的输入端、被配置为根据输入信号提供反相输入信号的输出端、连接到电源电压端子的第一反相器电源端子、以及连接到参考电压端子的第一反相器参考端子。第二反相器具有连接到第一反相器的输出端的输入端、被配置为根据反相输入信号提供内部信号的输出端、经由第一开关连接到电源电压端子的第二反相器电源端子、以及经由第二开关连接到参考电压端子的第二反相器参考端子。第三反相器具有连接到第一反相器的输入端的输入端和被配置为根据输入信号提供反相内部信号的输出端。第三反相器还具有第三反相器电源端子和第三反相器参考端子，所述第三反相器电源端子连接到第二反相器的第二反相器电源端子并经由第三开关连接到电源电压端子，所述第三反相器参考端子连接到第二反相器的第二反相器参考端子并经由第四开关连接到参考电压端子。
16.第一反相器接收输入信号并由此通过信号反相提供反相输入信号。第二反相器接收反相输入信号，并由此通过将反相输入信号反相来提供内部信号。第三反相器接收输入信号、将输入信号反相并由此在相位对准电路的第二输出端处提供反相内部信号。通过第一开关、第二开关、第三开关和第四开关，反相输入信号的反相和第二反相器的内部信号的提供与输入信号的反相和由第三反相器对反相内部信号的提供在时间上同步。
17.由此，有利的是，内部信号的边沿与反相输入信号的边沿同相。
18.在一项发展方案中，第一开关具有连接到第二反相器的输出端的控制输入端。第二开关具有也连接到第二反相器的输出端的控制输入端。第三开关具有连接到第三反相器的输出端的控制输入端。第四开关具有也连接到第三反相器的输出端的控制输入端。
19.所述开关彼此之间的耦合以及分别与第二反相器和第三反相器的耦合使得内部信号和反相输入信号的相位同步。因此，内部信号和反相输入信号在改变它们相应的逻辑状态时在提供给电源电压端子的电源电压的中间处交叉。
20.在一项发展方案中，第一反相器包括第一对互补金属氧化物半导体(mos)晶体管。第二反相器包括第二对互补mos晶体管。第三反相器包括第三对互补mos晶体管。
21.在另一项发展方案中，第一开关包括mos晶体管，所述mos晶体管具有连接在电源电压端子和第二反相器的第二反相器电源端子之间的受控部分。第二开关包括mos晶体管，所述mos晶体管具有连接在参考电压端子和第二反相器的第二反相器参考端子之间的受控部分。第三开关包括mos晶体管，所述mos晶体管具有连接在电源电压端子和第三反相器的第三反相器电源端子之间的受控部分。第四开关包括mos晶体管，所述mos晶体管具有连接在参考电压端子和第三反相器的第三反相器参考端子之间的受控部分。
22.在mos晶体管中，受控部分在其源极和漏极端子之间延伸。其栅极端子代表其控制输入端。
23.在一项发展方案中，相位对准电路还包括第一电容器和第二电容器。第一电容器耦合到相位对准电路的第一输出端且耦合到参考电压端子。第二电容器耦合到相位对准电路的第二输出端且耦合到参考电压端子。
24.第一电容器和第二电容器在相位对准电路的输出端处实现电容性负载，以更好地控制内部信号和反相内部信号的斜率。第一电容器和第二电容器的电容值彼此适配，即第一电容器和第二电容器的电容值基本相等。电容值也可以是可变的以适应不同的需要。
25.在进一步的发展方案中，输入信号包括数字信号。
26.输入信号包括使用上文指定的lvds驱动器电路传输的信息。因此，输入信号可以采用不同的逻辑电平，例如，对应于值一的高电平，或者对应于值零的低电平。反相信号具有与原始信号相反的逻辑电平。
27.在进一步的发展方案中，输出驱动器电路被配置为使用恒定电流提供输出信号和反相输出信号。其中，电流的方向代表输出信号和反相输出信号的逻辑电平。
28.输出驱动器电路提供符合lvds标准ansi/tia/eia-644所限定的要求的输出信号和反相输出信号。由于内部信号和反相输入信号彼此同相并且用作输出驱动器电路的输入信号，所以输出信号和反相输出信号也彼此同相。与输入信号的频率无关地，避免了输出驱动器电路的第一输出端和第二输出端的超调。
29.在一个实施例中，用于lvds的线路驱动器装置包括如上指定的驱动器电路。其中，输入信号包括电压信号，输出信号和反相输出信号表示线路驱动器装置的差分电压输出信号。
30.线路驱动器装置符合lvds标准。有利的是它提供了边沿彼此同相对准(即去除了非理想性)的差分电压输出信号。
31.在一个实施例中，一种用于操作lvds驱动器电路的方法包括以下步骤：
32.在lvds驱动器电路的相位对准电路的输入端处接收输入信号，
33.通过相位对准电路根据输入信号生成内部信号，
34.通过相位对准电路生成反相内部信号，所述反相内部信号是内部信号的反相信号，反相内部信号的相位与内部信号的相位对准，
35.通过相位对准电路将内部信号和反相内部信号供应给lvds驱动器电路的输出驱动器电路并由此通过输出驱动器电路提供输出信号和反相输出信号。
36.由于相位对准的反相内部信号和内部信号的生成，输出驱动器电路能够提供相位
也彼此同步的输出信号和反相输出信号。从而，与输入信号的频率无关地避免了输出信号或反相输出信号的超调。减少了非理想性。
37.所述方法可用于操作上述用于lvds的驱动器电路。
38.在一项发展方案中，根据输入信号生成内部信号包括以下步骤：
39.将输入信号反相并由此提供反相输入信号，
40.将反相输入信号反相并由此提供内部信号，
41.并且其中，生成反相内部信号包括：
42.将输入信号反相并由此提供反相内部信号，
43.其中，反相输入信号并由此提供内部信号与将输入信号反相并由此提供反相内部信号在时间上同步。
44.在一项发展方案中，内部信号的边沿与反相输入信号的边沿同相。
45.内部信号和反相内部信号的边沿的同步以及在提供输出信号和反相输出信号时使用内部信号和反相输入信号实现不具有电压尖峰的可接受的输出波形，而与输入信号频率和过程变化无关。此外，与现有技术的方法相比，消耗的功率更少。
46.下文将参考附图使用示例性实施例详细解释所提出的lvds驱动器电路和相应的方法。功能相同或具有相同效果的部件和电路元件具有相同的附图标记。以下各图中，电路部分或部件只要功能相对应，将不再重复对其的描述。
47.其中，
48.图1示出了所提出的lvds驱动器电路的示例性实施例，
49.图2示出了所提出的相位对准电路的示例性实施例，
50.图3示出了所提出的相位对准电路的示例性实施方式，
51.图4示出了所提出的lvds驱动器电路的示例性实施方式，和
52.图5示出了所提出的针对lvds驱动器电路的示例性信号图。
53.图1示出了所提出的lvds驱动器电路的示例性实施例。驱动器电路包括相位对准电路20和输出驱动器电路30。相位对准电路20包括输入端21、第一输出端22和第二输出端23。输入端21被配置为接收输入信号vin。第一输出端22被配置为提供内部信号vint，所述内部信号vint是输入信号vin的函数。第二输出端23被配置为提供反相内部信号vintn，所述反相内部信号vintn是内部信号vint的反相信号，或者换句话说，所述反相内部信号vintn是内部信号vint的反相形式。输出驱动器电路30耦合到相位对准电路20。输出驱动器电路30具有第一输入端31、第二输入端32、第一输出端33和第二输出端34。第一输入端31连接到相位对准电路20的第一输出端22。第一输入端31被配置为接收内部信号vint。输出驱动器电路30的第二输入端32连接到相位对准电路20的第二输出端23。输出驱动器电路30的第二输入端32被配置为接收反相内部信号vintn。输出驱动器电路30的第一输出端33被配置为根据内部信号vint提供输出信号vout。输出驱动器电路30的第二输出端34被配置为提供反相输出信号voutn，所述反相输出信号voutn是输出信号vout的反相信号，或者换句话说，所述反相输出信号voutn是输出信号vout的反相形式。
54.相位对准电路20的第一输出端22和输出驱动器电路30的第一输入端31之间的连接，以及相位对准电路20的第二输出端23和输出驱动器电路30的第二输入端32之间的连接均都可以实现为中间没有任何附加电路元件的直接连接。
55.相位对准电路20接收输入信号vin并由此提供内部信号vint和反相内部信号vintn，其中，反相内部信号vintn的相位与内部信号vint的相位对准。输出驱动器电路30使用内部信号vint和反相内部信号vintn并由此提供输出信号vout和反相输出信号voutn，例如作为具有恒定电流水平的差分电压。输入信号vin包括数字信号，例如电压。
56.相位对准电路20根据单端输入信号vin产生差分信号，即相位相互对准的内部信号vint和反相内部信号vintn。这意味着，例如，作为输入信号vin的上升沿的函数的内部信号vint的上升沿与反相内部信号vintn的下降沿在时间上同步。换句话说，例如在输入信号vin发生电平变化时，内部信号vint和反相内部信号vintn在由电源电压定义的输入电压范围的中间处交叉。因此，输出驱动器电路30的输出端34和输出端33处的差分信号也彼此在相位上同步，当输入信号vin的电平发生变化时在电源电压电平的中间处交叉。与输入信号vin的频率无关，避免输出端33和输出端34处的超调和尖峰。
57.图2示出了所提出的相位对准电路的示例性实施例。相位对准电路20包括第一反相器24、第二反相器25和第三反相器26。此外，相位对准电路20包括第一开关m10、第二开关m17、第三开关m11和第四开关m18。第一反相器24具有耦合到相位对准电路20的输入端21的输入端。第一反相器24还具有连接到电源电压端子11的第一反相器电源端子241和连接到参考电压端子10的第一反相器参考端子242。第一反相器24还具有被配置为根据输入信号vin提供反相输入信号vinn的输出端。
58.第二反相器25具有直接连接到第一反相器24的输出端的输入端。第二反相器25还具有第二反相器电源端子251，其经由第一开关m10连接到电源电压端子11。第二反相器25还具有第二反相器参考端子252，其经由第二开关m17连接到参考电压端子10。第二反相器25具有被配置为根据反相输入信号vinn提供内部信号vint的输出端。
59.第三反相器26具有直接连接到相位对准电路20的输入端21的输入端。第三反相器26还具有第三反相器电源端子261，其以直接的方式连接到第二反相器25的第二反相器电源端子251。第三反相器电源端子261还经由第三开关m11连接到电源电压端子11。第三反相器26还具有第三反相器参考端子262，其以直接的方式连接到第二反相器25的第二反相器参考端子252。第三反相器参考端子262还经由第四开关m18连接到参考电压端子10。第三反相器26也具有被配置为根据输入信号vin提供反相内部信号vint的输出端。
60.相位对准电路20还具有第一电容器c1和第二电容器c2。第一电容器c1一方面连接到相位对准电路20的第一输出端22，另一方面连接到参考电压端子10。第二电容器c2一方面连接到相位对准电路20的第二输出端23，另一方面连接到参考电压端子10。
61.电源电压端子11被提供以电源电压，而参考电压端子连接到参考电压，例如接地。
62.第一反相器24接收输入信号vin并由此通过信号反相提供反相输入信号vinn。第二反相器25接收反相输入信号vinn并由此通过信号反相产生内部信号vint。第三反相器26接收输入信号vin并由此通过信号反相产生反相内部信号vintn。第二反相器25的操作通过四个开关m10、m11、m17和m18以及反相器电源端子251和261之间的直接连接以及反相器参考端子252和262之间的直接连接而与第三反相器26的操作同步。为此，第一开关m10和第二开关m17的控制输入端直接连接到第二反相器25的输出端，第三开关m11和第四开关m18的控制输入端直接连接到第三反相器26的输出端。
63.所述四个开关m10、m17、m11、m18均实现为mos晶体管。在图2中描绘的示例中，第一
开关m10和第三开关m11均被实现为pmos晶体管，而第二开关m17和第四开关m18均被实现为nmos晶体管。所述晶体管的尺寸彼此适配。
64.在示例中，输入信号vin处于低电平或为零。因此，在第一反相器24的输出端处的反相输入信号vinn处于高电平或为一。第二反相器25的输出变为零，这同时导通第一开关m10的晶体管并关断第二开关m17的晶体管。第三反相器26的输出变高，这同时导通第四开关m18的晶体管并关断第三开关m11的晶体管。晶体管m10和m18用作电流发生器。因此，第三反相器26输出端处的反相内部信号vintn的输出延迟由其与第二反相器25输出端处的内部信号vint的边沿重叠来确定。这导致内部信号vint的边沿与反相内部信号vinn同步。
65.每当由于某种原因，一个输出改变状态的速度比另一个慢，例如，内部信号vint由于其多具有一个反相器而较慢，电路不平衡，使得pmos晶体管中的电流比nmos晶体管中的电流更高。因此，内部信号vint比反相内部信号vintn切换得更快，从而恢复两个输出端22、23之间的最终延迟。速度与反相器上流动的电流成正比，与第一电容器c1和第二电容器c2的尺寸成反比。考虑到电容器c1、c2的良好匹配，或可微调(trimmable)电容器的使用以及反相器之间电流发生器的共享，实现了内部信号vint和反相内部信号vintn的相等斜率。
66.图3示出了所提出的相位对准电路的示例性实施方式。图3中所描述的电路与图2的电路重合，其中，图3示出了基于互补晶体管对的第一反相器、第二反相器和第三反相器的实现可能性。
67.第一反相器24在该示例中包括第一对互补mos晶体管m9、m16，其中，m9被实现为pmos晶体管，而m16被实现为nmos晶体管。第二反相器25包括第二对互补mos晶体管m12、m14。晶体管m12被实现为pmos晶体管，而晶体管m14被实现为nmos晶体管。第三反相器26包括一对互补的mos晶体管m13、m15。其中，晶体管m13实现为pmos晶体管，而晶体管m15实现为nmos晶体管。
68.图4示出了所提出的lvds驱动器电路的示例性实施方式。驱动器电路包括如图3所描述的相位对准电路20和以更多实施细节示出的输出驱动器电路30。电源电压端子11被供应有电源电压vcc。输出驱动器电路30包括晶体管m1、m2、m3、m4、m5、m6、m7和m8。此外，输出驱动器电路30包括提供恒定电流ibias的电流源。晶体管m1、m2、m3和m7被实现为pmos晶体管，而晶体管m4、m5、m6和m8被实现为nmos晶体管。输出驱动器电路30实现标准lvds驱动器，其接收数字信号(即内部信号vint和vintn)，并提供输出信号vout以及反相输出信号voutn。晶体管m1和m6充当由晶体管m2、m3、m4和m5形成的pn结构的电流发生器。其中，晶体管m2和m4作为反相器，晶体管m3和m5作为反相器。
69.通过使用相位对准电路20，恢复或避免了现有技术实现中存在的在输出驱动器电路30的输入端处的输入信号及其反相形式之间的反相时间偏移。因此，由相位对准电路20生成的信号(即内部信号vint和反相内部信号vintn)在相位上是同步的，这避免了输出驱动器电路30的输出端33和34处的超调和电压尖峰。
70.替代地，可以采用本领域技术人员已知的输出驱动器来实现输出驱动器电路30。
71.图5示出了所提出的lvds驱动器电路的示例信号图。图5的上部部分示出了相对于以微秒为单位的时间t的内部信号vint、反相内部信号vintn、输出信号vout和反相输出信号voutn的过程。信号被实现为电压。内部信号vint从逻辑低到逻辑高的转变与反相内部信号vintn从逻辑高到逻辑低的转变一致。可以很容易地确定信号在电源电压的大约一半处
交叉，即大约3.5v。提供的输出信号vout和voutn在没有超调的情况下，也在差分输出电压范围的中间处交叉。
72.所描述的电路能够提供在电源电压范围的中间彼此交叉的内部信号vint及其反相形式vintn，用于基本上所有的电源电压和温度条件，并且与其部件的匹配好坏无关。
73.图5的下部部分示出了不同角的差分输出电压，即输出信号vout与反相输出信号voutn之间的电压差。
74.应当理解，本发明不限于所公开的实施例以及上文具体示出和描述的内容。相反，可以有利地组合单独的从属权利要求或说明书中记载的特征。此外，本发明的范围包括那些对于本领域技术人员显而易见的并且落入所附权利要求范围内的变化和修改。权利要求或说明书中使用的术语“包括”不排除相应特征或过程的其他元素或步骤。在术语“一”或“一个”与特征结合使用的情况下，它们不排除多个这样的特征。此外，权利要求中的任何附图标记不应被解释为对范围的限制。
75.附图标记列表
76.10参考电压端子
77.11电源电压端子
78.20 相位对准电路
79.30 输出驱动器电路
80.21、31、32输入端
81.22、33、34输出端
82.24、25、26反相器
83.241、242、251、252、261、262端子
84.c1、c2电容器
85.ibias电流
86.vin、vint、vout信号
87.vinn、vintn、voutn反相信号
88.vcc电源电压
89.m1、m2、m3、m4、m5、m6、m7晶体管
90.m8、m9、m10、m11、m12、m13晶体管
91.m14、m15、m16、m17、m18晶体管

技术特征：

1.一种用于低电压差分信号lvds的驱动器电路，包括：相位对准电路(20)，其包括被配置为接收输入信号(vin)的输入端(21)、被配置为根据所述输入信号(vin)提供内部信号(vint)的第一输出端(22)、和被配置为提供反相内部信号(vintn)的第二输出端(23)，所述反相内部信号是所述内部信号(vint)的反相信号，以及耦合到所述相位对准电路(20)的输出驱动器电路(30)，所述输出驱动器电路(30)包括被配置为接收所述内部信号(vint)的第一输入端(31)、被配置为接收所述反相内部信号(vintn)的第二输入端(32)、被配置为根据所述内部信号(vint)提供输出信号(vout)的第一输出端(33)和被配置为提供反相输出信号(voutn)的第二输出端(34)，所述反相输出信号是所述输出信号(vout)的反相信号，其中，所述相位对准电路(20)被配置为提供相位与所述内部信号(vint)的相位对准的反相内部信号(vintn)，其中，所述相位对准电路(20)包括：第一反相器(24)，其具有连接到所述相位对准电路(20)的输入端(21)的输入端、被配置为根据所述输入信号(vin)提供反相输入信号(vinn)的输出端、连接到电源电压端子(11)的第一反相器电源端子(241)和连接到参考电压端子(10)的第一反相器参考端子(242)，第二反相器(25)，其具有连接到所述第一反相器(24)的输出端的输入端、被配置为根据所述反相输入信号(vinn)提供所述内部信号(vint)的输出端、经由第一开关(m10)连接到所述电源电压端子(11)的第二反相器电源端子(251)和经由第二开关(m17)连接到所述参考电压端子(10)的第二反相器参考端子(252)，以及第三反相器(26)，其具有：连接到所述第一反相器(24)的输入端的输入端；被配置为根据所述输入信号(vin)提供所述反相内部信号(vintn)的输出端；第三反相器电源端子(261)，其连接到所述第二反相器(25)的第二反相器电源端子(251)并经由第三开关(m11)连接到所述电源电压端子(11)；以及第三反相器参考端子(262)，其连接到所述第二反相器(25)的第二反相器参考端子(252)并经由第四开关(m18)连接到所述参考电压端子(10)。2.根据权利要求1所述的驱动器电路，其中所述第一开关(m10)具有连接到所述第二反相器(25)的输出端的控制输入端，所述第二开关(m17)具有连接到所述第二反相器(25)的输出端的控制输入端，所述第三开关(m11)具有连接到所述第三反相器(26)的输出端的控制输入端，并且所述第四开关(m18)具有连接到所述第三反相器(26)的输出端的控制输入端。3.根据权利要求1或2所述的驱动器电路，其中所述第一反相器(24)包括第一对互补金属氧化物半导体mos晶体管(m9、m16)，所述第二反相器(25)包括第二对互补mos晶体管(m12、m14)，所述第三反相器(26)包括第三对互补mos晶体管(m13、m15)。4.根据权利要求1至3中任一项所述的驱动器电路，其中所述第一开关(m10)包括mos晶体管，其具有连接在所述电源电压端子(11)和所述第二反相器(25)的第二反相器电源端子(251)之间的受控部分，所述第二开关(m17)包括mos晶体管，其具有连接在所述参考电压端子(10)和所述第二反相器(25)的第二反相器参考端子(252)之间的受控部分，所述第三开关(m11)包括mos晶体管，其具有连接在所述电源电压端子(11)和所述第三
反相器(26)的第三反相器电源端子(261)之间的受控部分，所述第四开关(m18)包括mos晶体管，其具有连接在所述参考电压端子(10)和所述第三反相器(26)的第三反相器参考端子(262)之间的受控部分。5.根据权利要求1至4中任一项所述的驱动器电路，其中，所述相位对准电路(20)还包括：第一电容器(c1)，其耦合到所述相位对准电路(20)第一输出端(22)且耦合到所述参考电位端子(10)，和第二电容器(c2)，其耦合到所述相位对准电路(20)的第二输出端(23)且耦合到所述参考电位端子(10)。6.根据权利要求1至5中任一项所述的驱动器电路，其中，所述输入信号(vin)包括数字信号。7.根据权利要求1至6中任一项所述的驱动器电路，其中，所述输出驱动器电路(30)被配置为利用恒定电流(ibias)提供所述输出信号(vout)和所述反相输出信号(voutn)，其中，所述电流(ibias)的方向代表所述输出信号(vout)和所述反相输出信号(voutn)的逻辑电平。8.一种用于低电压差分信号lvds的线路驱动器装置，包括根据权利要求1至7中任一项所述的驱动器电路，其中，所述输入信号(vin)包括电压信号，并且所述输出信号(vout)和所述反相输出信号(voutn)代表所述线路驱动器装置的差分电压输出信号。9.一种用于操作根据权利要求1至8中任一项所述的低电压差分信号lvds驱动器电路的方法，包括以下步骤：在所述驱动器电路的相位对准电路(20)的输入端(21)处接收输入信号(vin)，通过所述相位对准电路(20)根据所述输入信号(vin)生成内部信号(vint)，通过所述相位对准电路(20)生成反相内部信号(vintn)，所述反相内部信号是所述内部信号(vint)的反相信号，所述反相内部信号(vintn)的相位与所述内部信号(vint)的相位对准，通过所述相位对准电路(20)将所述内部信号(vint)和所述反相内部信号(vintn)供应给所述驱动器电路的输出驱动器电路(30)，并由此通过所述输出驱动器电路(30)提供输出信号(vout)和反相输出信号(voutn)。10.根据权利要求9所述的方法，其中，根据所述输入信号(vin)生成内部信号(vint)包括：将所述输入信号(vin)反相并由此提供反相输入信号(vinn)，将所述反相输入信号(vinn)反相并由此提供所述内部信号(vint)，并且其中，生成反相内部信号(vint)包括：将所述输入信号(vin)反相并由此提供所述反相内部信号(vintn)，其中，将所述反相输入信号(vinn)反相并由此提供所述内部信号(vint)与将所述输入信号(vin)反相并由此提供所述反相内部信号(vintn)在时间上同步。11.根据权利要求9或10所述的方法，其中，所述内部信号(vint)的边沿与所述反相内部信号(vintn)的边沿同相。

技术总结

在一个实施例中，用于低电压差分信号LVDS的驱动器电路包括相位对准电路(20)和输出驱动器电路(30)，所述相位对准电路(20)包括被配置为接收输入信号(Vin)的输入端(21)、被配置为根据输入信号(Vin)提供内部信号(Vint)的第一输出端(22)，以及被配置为提供反相内部信号(VintN)的第二输出端(23)，所述反相内部信号(VintN)是内部信号(Vint)的反相信号，所述输出驱动器电路(30)耦合到所述相位对准电路(20)，所述输出驱动器电路(30)包括被配置为接收内部信号(Vint)的第一输入端(31)、被配置为接收反相内部信号(VintN)的第二输入端(32)、被配置为根据内部信号(Vint)提供输出信号(Vout)的第一输出端(33)以及被配置为提供反相输出信号(VoutN)的第二输出端(34)，所述反相输出信号(VoutN)是输出信号(Vout)的反相信号。其中，所述相位对准电路(20)被配置为提供相位与内部信号(Vint)的相位对准的反相内部信号(VintN)。信号(VintN)。信号(VintN)。