存储器的故障位计数电路及其方法与流程

阅读：评论：0

1.本发明是关于一种用于存储器的故障位计数电路及其方法。

背景技术：

2.例如快闪存储器装置之类的存储器装置在程序化验证操作中需要故障位计数(failure bit count，fbc)功能，因为存储器装置允许扇区中出现n位故障。为了纠正这些故障位，存储器装置需要纠错码(error correction code，ecc)引擎。
3.图1绘示了用于修复存储器装置中的存储单元和故障位计数机制的配置。如图1所示，存储器装置的一页10可以包括多个一般区域12，例如扇区-1、扇区-2、扇区-3和扇区-4，以及冗余区域14。冗余区域14的结构与一般区域12基本相同。当任一一般区域12中的故障位数大于允许故障位数时，冗余区域14用于取代一般区域，以修复存储器。
4.此外，图2绘示了用于存储器装置的故障位计数电路。页缓冲器中设有故障位计数电路的故障位计数单元fbc-1，但是不提供行冗余地址信息。因此，在现有技术中，获取故障位数的可能方式是计算针对每一页而不是针对每一扇区。最后，故障位计数单元fbc-1输出故障位计数电流i
sec1
，该故障位计数电流i
sec1
随着故障位数目n的增加而增加。比较器cmp1将故障位计数电流i
sec1
与参考电流i
ref
进行比较，以输出判断信号judge[n]。
[0005]
通过故障位计数单元fbc-1，当程序化验证失败(如虚线所示，提供低电平l给故障位计数单元fbc-1)且节点l1s保持低电平l时，nmos晶体管n2便导通。当故障位数目为n，故障位计数电流i
sec1
等于故障位电流i
fb
乘以数目n的值。此外，包括nmos晶体管n11、n12的参考电流发生器(电流镜)向比较器cmp1提供参考电流i
ref
。因此，比较器cmp1可输出判断信号judge[n]，以指示故障位数目n。
[0006]
然而，在上述配置中，只能针对每一页进行故障位计数。因此，有必要提供一种能够对每个扇区进行故障位计数的故障位计数电路。

技术实现要素：

[0007]
基于上述说明，根据本发明一实施方式，提供一种存储器阵列之故障位计数电路，其中所述存储器阵列包括多个页面，所述多个页面中的每一个包括多个扇区和一冗余列。所述多个页面的各页面之故障位计数电路包括：多个故障位计数单元，其中所述多个故障位计数单元中的每一个分别耦接至各所述多个扇区中一个，以提供故障位计数电流；冗余故障位计数单元，耦接所述冗余列并提供冗余电流；开关，具有第一端和第二端，其中所述开关被切换以耦合至所述多个故障位计数单元的输出之一，以接收来自所述多个故障位计数单元之一的所述故障位计数电流；以及比较器，具有第一输入端、第二输入端与输出端，其中所述第一输入端接收参考电流，所述第二输入端接收所述故障测量电流和所述冗余电流相加得到的测量电流，且所述比较器通过比较所述参考电流和所述故障测量电流，使所述输出端输出判断信号，以指示所述多个扇区每一个的故障位的数量。
[0008]
根据本发明一实施方式，在上述故障位计数电路中，更包括：第一电流-电压转换
器，将所述参考电流转换为参考电压；以及第二个电流-电压转换器，将所述测量电流转换为测量电压。
[0009]
根据本发明一实施方式，在上述故障位计数电路中，更包括分压器，其将所述参考电压分成n个分压参考电压，其中n等于所述多个扇区的每一个的所述故障位的允许数量。
[0010]
根据本发明一实施方式，在上述故障位计数电路中，所述比较器还包括n个比较器模块，其中所述n个比较器模块的每一个具有第一输入端，接收所述n分压参考电压中之对应分压参考电压；所述n个比较器模块的每一个具有第二输入端，接收所述测量电压，及所述n个比较器模块的输出提供所述判断信号。
[0011]
根据本发明一实施方式，在上述故障位计数电路中，所述开关包括具有与所述多个扇区相同数量的多个晶体管，所述多个晶体管分别对应连接到所述多个扇区，且所述多个晶体管以并联方式连接并且以一次仅导通所述多个晶体管的其中之一的方式来进行操作。
[0012]
根据本发明一实施方式，在上述故障位计数电路中，所述多个故障位计数单元中的每一个包括电流镜和耦合到所述电流镜的锁存器，并且对所述扇区的程序化验证的结果锁存于所述锁存器，以便在所述程序化验证失败时，将所述电流镜致能。
[0013]
根据本发明一实施方式，在上述故障位计数电路中，所述冗余故障位计数单元具有与所述多个故障位计数单元中的每一个相同的配置。
[0014]
根据本发明一实施方式，在上述故障位计数电路中，更包括至少一个用于产生所述参考电流的参考电流发生器。根据本发明一实施方式，在上述故障位计数电路中，所述至少一个参考电流发生器设置在所述存储器阵列的页缓冲器中的井拾取区中。
[0015]
根据本发明一实施方式，在上述故障位计数电路中，在所述存储器阵列的页缓冲器中设置有所述多个故障位计数单元和所述冗余故障位计数单元。
[0016]
根据本发明一实施方式，在上述故障位计数电路中，所述比较器和所述开关设置在所述存储器阵列的周边区域。
[0017]
根据本发明一实施方式，在上述故障位计数电路中，所述判断信号采用热码或二进位码。
[0018]
根据本发明另一实施方式，提供一种存储器阵列之故障位计数电路的计数方法，其中所述存储器阵列包括多个页，所述页中的每一个包括多个扇区和冗余列，所述多个扇区中的每一个设置有故障位计数单元且所述冗余列具有冗余故障位计数单元。每个扇区的所述计数方法包括：以所述故障位计数单元提供故障位计数电流；通过冗余故障位计数单元提供冗余电流；通过将所述故障位计数电流和所述冗余电流相加，产生故障测量电流；以及将所述故障测量电流与参考电流进行比较，以提供判断信号来指示所述多个扇区每一个的故障位的数量。
[0019]
根据本发明一实施方式，在上述故障位计数方法中，包括：将所述故障测量电流转换为故障测量电压；将所述参考电流转换为参考电压；以及将所述故障测量电压与所述参考电压进行比较，提供所述判断信号。
[0020]
根据本发明一实施方式，在上述故障位计数方法中，所述判断信号采用热码或二进位码。
[0021]
根据本发明，为一页的每个扇区都设置故障位计数单元，冗余行也设置相同的故
障位计数单元。此外，通过将故障位计数电流和冗余电流相加来与参考电流进行比较，从而可以有效地确定每个扇区中的故障位数目。
附图说明
[0022]
图1绘示用于存储器装置中修复存储单元的架构和故障位计数机制。
[0023]
图2绘示根据现有技术之用于存储器的故障位计数电路。
[0024]
图3绘示根据本发明一个实施例之用于存储器阵列的故障位计数电路。
[0025]
图4绘示存储器阵列的故障位计数电路的布局的示意图。
[0026]
图5绘示根据本发明一实施例之故障位计数电路的示例性详细架构示意图。
[0027]
图6绘示根据本发明实施例的存储器之故障位计数方法的流程示意图。
[0028]
10、100：存储器阵列
[0029]
101：页
[0030]
12、102：一般区域
[0031]
14、104：冗余区域
[0032]
106：比较器
[0033]
108：页缓冲器
[0034]
110：井拾取区
[0035]
112：x解码器
[0036]
120：周边区域
[0037]
130：分压器
[0038]
fbc-1～fbc-4：故障位计数单元
[0039]
fbc-red：冗余故障位计数单元
[0040]isec1
～i
sec4
：故障位计数电流
[0041]ired
：冗余电流
[0042]iref
：参考电流
[0043]ifb
：故障位电流
[0044]imeas
：故障测量电流
[0045]ibias
：电流源
[0046]
judge[n]、judge[0]～judge[3]：判断信号
[0047]
inv1、inv2：反相器
[0048]
l1s、l1r：节点
[0049]
cmp1：比较器
[0050]
comp0～comp3：比较器模块
[0051]
a1：运算放大器
[0052]
shc1：取样保持比较器
[0053]
lat1：锁存器
[0054]
n11、n12：nmos晶体管
[0055]
n1～n4：nmos晶体管
[0056]
n30～n33、n40：nmos晶体管
[0057]
n20、n21[1]～n21[4]、n22、n23：nmos晶体管
[0058]
sel[1]～sel[4]：控制信号
[0059]
net21～net23、net30、net31：节点
[0060]
vdd：电压源
[0061]
bias1：偏压
[0062]
fbref、ref：参考电流发生器
[0063]
sw1～sw4：开关
[0064]vref
、v
ref0
～v
ref3
：参考电压
[0065]vmeas
：故障测量电压
[0066]vneg
：负端电压
[0067]vpos
：正端电压
[0068]vhold
：保持电压
[0069]
r：电阻
[0070]
c1：电容器
[0071]
s100～s106：各步骤
具体实施方式
[0072]
图3绘示根据本发明一实施例之用于存储器阵列的故障位计数电路。在本实施例中，可以快闪存储器为例。快闪存储器包括具有多个存储体(bank)的存储器阵列，并且每个存储体具有多个页面，该页面还包括多个扇区。如图3所示，其例示存储器阵列100的一页101，每一页101包括多个一般区域102(例如扇区-1、扇区-2、扇区-3、扇区-4)和冗余区域(或冗余列)104。冗余区域104用于修复任意一般区域102中的存储单元。
[0073]
此外，页缓冲器108中设有多个故障位计数单元fbc-1、fbc-2、fbc-3及fbc-4，且每一故障位计数单元fbc-1、fbc-2、fbc-3和fbc-4分别耦合到扇区-1、扇区-2、扇区-3、扇区-4(一般区域102)。例如，当扇区-1存在故障位时，即程序化验证失败时，向故障位计数单元fbc-1送出低电平信号l，故障位计数单元fbc-1输出故障位计数电流i
sec1
，其是故障位电流i
fb
的n倍。即，故障位计数电流i
sec1
等于故障位电流i
fb
的n倍，其中n为故障位的数目。
[0074]
此外，在页缓冲器108中还为冗余区域104提供了冗余故障位计数单元fbc-red。冗余故障位计数单元fbc-red与故障位计数单元fbc-1、fbc-2、fbc-3和fbc-4具有相同的结构。冗余故障位计数单元fbc-red可以输出冗余电流i
red
。
[0075]
此外，故障位计数电路还包括具有第一端与第二端的开关sw1，其可切换耦接故障位计数单元fbc-1、fbc-2、fbc-3及fbc-的输出端。亦即，开关sw1可在每预定时间段切换连接至故障位计数单元fbc-1、fbc-2、fbc-3及fbc-4中的每一个，使得故障位计数单元fbc-1、fbc-2、fbc-3、fbc-4的故障位计数电流i
sec1
～i
sec4
可分别读出。
[0076]
此外，故障位计数电路还包括比较器106，其第一输入端接收参考电流i
ref
，第二输入端接收故障测量电流i
meas
，并对于每个扇区，通过比较参考电流i
ref
和故障测量电流i
meas
，使比较器106输出指示故障位数的判断信号judge[n]。故障测量电流i
meas
是通过将故障位计数电流i
sec1
(i
sec2
、i
sec3
或i
sec4
)和冗余电流i
red
相加而得的。
[0077]
例如，当开关sw1切换至连接故障位计数单元fbc-1时，故障位计数单元fbc-1将提
供故障位计数电流i
sec1
至比较器106的第二输入端。此外，冗余电流i
red
也提供给比较器106的第二输入端。结果，比较器106的第二输入端接收故障测量电流i
meas1
，其是故障位计数电流i
sec1
和冗余电流i
red
的相加。然后，比较器106将故障测量电流i
meas1
与提供给比较器106的第一输入端的参考电流i
ref
进行比较，输出一般区域102之扇区-1的判断信号judge[n]。因此，可以确定扇区-1的故障位数。然后，依次对其他扇区-2、扇区-3和扇区-4进行故障位计数。
[0078]
图4绘示存储器阵列的故障位计数电路的布局的示意图。例如，如图4所示，存储器可以包括存储器阵列100、页缓冲器108、x解码器112和周边区域120。在此，仅示例需要的部分，并且存储器还可以包括本领域技术人员可以任意增添的其他构件。在存储器阵列100与页缓冲器108中，存储器还可提供多个井拾取(well pick-up，well taps)区110，井拾取区110沿存储器阵列100的垂直方向(或称列方向)排列。存储器阵列100可以包括多个一般区102(扇区)和冗余区域104。
[0079]
如图4所示，图3所示的故障位计数单元fbc-1、fbc-2、fbc-3和fbc-4被设置在每个一般区域(扇区)102的页缓冲器108中。如图4所示，仅以故障位计数单元fbc-1作为例子进行说明，其他故障位计数单元fbc-2、fbc-3、fbc-4的设置方式也相同。值得注意的是，为了简化说明，只绘出故障位计数单元fbc-1的一个输出i
sec1
。
[0080]
如图4所示，故障位计数单元fbc-1包括nmos晶体管n1、n2和反相器inv1、inv2。nmos晶体管n2的栅极耦接节点l1r，nmos晶体管n2的漏极耦接nmos晶体管n1的源极。nmos晶体管n1的漏极接地并且nmos晶体管n1的栅极被偏压bias1所偏压。nmos晶体管n2的源极接收来自目标扇区(在本例中为扇区-1)的故障位电流i
fb
。
[0081]
此外，提供给比较器106的参考电流i
ref
可由电流镜来构成。参考电流发生器fbref被重新定位到页缓冲器108的区域中的井拾取区110中。参考电流发生器fbref的位置用“星号”做标记。此外，参考电流发生器fbref的数量及其位置可由“基本装置失配改良(mismatching improvement)”来考虑。参考电流发生器fbref越多，装置失配就越小。在这个例子中，提供了m个参考电流发生器fbref。
[0082]
例如，参考电流发生器fbref包括nmos晶体管n11和n12。nmos晶体管n12的栅极耦接电压源vdd，nmos晶体管n12的漏极连接nmos晶体管n11的源极。nmos晶体管n11的漏极接地并且nmos晶体管n11的栅极被偏压bias1所偏压。nmos晶体管n11和n12与故障位计数单元fbc-1(或fbc-2～fbc-4)的nmos晶体管n1和n2具有相同的图案密度。另外，参考电流发生器fbref中的nmos晶体管n11-n12的尺寸与故障位计数单元fbc中的nmos晶体管n1-n2的尺寸可以相同。
[0083]
此外，图3所示的故障位计数电路的开关sw1、比较器106是设置在周边区域120中。此外，提供给参考电流发生器fbref的偏压bias1也可以设置在周边区域120中。
[0084]
图5示出了根据本公开的一个实施例的故障位计数电路的示例性详细配置，并且将参考图5来描述详细操作。在该示例性实施例中，为存储器阵列的每一页提供四个扇区，并且在页缓冲器108(见图4)的井拾取区110中提供八个参考电流发生器fbref。
[0085]
参考图5，还提供四个比较器模块com0～com3作为图3所示的比较器106。根据实施例，如果一个扇区中允许有n个故障位，则可以提供n个比较器模块。在本实施例中，以一个扇区中允许有4个故障位为例。当一个扇区中没有故障位时，比较器模块com0～3的judge
[n]输出均处于低电平l。表1说明了比较器模块com0～3的输出judge[n]的组合。参照表1，当一个扇区有2个故障位时，比较器模块com0～1的judge[0]和judge[1]输出为高电平h，而比较器模块com2～3的输出judge[2]和judge[3]为低电平l。因此，可以根据比较器模块com0～3的输出judge[n]来确定每个扇区的故障位数。结果，判断信号judge[3:0]呈现热码(thermometer code)，可识别3个故障位。在4个或更多故障位的情况下，判断信号judge[n]的所有judge[3:0]都变成高电平h。另外，判断信号judge[n]也可以使用二进制码。
[0086]
表1
[0087][0088]
另外，如图5所示，虽然提供了8个参考电流发生器fbref来产生8
·iref
的参考电流，但是只需要一个参考电流发生器fbref。因此，提供一对源极耦合的nmos晶体管n32和n33以将8
·iref
的参考电流分离为流经nmos晶体管n12的参考电流i
ref
和流经nmos晶体管n13的参考电流7
·iref
。如图所示，每个参考电流发生器fbref都是一个由nmos晶体管n1、n2组成的电流镜，八个参考电流发生器fbref具有相同的配置和尺寸。
[0089]
在图5中，还提供了具有单位增益(unity gain)的负反馈配置的第一电流-电压(iv)转换器，其包括nmos晶体管n30、n32、n33和电流源i
bias
。节点net30被负反馈强制为nmos晶体管n30的临界值电压v
th
。该第一iv转换器可以在节点net30处将参考电流i
ref
转换为参考电压v
ref
。
[0090]
此外，还包括具有串联连接的电阻器的分压器130。在本例中，分压器130包括四个电阻0.5r、r、r、r，以将参考电压v
ref
分压为四个参考电压(分压参考电压)v
ref0
～v
ref3
，参考电压v
ref0
～v
ref3
分别对应地提供给比较器模块com0～3的一个输入端。另外，分压后的参考电压的数量对应于允许的故障位数量。在这个例子中，每个扇区可以允许4个故障位，故参考电压v
ref
分为四个参考电压v
ref0
～v
ref3
。
[0091]
例如，参考电压v
ref0
提供给比较器模块com0的比较器a1的一个输入端，参考电压v
ref1
提供给比较器模块com1的比较器a1的一个输入端，参考电压v
ref2
提供给比较器模块com2的比较器a1的一个输入端，且参考电压v
ref3
提供给比较器模块com3的比较器a1的一个输入端。
[0092]
另外，以4个故障位计数单元fbc-1～fbc-4为例，每个故障位计数单元fbc包括nmos晶体管n3、n4，其如图4中的故障位计数单元fbc-1～fbc-4，但为了简化省略了锁存器。如图5所示，故障位计数单元fbc-1～fbc-4分别提供故障位计数电流i
sec1
～i
sec4
。
[0093]
此外，为了在参考电流发生器fbref和故障位计数单元fbc-1～fbc-4之间保持相同的图案密度，nmos晶体管n1、n2和nmos晶体管n3、n4的尺寸相同。结果，参考电流i
ref
等于故障位电流i
fb
。
[0094]
此外，nmos晶体管n21[1]～n21[4]作为图3所示的开关sw1。nmos晶体管n21[1]～n21[4]分别对应连接故障位计数单元fbc-1～fbc-4。例如，故障位计数单元fbc-1连接至nmos晶体管n21[1]，故障位计数单元fbc-3连接至nmos晶体管n21[3]。nmos晶体管n21[1]～n21[4]分别由控制信号sec[1]～sec[3]控制导通或关闭。每次nmos晶体管n21[1]～n21[4]中只有一个导通，其他的为关闭。nmos晶体管n21[1]～n21[4]的功能类似于or运算。
[0095]
如图5所示，更提供nmos晶体管n23以连接至提供冗余电流i
red
的冗余故障位计数单元fbc-red(如图3所示)。nmos晶体管n23的栅极连接到电压源vdd，以保证nmos晶体管n23可以一直导通。
[0096]
nmos晶体管n21[1]～n21[4]和nmos晶体管n23用于提供故障测量电流i
meas
，其为冗余电流i
red
和故障位计数电流i
sec1
～i
sec4
之一的总和。之后，该故障测量电流i
meas
提供给比较器模块com0～3。
[0097]
此外，更提供了具有单位增益的负反馈配置的第二电流-电压(iv)转换器，并且包括nmos晶体管n20、n22和电流源i
bias
。节点net22被负反馈强制为nmos晶体管n20的临界值电压v
th
。该第二iv转换器可以在节点net23处将故障测量电流i
meas
转换为故障测量电压v
meas
。之后，故障测量电压v
meas
提供给比较器模块com0～3的另一输入端。
[0098]
接着，以扇区-1为例，nmos晶体管n21[1]导通，nmos晶体管n21[2]～n21[4]为截止。结果，故障测量电流i
meas
成为故障位计数电流i
sec1
和冗余电流i
red
的总和，并转换为故障测量v
meas
，之后提供给比较器模块com0～3的另一输入端。另外，参考电压v
ref0
～v
ref3
分别对应提供给比较器模块com0～3的一个输入端，例如比较器模块com0为参考电压v
ref0
，比较器模块com2为参考电压v
ref2
等等。之后，比较器模块com0将故障测量值v
meas
与参考电压v
ref0
进行比较，比较器模块com1将故障测量值v
meas
与参考电压v
ref1
进行比较，比较器模块com2将故障测量电压v
meas
与参考电压v
ref2
进行比较，并且比较器模块com3将故障测量电压v
meas
与参考电压v
ref3
进行比较。如表1所列，例如，如果扇区-1中有2个故障位，则故障测量电流i
meas
变为2i
fb
。因此，比较器模块com0、com1的输出judge[0]、judge[1]为高电平h，比较器模块com2、com3的输出judge[2]、judge[3]为低电平l。因此，如果低电平l定义为“0”并且高电平h定义为“1”，则从比较器106输出的判断信号judge[n]变为“1100”。因此，可以确定扇区-1的故障位数。
[0099]
接着，详细说明比较模块com0～com3的运作。每个比较器模块com0～com3的配置相同。在本实施例中，比较器模块com0～com3以取样保持比较器作为例子。如图5所示，每一个比较器模块com0～com3包括一个取样保持比较器shc1和一个锁存器lat1。如图所示，取样保持比较器shc1包括运算放大器a1、电容器c1、开关sw1、sw3。锁存器lat1包括反相器inv1、inv2，其如图5所示的方式连接。每一个比较器模块com0～com3还包括开关sw4，其在保持期间导通，使得锁存器lat1可以锁存运算放大器a1的输出。
[0100]
对于每个扇区，在进行程序化验证后，程序化验证的结果被锁存器(包括反相器inv1、inv2，如图4所示)锁存在节点l1r。开始时，比较器模块com0～com3处于取样期间。以扇区-1为例，nmos晶体管n21[1]～n21[4]之一导通，即nmos晶体管n21[1]被控制信号sel[1]导通，故障位计数电流i
sec1
和冗余电流i
red
相加以产生故障测量电流i
meas
。同时，开关sw2切换至负端电压v
neg
(即v
ref
)，且开关sw3接通而开关sw4断开。结果，运算放大器a1变成单位增益缓冲器并且保持电压v
hold
等于运算放大器a1的输出电压。另外，由于运算放大器a1的
输出电压为负端电压v
neg
，所以电容c1的两端为等电位。
[0101]
之后，比较器模块com0～com3进入保持期间。开关sw2因此切换至正端电压v
pos
(即，v
meas
)，开关sw3断开且开关sw4接通。当开关sw2切换到电压v
pos
时，开关sw2侧的电容c1的电位由负端电压v
neg
变为正端电压v
pos
。另外，保持电压v
hold
跟随开关sw2侧的c1的电位。因此，运算放大器a1是作为比较器，以比较故障测量电压v
meas
(v
pos
)和参考电压v
ref
(v
neg
)，并且运算放大器a1的输出由锁存器lat1锁存。因此，比较器模块com0～com3输出判断信号judge[3:0]。
[0102]
图6示出了根据本发明实施例的存储器故障位计数方法的流程图。该流程图针对存储器阵列的一页中的每个扇区执行。为简化起见，以下以图3中的扇区-1为例，其他扇区(扇区-2～扇区-4)的故障位数也可以同样的方式来决定。
[0103]
如图6和图3所示，在步骤s100中，故障位计数单元fbc-1提供故障位计数电流i
sec1
。例如，当对一个扇区-1进行程序化验证失败时，故障位计数单元fbc-1将锁存程序化验证的结果，以致能故障位计数单元fbc-1的电流镜，藉此产生故障位计数电流i
sec1
，即故障位电流i
fb
的n倍，其中n为故障位数量。
[0104]
在步骤s102中，冗余故障位计数单元fbc-red也提供冗余电流i
red
，如图3所示。如上所述，冗余故障位计数单元fbc-red持续地向比较器106的第二输入端提供冗余电流i
red
，如图3所示。
[0105]
接着，在步骤s104，通过将故障位计数电流i
sec1
和冗余电流i
red
相加来产生故障测量电流i
meas
。故障位计数电流i
sec1
也提供给比较器106的同一个第二输入端，藉此将故障位计数电流i
sec1
与冗余电流i
red
相加(即，故障测量电流i
meas
)并提供给比较器106.
[0106]
在步骤s106中，将故障测量电流i
meas
与参考电流i
ref
进行比较，以提供判断信号judge[n]，此判断信号judge[n]用以指示扇区的故障位数量。判断信号judge[n]可以用热码或二进位来表示，上面的表1说明了一个例子。通过使用判断信号judge[n]，可以确定故障位之数量。
[0107]
综上所述，根据本发明，为一页的每个扇区设置故障位计数单位，冗余列也设置相同的故障位计数单位。此外，通过将故障位计数电流和冗余电流相加来与参考电流进行比较，从而可以有效地确定每个扇区中的故障位的数量。

技术特征：

1.一种存储器阵列的故障位计数电路，其中所述存储器阵列包括多个页面，所述多个页面中的每一个包括多个扇区和一冗余列，各所述多个页面的所述故障位计数电路包括：多个故障位计数单元，其中所述多个故障位计数单元中的每一个分别耦接至各所述多个扇区中一个，以提供故障位计数电流；冗余故障位计数单元，耦接所述冗余列并提供冗余电流；开关，具有第一端和第二端，其中所述开关被切换以耦合至所述多个故障位计数单元的输出之一，以接收来自所述多个故障位计数单元之一的所述故障位计数电流；以及比较器，具有第一输入端、第二输入端与输出端，其中所述第一输入端接收参考电流，所述第二输入端接收所述故障测量电流和所述冗余电流相加得到的测量电流，且所述比较器通过比较所述参考电流和所述故障测量电流，使所述输出端输出判断信号，以指示所述多个扇区每一个的故障位的数量。2.如权利要求1所述的存储器阵列的故障位计数电路，还包括：第一电流-电压转换器，将所述参考电流转换为参考电压；以及第二个电流-电压转换器，将所述测量电流转换为测量电压。3.如权利要求2所述的存储器阵列的故障位计数电路，更包括：分压器，将所述参考电压分成n个分压参考电压，其中n等于所述多个扇区的每一个的所述故障位的允许数量。4.如权利要求3所述的存储器阵列的故障位计数电路，其中所述比较器还包括n个比较器模块，其中所述n个比较器模块的每一个具有第一输入端，接收所述n分压参考电压中的对应分压参考电压，所述n个比较器模块的每一个具有第二输入端，接收所述测量电压，及所述n个比较器模块的输出提供所述判断信号。5.如权利要求1所述的存储器阵列的故障位计数电路，其中所述开关包括具有与所述多个扇区相同数量的多个晶体管，所述多个晶体管分别对应连接到所述多个扇区，且所述多个晶体管以并联方式连接并且以一次仅导通所述多个晶体管的其中之一的方式来进行操作。6.如权利要求1所述的存储器阵列的故障位计数电路，其中所述多个故障位计数单元中的每一个包括电流镜和耦合到所述电流镜的锁存器，并且对所述扇区的程序化验证的结果锁存于所述锁存器，以便在所述程序化验证失败时，将所述电流镜致能。7.如权利要求1所述的存储器阵列的故障位计数电路，其中所述冗余故障位计数单元具有与所述多个故障位计数单元中的每一个相同的配置。8.如权利要求1所述的存储器阵列的故障位计数电路，更包括至少一个用于产生所述参考电流的参考电流发生器。9.如权利要求8所述的存储器阵列的故障位计数电路，其中所述至少一个参考电流发生器设置在所述存储器阵列的页缓冲器中的井拾取区中。10.如权利要求1所述的存储器阵列的故障位计数电路，其中在所述存储器阵列的页缓冲器中设置有所述多个故障位计数单元和所述冗余故障位计数单元。11.如权利要求1所述的存储器阵列的故障位计数电路，其中所述比较器和所述开关设
置在所述存储器阵列的周边区域。12.如权利要求1所述的存储器阵列的故障位计数电路，其中所述判断信号采用热码或二进位码。13.一种存储器阵列的故障位计数电路的计数方法，其中所述存储器阵列包括多个页，所述页中的每一个包括多个扇区和冗余列，所述多个扇区中的每一个设置有故障位计数单元且所述冗余列具有冗余故障位计数单元，每个扇区的所述计数方法包括：以所述故障位计数单元提供故障位计数电流；通过冗余故障位计数单元提供冗余电流；通过将所述故障位计数电流和所述冗余电流相加，产生故障测量电流；将所述故障测量电流与参考电流进行比较，以提供判断信号来指示所述多个扇区每一个的故障位的数量。14.如权利要求13所述的存储器阵列的故障位计数电路的计数方法，更包括：将所述故障测量电流转换为故障测量电压；将所述参考电流转换为参考电压；以及将所述故障测量电压与所述参考电压进行比较，提供所述判断信号。15.如权利要求13所述的存储器阵列的故障位计数电路的计数方法，其中所述判断信号采用热码或二进位码。

技术总结

一种存储器阵列的故障位计数电路，其中存储器阵列包括多个页面，多个页面中的每一个包括多个扇区和一冗余列。各页面的故障位计数电路包括：多个故障位计数单元，多个故障位计数单元中的每一个分别耦接至各扇区中，以提供故障位计数电流；冗余故障位计数单元，耦接冗余列并提供冗余电流；开关，具有第一端和第二端，其中开关被切换以耦合至多个故障位计数单元的输出之一，以接收来自多个故障位计数单元之一的故障位计数电流；及比较器，具有第一输入端、第二输入端与输出端，其中第一输入端接收参考电流，第二输入端接收故障测量电流和冗余电流相加得到的测量电流，且比较器通过比较参考电流和故障测量电流，使输出端输出判断信号，以指示各扇区的故障位的数量。以指示各扇区的故障位的数量。以指示各扇区的故障位的数量。