基于内总线的分布集中式多空间机构控制装置的制作方法

阅读：评论：0

1.本实用新型涉及空间技术应用领域，具体地，涉及基于内总线的分布集中式多空间机构控制装置。

背景技术：

2.随着空间机构运动复杂度的提升，机构控制系统正向通用化、产品化、集成化、可扩展性强方向发展。
3.传统的机构控制仅针对于单一系统，被控机构对象数量少，目前已发展到机构运动复杂，被控机构对象数量多，多系统的机构运动控制集成到一台装置实施的阶段。
4.在上述阶段中，的现有的多机构的协同控制一般采用80c32或者dsp作为主控芯片，但是80c32外围配置电路复杂，体积大，且外部io口较少，需配置io口扩展电路。

技术实现要素：

5.针对现有技术中的缺陷，本实用新型的目的是提供一种基于内总线的分布集中式多空间机构控制装置。
6.根据本实用新型提供的一种基于内总线的分布集中式多空间机构控制装置，包括若干从片fpga、主片fpga和姿控部，从片fpga与空间机构的运动部的数量相对应，其中，
7.从片fpga，用于读取空间机构的相关信息发送至主片fpga，并收取控制信息写入至空间机构的运动部；
8.主片fpga，用于读取从片fpga处获取空间机构的相关信息并上报至姿控部，接收姿控部发出的控制信息，并将控制信息写入至从片fpga；
9.姿控部，根据从主片fpga获取的空间机构的相关信息，生成控制信息并发送至主片fpga。
10.可选地，从片fpga包括内总线读模块、内总线信号预处理模块和内总线写模块，其中，
11.内总线读模块，用于读取空间机构的相关信息并输出至内总线信号预处理模块中；
12.内总线信号预处理模块，用于读取出其内总线读寄存器中的相关信息并发送至主片fpga，收取控制信息，并将控制信息发送至内总线写模块；
13.内总线写模块，将接收到的控制信息写入至空间机构的运动部。
14.可选地，主片fpga包括发送服务层数据处理模块、内总线数据链路层写功能模块、接收服务层数据处理模块、内总线数据链路层读功能模块和串口通讯模块，其中，
15.串口通讯模块，用于为主片fpga和姿控部之间空间机构的相关信息和控制信息的传输提供接口；
16.内总线数据链路层读功能模块，用于从从片fpga处读取空间机构的相关信息并发送至接收服务层数据处理模块；
17.接收服务层数据处理模块，用于接收内总线数据链路层读功能模块发送的空间机构的相关信息，并通过串口通讯模块发送至姿控部；
18.发送服务层数据处理模块，用于通过串口通讯模块从姿控部获取控制信息，并将控制信息发送至内总线数据链路层写功能模块；
19.内总线数据链路层写功能模块，用于将控制信息写入至从片fpga。
20.可选地，串口通讯模块为rs422串口通讯模块或1553串口通讯模块。
21.可选地，主片fpga与从片fpga之间通过并行数据内总线连接通信。
22.可选地，主片fpga和从片fpga均采用反熔丝fpga。
23.可选地，获取的空间机构的相关信息包括位置角度信息、绕组电流信息和速度信息。
24.与现有技术相比，本实用新型具有如下的有益效果：
25.本实用新型提供的一种基于内总线的分布集中式多空间机构控制装置，以主片fpga作为主控芯片，以从片fpga作为二级处理器，实现可扩展的机构控制标准单元功能；因此具有良好的控制实时性、功能扩展性，适用于多种类型的空间飞行器复杂机构控制系统，而且无需配置复杂的外围电路，因此有效地实现产品的小型化、轻量化，满足航天系统减重、快速发射、可重构的需求，通过总线上配置从片fpga机构标准单元实现机构控制的扩展，本装置具有模块化及可扩展性的特点。
附图说明
26.通过阅读参照以下附图对非限制性实施例所作的详细描述，本实用新型的其它特征、目的和优点将会变得更明显：
27.图1是本实用新型提供的基于内总线的分布集中式多空间机构控制装置的框图；
28.图2是本实用新型提供的的主片fpga发送数据至服务层数据处理模块的流程示意图；
29.图3是本实用新型提供的内总线数据链路层写功能模块写功能接口时序和写并行数据内总线的流程图；
30.图4是本实用新型提供的的内总线写时序流程图；
31.图5是本实用新型提供的接收服务层数据处理模块的工作流程图；
32.图6是本实用新型提供的数据链路层读功能模块的工作流程图；
33.图7是本实用新型并行数据内总线读时序流程图；
34.图8是本实用提供的并行数据内总线读取从片fpga的数据的流程图；
35.图9是本实用提供的并行数据内总线写从片fpga操作流程图。
具体实施方式
36.下面结合具体实施例对本实用新型进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本实用新型，但不以任何形式限制本实用新型。应当指出的是，对本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变化和改进。这些都属于本实用新型的保护范围。
37.如图1所示，本实用新型中的基于内总线的分布集中式多空间机构控制装置可以
包括若干从片fpga1、主片fpga2和姿控部3，从片fpga1与空间机构的运动部的数量相对应，其对应方式可以是一个从片fpga1对应一个运动部，当然，也可以是一个从片fpga1对应多个运动部，而且为了主片fpga2和从片fpga1之间的通信逻辑比较简单，主片fpga和从片fpga之间同过并行数据内总线连接通信，并行数据内总线包括地址总线和数据总线，而且，为了不易受空间单粒子影响，具有良好的抗空间单粒子翻转性能，本实施例中的主片fpga2和从片fpga1均采用反熔丝型fpga，其具体型号可以是a54sx72a，该反熔丝型fpga是一次性可编程逻辑器件，采用了反熔丝工艺，完成烧录后电路结构被固化，其中，
38.从片fpga1，用于获取空间机构的相关信息，并收取控制信息输出至空间机构的运动部。
39.可以理解的是，为了很好的实现对空间机构的运动部进行控制，一般需要读取空间机构的运动部的角度信息、绕组电流信息和速度信息等，一般情况下，空间机构的运动部一般包括电机和电机控制模块4，电机控制模块4接收控制信息对电机进行控制，控制信息一般为相应的控制命令，如速度指令和转动角度指令等；
40.而且，在实际应用中，为了更好的完成对信息的获取和转发，从片fpga1包括内总线读模块13、内总线信号预处理模块11和内总线写模块12，其中，
41.内总线读模块13，用于读取空间机构的相关信息并输出至内总线信号预处理模块11中，一般内总线读模块13会在打一拍后将空间机构的相关信息输出至内总线信号预处理模块11，其中，打一拍可以理解为一个周期，且空间机构的相关信息是在读信号下降沿输送至内总线信号预处理模块11中。
42.参照图8，在本实施例中，并行数据内总线读取从片fpga1操作的详细步骤如下：
43.步骤1：从片fpga1的内总线信号预处理模块11将输入的地址总线、读信号打一拍后输出至内总线读模块13；
44.步骤2：内总线读模块13采集到读信号下降沿时，从片fpga内部锁存相应读地址寄存器中的数据；
45.步骤3：内总线读模块13采集到读信号为低电平，且地址范围有效标志位有效时，从片fpga将锁存数据：16位机构角度旋变数据值、8位机构电机绕组电流值、4位机构电机运行状态值依次放入8位内总线读寄存器中，否则置内总线数据总线读数据为高阻。
46.内总线信号预处理模块11，用于读取出其内总线读寄存器中的相关信息并发送至主片fpga2，收取控制信息，收取的控制信息一般存放在内总线信号预处理模块11的8位内总线读寄存器中，并将控制信息发送至内总线写模块12；
47.内总线写模块12，将接收到的控制信息写入至空间机构的运动部，可以理解的是，一般是将控制信息写入电机控制模块4的电机控制寄存器中，电机控制寄存器一般是8位的寄存器，电机控制寄存器的控制信息供电机使用。
48.请参阅图9，在本实施例中，并行数据内总线写从片fpga1操作的详细步骤如下：
49.步骤1：从片fpga1的内总线信号预处理模块11将输入的地址总线、写信号打一拍后输出至内总线写模块12；
50.步骤2：内总线写模块12采集到写信号下降沿时，从片fpga1根据地址总线的对应地址，将数据总线的值放入对应地址寄存器中：8位机构电机控制指令地址寄存器、24位数据至机构电机速度细分定时器、8位数据至电机控制使能寄存器(地址为电机控制指令寄存
器和速度细分定时器中数据的校验和(按字节异或))，供电机控制模块4使用。
51.主片fpga2，用于将从从片fpga1处获取空间机构的相关信息并上报至姿控部3，接收姿控部3发出的控制信息，并将控制信息发送至从片fpga1；
52.可以理解的是，在实际应用中，主片fpga2一般包括发送服务层数据处理模块21、内总线数据链路层写功能模块22、接收服务层数据处理模块23、内总线数据链路层读功能模块24和串口通讯模块25，其中，
53.发送服务层数据处理模块21，用于通过串口通讯模块25从姿控部3获取控制信息，并将控制信息发送至内总线数据链路层写功能模块22；
54.如图2所示，发送服务层数据处理模块21完成对内总线数据链路层写功能模块22的控制，完成对从片fpga一帧数据的写入，详细步骤如下：
55.步骤1：当内总线接收服务层忙信号为空闲，且内总线发送服务层忙信号为空闲时，发送服务层数据处理模块接收串口通讯模块中经链路层、服务层按照通信协议拆帧解析后的并行数据，即控制信息；
56.步骤2：当并行数据中的速度指令使能信号有效时，根据地址分配表，设置基地址为0x1，设置写数据长度寄存器，根据输入接口数据，更新缓冲区数据，并计算校验和后更新缓冲区后一个字节数据；
57.步骤3：当注并行数据中的数指令使能信号有效时，根据地址分配表，设置基地址为0x2，设置写数据长度寄存器。根据输入接口数据，更新缓冲区数据，并计算校验和后更新缓冲区后一个字节数据；
58.步骤4：当并行数据中的写信号有效时，每写完一个地址数据，写数据个数的计数器加一；当写信号无效时，清零计数器。
59.串口通讯模块25，用于为主片fpga2和姿控部3之间空间机构的相关信息和控制信息的传输提供接口，可以理解的是，串口通讯模块25一般采用比较常见的rs422串口通讯模块或1553串口通讯模块。
60.内总线数据链路层写功能模块22，用于将控制信息写入至从片fpga2；
61.请参阅图3，在本实施例中，内总线数据链路层写功能模块22根据内总线写时序，实现写功能接口时序和写并行数据内总线操作的详细步骤如下：
62.步骤1：检测到发送服务层数据处理模块输出的写操作使能信号上升沿时，置写操作忙信号有效；输出地址总线值为内总线接收服务层分配地址总线值；
63.步骤2：检测到发送服务层数据处理模块输出的写操作使能信上升沿时，输出数据总线值为发送服务层数据处理模块分配的数据总线值：
64.步骤3：当计数器计数到t1+t2+t3个clk时，置写操作忙信号为无效，一次写操作结束，输出地址总线为全0；
65.步骤4：当计数器计数到t1+t2+t3个clk时，一次写操作结束后，输出数据总线为全0；输出写信号有效(低电平)时间为t2，否则为无效(高电平)。
66.如图4所示，并行数据内总线写时序图，操作时序遵循intel 80c32处理器的时序，其中，写时序时间说明如下，附图4中，t1为写信号有效前，数据建立时间，设置为6个clk(时钟脉冲)，t2为写信号宽度，可以设置为18个clk，t3为写信号撤消后，数据保持时间，可以设置为6个clk,t4为两次读写操作之间的最小间隔，可以设置为9个clk，clk为fpga系统时钟。
67.接收服务层数据处理模块23，用于接收内总线数据链路层读功能模块24发送的空间机构的相关信息，并通过串口通讯模块25发送至姿控部3；
68.请参阅图5，在本实施例中，接收服务层数据处理模块23完成一帧数据的读取，并将数据输出给串口通讯模块25的应用层进行处理，详细步骤如下：
69.步骤1：当数据使能有效时，开启一帧数据读取，置内总线接收服务层忙信号，根据地址分配表，设置基地址为0x3；
70.步骤2：置读数据长度寄存器的长度，当读数据个数计数器值等于读数据长度寄存器时，清零以上的读数据长度寄存器；
71.步骤3：当读信号有效时，以读数据个数计数器的值，作为地址总线偏移地址，当数据链路层空闲时，更新数据链路层地址，并使能一次读操作。
72.内总线数据链路层读功能模块24，用于从从片fpga1处读取空间机构的相关信息并发送至接收服务层数据处理模块23。
73.请参阅图6，主片fpga2的的内总线数据链路层读功能模块24实现读功能接口时序，读并行数据内总线操作的详细步骤如下：
74.步骤1：主片fpga2的内总线数据链路层读功能模块24接收接收服务层数据处理模块23的读操作使能信号，当检测到写操作使能信号上升沿时，置读操作忙信号为b
’0’
，输出的地址总线值为接收服务层数据处理模块分配的地址总线值；
75.步骤2：当检测到读操作使能信号上升沿时，输出数据总线值为接收服务层数据处理模块分配的数据总线值；
76.步骤3：当计数器的值为pp_rd_time_rd时，对输入的数据总线值进行一级同步，以读操作计数器为参照，读取数据总线值，并输出给后级进行处理；
77.步骤4：当计数器计数到t5+t6+t7个clk时，一次读操作结束后，置读操作忙信号为b
’1’
，输出数据总线为全0，地址总线为全0
78.如图7所示，并行数据内总线读时序图，操作时序遵循intel 80c32处理器时序，其读时序时间说明如下：t5为读信号有效前，地址总线建立时间，设置为6个clk，t6为读信号宽度，设置为18个clk，t7为读信号撤消后，地址总线保持时间，设置为6个clk,t8为两次读写操作之间的最小间隔，设置为9个clk，clk为fpga系统时钟。
79.内总线数据链路层写功能模块22，用于将控制信息写入至从片fpga1。
80.姿控部3，根据从主片fpga2获取的空间机构的相关信息，生成控制信息并发送至主片fpga2，可以理解的是，姿控部3一般采用姿控计算机，其内设置有现有技术中的姿态控制算法。
81.以上对本实用新型的具体实施例进行了描述。需要理解的是，本实用新型并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本实用新型的实质内容。在不冲突的情况下，本技术的实施例和实施例中的特征可以任意相互组合。

技术特征：

1.一种基于内总线的分布集中式多空间机构控制装置，其特征在于，包括若干从片fpga、主片fpga和姿控部，所述从片fpga与空间机构的运动部的数量相对应，其中，所述从片fpga，用于读取空间机构的相关信息发送至所述主片fpga，并收取控制信息写入至空间机构的运动部；所述主片fpga，用于读取所述从片fpga处获取空间机构的相关信息并上报至姿控部，接收所述姿控部发出的控制信息，并将控制信息写入至所述从片fpga；所述姿控部，根据从所述主片fpga获取的空间机构的相关信息，生成所述控制信息并发送至所述主片fpga。2.根据权利要求1所述的基于内总线的分布集中式多空间机构控制装置，其特征在于：所述从片fpga包括内总线读模块、内总线信号预处理模块和内总线写模块，其中，所述内总线读模块，用于读取空间机构的相关信息并输出至所述内总线信号预处理模块中；所述内总线信号预处理模块，用于读取出其内总线读寄存器中的相关信息并发送至所述主片fpga，收取所述控制信息，并将所述控制信息发送至所述内总线写模块；所述内总线写模块，将接收到的所述控制信息写入至空间机构的运动部。3.根据权利要求1所述的基于内总线的分布集中式多空间机构控制装置，其特征在于：所述主片fpga包括发送服务层数据处理模块、内总线数据链路层写功能模块、接收服务层数据处理模块、内总线数据链路层读功能模块和串口通讯模块，其中，所述串口通讯模块，用于为所述主片fpga和所述姿控部之间空间机构的相关信息和控制信息的传输提供接口；所述内总线数据链路层读功能模块，用于从所述从片fpga处读取空间机构的相关信息并发送至所述接收服务层数据处理模块；所述接收服务层数据处理模块，用于接收所述内总线数据链路层读功能模块发送的所述空间机构的相关信息，并通过所述串口通讯模块发送至所述姿控部；所述发送服务层数据处理模块，用于通过所述串口通讯模块从所述姿控部获取控制信息，并将所述控制信息发送至所述内总线数据链路层写功能模块；所述内总线数据链路层写功能模块，用于将所述控制信息写入至所述从片fpga。4.根据权利要求3所述的基于内总线的分布集中式多空间机构控制装置，其特征在于：所述串口通讯模块为rs422串口通讯模块或1553串口通讯模块。5.根据权利要求2所述的基于内总线的分布集中式多空间机构控制装置，其特征在于，所述主片fpga与所述从片fpga之间通过并行数据内总线连接通信。6.根据权利要求1所述的基于内总线的分布集中式多空间机构控制装置，其特征在于，所述主片fpga和所述从片fpga均采用反熔丝fpga。7.根据权利要求1所述的基于内总线的分布集中式多空间机构控制装置，其特征在于，所述获取的空间机构的相关信息包括位置角度信息、绕组电流信息和速度信息。

技术总结

本实用新型提供了一种基于内总线的分布集中式多空间机构控制装置，包括若干从片FPGA、主片FPGA和姿控部，其中，从片FPGA，用于读取空间机构的相关信息发送至主片FPGA，并收取控制信息写入至空间机构的运动部；主片FPGA，用于读取从片FPGA处获取空间机构的相关信息并上报至姿控部，接收姿控部发出的控制信息，并将控制信息写入至从片FPGA；姿控部，根据从主片FPGA获取的空间机构的相关信息，生成控制信息并发送至主片FPGA。本实用新型具有良好的控制实时性、功能扩展性，适用于多种类型的空间飞行器复杂机构控制系统，而且无需配置复杂的外围电路，因此有效地实现产品的小型化、轻量化，满足航天系统减重、快速发射、可重构的需求。需求。需求。