1.本技术涉及信号传输技术领域,尤其涉及一种电路板以及电子装置。
背景技术:
2.随着电子技术的发展,用户对电子装置的高速/高功能运算提出了更高的需求。电路板是实现上述需求的元件之一。但现有的电路板因为制程的限制,导致电路板的封装密度较小,难以满足更高速/高功能的运算。
技术实现要素:
3.一种电路板,包括
线路基板、第二
介质层、多个
金属块以及防焊层。线路基板包括层叠设置的第一介质层以及第一线路层;第二介质层,与
所述第一线路层连接,并与暴露于所述第一线路层的所述第一介质层的表面连接;多个所述金属块间隔设置,每一所述金属块贯穿所述第二介质层;所述防焊层覆盖所述第二介质层,多个所述金属块暴露于所述防焊层。
4.在一种可能的实施方式中,相邻的两个所述金属块的中心之间的最小距离为70μm。
5.在一种可能的实施方式中,沿所述第一介质层以及所述第一线路层层叠设置的方向,所述金属块的投影位于所述第一线路层的投影中。
6.在一种可能的实施方式中,所述电路板还包括第二线路层,所述第二线路层位于所述第二介质层背离所述线路基板的表面,所述防焊层还覆盖所述第二线路层。
7.在一种可能的实施方式中,所述第一线路层为多层,所述线路基板还包括导电孔,所述导电孔电连接相邻的两层第一线路层。
8.在一种可能的实施方式中,所述金属块穿设的所述第二介质层的层数为一层。
9.在一种可能的实施方式中,所述金属块的材质为铜、银、金中的一种。
10.在一种可能的实施方式中,所述线路基板的相对两表面均设置所述第二介质层、所述金属块以及所述防焊层。
11.在一种可能的实施方式中,所述第二介质层的材质为ajinomoto增强膜。
12.一种电子装置,包括所述电路板。
13.本技术实施例提供的电路板,通过设置相对密集的金属块,相当于增加电路板与外接线路进行电连接的接口,能够提升电路板的运算能力以及散热能力。
附图说明
14.图1为本技术实施例提供的线路基板的截面示意图。
15.图2为本技术实施例提供的形成过渡结构的流程示意图。
16.图3为将图1所示的线路基板与图2所示的过渡结构压合之后的截面示意图。
17.图4为去除图3所示的第一过渡层后并在金属块表面覆盖保护层后的截面示意图。
18.图5为在图4所示的第二介质层的表面形成第一镀层后的截面示意图。
19.图6为在图5所示的结构表面覆盖干膜并曝光后的截面示意图。
20.图7在图6所示的线路槽中形成第二镀层后的截面示意图。
21.图8为蚀刻图7所示的第一镀层后并与第二镀层形成第二线路层后的截面示意图。
22.图9为在图8的结构上覆盖干膜形成电路板的截面示意图。
23.图10为一些实施例提供的电路板的俯视示意图。
24.主要元件符号说明
[0025][0026][0027]
如下具体实施方式将结合上述附图进一步说明本技术。
具体实施方式
[0028]
为了能够更清楚地理解本技术的上述目的、特征和优点,下面结合附图和具体实施方式对本技术进行详细描述。需要说明的是,在不冲突的情况下,本技术的实施方式及实施方式中的特征可以相互组合。在下面的描述中阐述了很多具体细节以便于充分理解本技术,所描述的实施方式仅仅是本技术一部分实施方式,而不是全部的实施方式。
[0029]
除非另有定义,本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于限制本技术。本文所使用的术语“和/或”包括一个或多个相关的所列项目的所有的和任意的组合。
[0030]
在本技术的各实施例中,为了便于描述而非限制本技术,本技术专利申请说明书以及权利要求书中使用的术语“连接”并非限定于物理的或者机械的连接,不管是直接的还是间接的。“上”、“下”、“上方”、“下方”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也相应地改变。
[0031]
请参阅图1至图9,本技术实施例提供一种电路板100的制作方法,包括以下步骤:
[0032]
步骤s1:请参阅图1,提供线路基板10,所述线路基板10包括层叠设置的第一介质层11以及第一线路层13。
[0033]
所述第一介质层11和/或所述第一线路层13均可以为一层或者多层,当第一线路层13为多层时,所述第一线路层13通过所述第一介质层11间隔设置,多层第一线路层13之间可以相互电连接。在本实施例中,所述第一介质层11为一层,所述第一线路层13为两层,两层所述第一线路层13位于所述第一介质层11相背两表面。
[0034]
所述线路基板10还包括导电孔15,所述导电孔15电连接相邻的两层第一线路层13。
[0035]
所述导电孔15中还可以填充树脂17,所述导电孔15包覆所述树脂17。
[0036]
步骤s2:请参阅图2,提供过渡结构20,所述过渡结构20包括第一过渡层21、第二介质层23以及金属块27,所述第二介质层23位于所述第一过渡层21的表面,所述金属块27贯穿所述第二介质层23。
[0037]
形成所述过渡结构20的步骤可以包括:
[0038]
步骤s21:在第二介质层23相背两表面形成第一过渡层21以及第二过渡层25。所述第一过渡层21以及所述第二过渡层25的材质均可以为迈拉膜片(mylar)。
[0039]
所述第二介质层23的材质可以为ajinomoto增强膜(简称abf),所述abf的层数为一层。
[0040]
步骤s22:形成贯穿其中第二过渡层25以及第二介质层23的多个盲孔29,所述第二过渡层25的表面暴露于所述盲孔29。
[0041]
在一些实施例中,所述盲孔29的截面可以呈台阶状,即盲孔29的一端开口大、一端开口小,开口大的一端位于第一过渡层21所在一侧。
[0042]
步骤s23:在所述盲孔29中填充金属块27,所述金属块27与所述第一过渡层21的表面连接。
[0043]
步骤s24:去除所述第二过渡层25,去除每一金属块27的部分,以使金属块27背离所述第一过渡层21的表面与所述第二介质层23的表面在同一平面上。
[0044]
其中,所述金属块27包括背对设置的第一表面271以及第二表面273,所述第一表面271与所述第一过渡层21连接,所述第二表面273暴露于所述第二介质层23并与所述第二介质层23背离所述第一过渡层21的表面在同一平面上。
[0045]
在本实施例形成盲孔29的过程中,仅仅需要在没有线路层的第二过渡层25以及第二介质层23上形成多个盲孔29,盲孔29中填充金属块27之后也没有其他的线路制作,对形成盲孔29的制程没有其他的限制,因此可以形成相对密集的盲孔29,从而在第二介质层23上形成相对密集的金属块27。
[0046]
步骤s3:请参阅图3,将所述过渡结构20压合于所述线路基板10的至少一表面,所述金属块27与所述第一线路层13连接,去除所述第一过渡层21,以暴露所述金属块27以及第二介质层23的表面。
[0047]
具体的,将所述过渡结构20具有所述金属块27的一侧朝向所述线路基板10进行压合,以使所述第二表面273与所述第一线路层13连接。
[0048]
在压合过程中,可以包括两个加热阶段。第一加热阶段采用较低的温度热压以撕除第一过渡层21,撕除第一过渡层21之后,金属块27的第一表面271暴露于第二介质层23;第二加热阶段采用达到第二介质层23的玻璃化转变温度(tg),第二介质层23软化后与第一线路层13连接,并与暴露于第一线路层13的第一介质层11的表面连接。在本实施例中,线路基板10的相对两表面均压合形成第二介质层23以及穿设于第二介质层23的金属块27。
[0049]
沿所述第一介质层11以及所述第一线路层13层叠设置的方向,所述金属块27的投影位于所述第一线路层13的投影中,即与金属块27直接连接的第一线路层13的宽度大于对应连接的金属块27的宽度,将过渡结构20与线路基板10压合时,便于金属块27与第一线路层13连接,从而增加金属块27与第一线路层13的电连接可靠性。
[0050]
步骤s4:请参阅图4,在所述金属块27的表面覆盖保护层30。
[0051]
在金属块27的第一表面271覆盖保护层30以遮蔽金属块27的表面。
[0052]
步骤s5:请参阅图5,在所述第二介质层23的表面化铜以形成第一镀层41,所述保护层30暴露于所述第一镀层41。
[0053]
步骤s6:请参阅图6,在所述第一镀层41的表面覆盖干膜50后曝光,以形成线路槽51。
[0054]
曝光后的所述干膜50覆盖所述保护层30,所述第一镀层41的表面暴露于所述线路槽51。
[0055]
步骤s7:请参阅图7,在所述线路槽51中形成第二镀层43。
[0056]
所述第二镀层43与暴露于所述线路槽51的所述第一镀层41连接。
[0057]
步骤s8:请参阅图8,去除所述干膜50以及所述保护层30,蚀刻部分第一镀层41以形成第二线路层40。
[0058]
所述金属块27与所述第二线路层40未直接连接。
[0059]
步骤s9:请参阅图9,形成防焊层60,从而得到电路板100。
[0060]
所述防焊层60覆盖所述第二线路层40以及所述第二介质层23,所述金属块27暴露于所述防焊层60,所述金属块27可用于与外接电路起到电连接的作用。
[0061]
在形成防焊层60的步骤之前,还可以包括形成导电孔(图未示)的步骤,以使第二线路层40与所述第一线路层13电连接。
[0062]
请参阅图9,本技术实施例还提供一种电路板100,所述电路板100可以由上述制备方法所制得。所述电路板100包括线路基板10、第二介质层23、多个金属块27以及防焊层60。
[0063]
所述线路基板10包括层叠设置的第一介质层11以及第一线路层13。所述第一介质层11和/或所述第一线路层13均可以为一层或者多层。
[0064]
当所述第一线路层13为多层时,所述线路基板10还可以包括导电孔15,所述导电孔15贯穿所述第一介质层11并连接相邻的两层第一线路层13。
[0065]
所述第二介质层23覆盖所述线路基板10的至少一表面,所述第二介质层23与所述第一线路层13连接,并与暴露于第一线路层13的第一介质层11的表面连接。
[0066]
多个金属块27间隔设置,每一所述金属块27穿设于所述第二介质层23。每一所述金属块27包括相背设置的第一表面271以及第二表面273,所述第二表面273与所述第一线路层13连接,所述第一表面271暴露于所述防焊层60,暴露于所述防焊层60的第一表面271可用于与外接电路起到电连接的作用。
[0067]
所述金属块27的材质可以选自铜、银、金中的一种。
[0068]
相邻的两个金属块27的中心之间的距离可以小于相关技术中的距离。请参阅图10,在本实施例中,相邻的两个金属块27的中心之间的最小距离d可以为70μm。
[0069]
相关技术中因制程原因,多层第二介质层23压合可能使得层与层之间形成微小的间隙,当相邻的两个金属块27较近时,可能在相邻的两个金属块27之间形成穿设于第二介质层23的电性阳极丝(conductive anodic filament,caf)而引起微短路现象。而本技术实施例中,所述第二介质层23的层数为一层,相当于多个金属块27穿设于一层第二介质层23,一层第二介质层23中不会因为压合制程形成间隙,从而防止或者降低电性阳极丝产生的可能性。
[0070]
所述电路板100还可以包括第二线路层40,所述第二线路层40位于所述第二介质层23背离所述线路基板10的表面,所述防焊层60还覆盖所述第二线路层40,所述第二线路层40可以通过导电孔与第一线路层13电连接。
[0071]
本技术还提供一种电子装置(图未示),所述电子装置包括所述电路板100,所述电路板100中暴露于所述防焊层60的金属块27作为电路板100的电连接的接口与外接线路进行电连接。电子装置包括但不限于手机、汽车、智能手表、可穿戴设备等。
[0072]
本技术实施例提供的电路板100,通过设置相对密集的金属块27,相当于增加电路板100与外接线路进行电连接的接口,能够提升电路板100的运算能力以及散热能力。
[0073]
以上实施方式仅用以说明本技术的技术方案而非限制,尽管参照以上较佳实施方式对本技术进行了详细说明,本领域的普通技术人员应当理解,可以对本技术的技术方案进行修改或等同替换都不应脱离本技术技术方案的精神和范围。
技术特征:
1.一种电路板,其特征在于,包括:线路基板,包括层叠设置的第一介质层以及第一线路层;第二介质层,与所述第一线路层连接,并与暴露于所述第一线路层的所述第一介质层的表面连接;多个金属块,多个所述金属块间隔设置,每一所述金属块贯穿所述第二介质层;以及防焊层,所述防焊层覆盖所述第二介质层,多个所述金属块暴露于所述防焊层。2.根据权利要求1所述的电路板,其特征在于,相邻的两个所述金属块的中心之间的最小距离为70μm。3.根据权利要求1所述的电路板,其特征在于,沿所述第一介质层以及所述第一线路层层叠设置的方向,所述金属块的投影位于所述第一线路层的投影中。4.根据权利要求1所述的电路板,其特征在于,所述电路板还包括第二线路层,所述第二线路层位于所述第二介质层背离所述线路基板的表面,所述防焊层还覆盖所述第二线路层。5.根据权利要求1所述的电路板,其特征在于,所述第一线路层为多层,所述线路基板还包括导电孔,所述导电孔电连接相邻的两层第一线路层。6.根据权利要求1所述的电路板,其特征在于,所述金属块穿设的所述第二介质层的层数为一层。7.根据权利要求1所述的电路板,其特征在于,所述金属块的材质为铜、银、金中的一种。8.根据权利要求1所述的电路板,其特征在于,所述线路基板的相对两表面均设置所述第二介质层、所述金属块以及所述防焊层。9.根据权利要求1所述的电路板,其特征在于,所述第二介质层的材质为ajinomoto增强膜。10.一种电子装置,其特征在于,所述电子装置包括权利要求1-9任意一项所述的电路板。
技术总结
一种电路板,包括线路基板、第二介质层、多个金属块以及防焊层。线路基板包括层叠设置的第一介质层以及第一线路层;第二介质层,与所述第一线路层连接,并与暴露于所述第一线路层的所述第一介质层的表面连接;多个所述金属块间隔设置,每一所述金属块贯穿所述第二介质层;所述防焊层覆盖所述第二介质层,多个所述金属块暴露于所述防焊层。本申请实施例提供的电路板,通过设置相对密集的金属块,相当于增加电路板与外接线路进行电连接的接口,能够提升电路板的运算能力以及散热能力。本申请还提供一种电子装置。供一种电子装置。供一种电子装置。
技术研发人员:
张馥麟 林佳仪
受保护的技术使用者:
礼鼎半导体科技(深圳)有限公司
技术研发日:
2022.08.16
技术公布日:
2023/2/20