存储器可靠性测试方法及装置、存储介质、电子设备与流程

阅读：评论：0

1.本公开涉及集成电路技术领域，具体而言，涉及一种存储器可靠性测试方法、存储器可靠性测试装置、计算机可读存储介质及电子设备。

背景技术：

2.动态随机存取存储器(dynamic random access memory，dram)是计算机中常用的半导体存储器件，由于具有结构简单，密度高，功耗低，价格低廉等优点，在计算机领域和电子行业中受到了广泛的应用。
3.在dram写入中，最重要不能违反的时序参数是tdqss(数据输入到第一个dqs跳变沿的时间)。tdqss必须在协议规定的范围内。如果tdqss超出规定的范围，那么可能会写入错误的数据。
4.因此，准确地确定出tdqss，对于数据写入可靠性具有重要意义。
5.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

6.本公开的目的在于提供一种存储器可靠性测试方法、存储器可靠性测试装置及电子设备，提供一种确定时序参数tdqss的方法。
7.本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
8.根据本公开的第一方面，提供一种存储器可靠性测试方法，所述方法包括：向存储器发送多个写命令信号；获取所述存储器在接收到每个所述写命令信号后产生的数据选通信号及其对应的时钟信号；根据每个所述写命令信号后产生的数据选通信号及其对应的时钟信号，获取多个所述写命令信号下的数据选通叠加信号和时钟叠加信号；根据数据选通信号与时钟信号相位差允许范围及相位差结束点，确定相位差起始点；基于所述时钟叠加信号和所述数据选通叠加信号，根据所述相位差结束点和所述相位差起始点，确定相位差最大值和相位差最小值；将所述相位差最大值、所述相位差最小值分别与所述相位差允许范围进行比较，判断所述存储器是否满足数据写入可靠性要求。
9.本公开的一种示例性实施方式中，所述根据数据选通信号与时钟信号相位差允许范围及相位差结束点，确定相位差起始点，包括：设置所述相位差起始点所在的所述时钟叠加信号的初始上升沿；确定所述初始上升沿的中间位置距所述相位差结束点的相位差平均值；判断所述相位差平均值是否在所述相位差允许范围内；若在，则确定所述初始上升沿为所述相位差起始点所在的目标上升沿；若不在，则前移或后移所述初始上升沿，并确定对应的距所述相位差结束点的所述相位差平均值，直到确定出所述目标上升沿。
10.本公开的一种示例性实施方式中，所述确定所述初始上升沿的中间位置距所述相位差结束点的相位差平均值，包括：将所述相位差结束点所在上升沿中间位置的数据选通
信号平均值，与所述初始上升沿的中间位置的时钟信号平均值的差值，确定为所述相位差平均值。
11.本公开的一种示例性实施方式中，所述基于所述时钟叠加信号和所述数据选通叠加信号，根据所述相位差结束点和所述相位差起始点，确定相位差最大值和相位差最小值，包括：基于所述数据选通叠加信号，确定所述相位差结束点所在上升沿中间位置的第一最大值和第一最小值；基于所述时钟叠加信号，确定所述相位差起始点所在上升沿中间位置的第二最大值和第二最小值；将所述第一最大值与所述第二最小值的差值，确定为所述相位差最大值；将所述第一最小值和所述第二最大值的差值，确定为所述相位差最小值。
12.本公开的一种示例性实施方式中，所述将所述相位差最大值、所述相位差最小值分别与所述相位差允许范围进行比较，判断所述存储器是否满足数据写入可靠性要求，包括：若所述相位差最大值和所述相位差最小值均在所述相位差允许范围内，则确定所述存储器满足数据写入可靠性要求；若所述相位差最大值或所述相位差最小值没在所述相位差允许范围内，则确定所述存储器不满足数据写入可靠性要求。
13.本公开的一种示例性实施方式中，所述方法还包括：向所述存储器发送的所述写命令信号的数量大于预设数量。
14.本公开的一种示例性实施方式中，所述根据每个所述写命令信号后产生的数据选通信号及其对应的时钟信号，获取多个所述写命令信号下的数据选通叠加信号和时钟叠加信号，包括：将多个所述写命令信号下的所述数据选通信号叠加，获得所述数据选通叠加信号；将多个所述写命令信号下的所述时钟信号叠加，获得所述时钟叠加信号。
15.根据本公开的第二方面，提供一种存储器可靠性测试装置，所述装置包括：命令发送模块，用于向所述存储器发送多个写命令信号；信号获取模块，用于获取所述存储器在接收到每个所述写命令信号后产生的数据选通信号及其对应的时钟信号；信号叠加模块，用于根据每个所述写命令信号后产生的数据选通信号及其对应的时钟信号，获取多个所述写命令信号下的数据选通叠加信号和时钟叠加信号；起始点确定模块，用于根据数据选通信号与时钟信号相位差允许范围及相位差结束点，确定所述时钟叠加信号上的相位差起始点；最值确定模块，用于基于所述时钟叠加信号和所述数据选通叠加信号，根据所述相位差结束点和所述相位差起始点，确定相位差最大值和相位差最小值；判定模块，用于将所述相位差最大值、所述相位差最小值分别与所述相位差允许范围进行比较，判断所述存储器是否满足数据写入可靠性要求。
16.本公开的一种示例性实施方式中，所述起始点确定模块，用于设置所述相位差起始点所在的所述时钟叠加信号的初始上升沿；确定所述初始上升沿的中间位置距所述相位差结束点的相位差平均值；判断所述相位差平均值是否在所述相位差允许范围内；若在，则确定所述初始上升沿为所述相位差起始点所在的目标上升沿；若不在，则前移或后移所述初始上升沿，并确定对应的距所述相位差结束点的所述相位差平均值，直到确定出所述目标上升沿。
17.本公开的一种示例性实施方式中，所述起始点确定模块，用于将所述相位差结束点所在上升沿中间位置的数据选通信号平均值，与所述初始上升沿的中间位置的时钟信号平均值的差值，确定为所述相位差平均值。
18.本公开的一种示例性实施方式中，所述最值确定模块，用于基于所述数据选通叠
加信号，确定所述相位差结束点所在上升沿中间位置的第一最大值和第一最小值；基于所述时钟叠加信号，确定所述相位差起始点所在上升沿中间位置的第二最大值和第二最小值；将所述第一最大值与所述第二最小值的差值，确定为所述相位差最大值；将所述第一最小值和所述第二最大值的差值，确定为所述相位差最小值。
19.本公开的一种示例性实施方式中，所述判定模块，用于若所述相位差最大值和所述相位差最小值均在所述相位差允许范围内，则确定所述存储器满足数据写入可靠性要求；若所述相位差最大值或所述相位差最小值没在所述相位差允许范围内，则确定所述存储器不满足数据写入可靠性要求。
20.本公开的一种示例性实施方式中，所述装置还包括：向所述存储器发送的所述写命令信号的数量大于预设数量。
21.本公开的一种示例性实施方式中，所述信号叠加模块，用于将多个所述写命令信号下的所述数据选通信号叠加，获得所述数据选通叠加信号；将多个所述写命令信号下的所述时钟信号叠加，获得所述时钟叠加信号。
22.根据本公开的第三方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述的存储器可靠性测试方法。
23.根据本公开的第四方面，提供一种电子设备，包括：处理器；以及存储器，用于存储所述处理器的可执行指令；其中，所述处理器配置为经由执行所述可执行指令来执行上述的存储器可靠性测试方法。
24.本公开提供的技术方案可以包括以下有益效果：
25.本公开实施例提供的存储器可靠性测试方法，通过向存储器发送多个写命令信号，并获取每个写命令信号下所产生的数据选通信号以及对应的时钟信号，根据每个写命令信号下所产生的数据选通信号及其对应的时钟信号，获取多个写命令信号下的数据选通叠加信号和时钟叠加信号；在根据相位差允许范围及相位差结束点，确定出相位差起始点之后，可以基于时钟叠加信号和数据选通叠加信号，根据相位差结束点和相位差起始点，确定出相位差最大值和相位差最小值，最后，将相位差最大值和相位差最小值分别与相位差允许范围进行比较，以判断存储器是否满足数据写入可靠性要求，从而提供了一种对存储器写入可靠性进行相对比较严格的测试方法，进而还可以判断出信号的抖动是否过大，为存储器的使用可靠性提供数据支持。
26.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
27.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
28.图1示意性示出了根据本公开的示例性实施例的一种dram的部分时序图；
29.图2示意性示出了根据本公开的示例性实施例的一种存储器可靠性测试方法的步骤流程图；
30.图3示意性示出了根据本公开的示例性实施例的一种存储器在接收到一写命令信号后产生的数据选通信号及其对应的时钟信号波形图；
31.图4示意性示出了根据本公开的示例性实施例的一种叠加后获得的数据选通叠加信号和时钟叠加信号波形图；
32.图5示意性示出了根据本公开的示例性实施例的两组数据选通信号与时钟信号的对比图；
33.图6示意性示出了根据本公开的示例性实施例的根据叠加后的数据选通叠加信号和时钟叠加信号来确定相位差起始点的步骤流程图；
34.图7示意性示出了根据本公开的示例性实施例的存储器可靠性测试装置的方框图；
35.图8示意性示出了根据本公开的示例性实施例的一种电子设备的模块示意图。
具体实施方式
36.现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
37.此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
38.附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
39.dram是目前常用的数据存储器，其数据存储的实现来自于对其每个存储单元的电容进行充放电，从而控制存储数据的高电平或低电平，对应于数据1或0。dram通常是在接收到数据write写命令后进行数据存储。
40.dqs(data strobe signal，数据选通信号)是内存和内存控制器之间信号同步用的。由dq信号发出端发出dqs数据选通信号，信号接收端根据dqs数据选通信号的上、下沿来触发数据的接收。简单点说，如果是从内存中读取信号，那么，主板(内存控制器)根据内存发出的dqs数据选通信号来判断在什么时候接收读出来的数据。如果是写的话，就正好相反，内存根据北桥发出的dqs来触发数据的接收。
41.通常情况下，写数据是从存储器控制端把数据传输到dram端，dram在接收到写命令后，dqs数据选通信号会先toggle(翻转)一段时间，以保证dqs数据选通信号处于稳定状态，前面提到的进行翻转的时间就叫做twpre，其中，twpre为写操作的第一个负脉冲参数(前同步参数)。参照图1，示出了dram的部分时序图，其中包括了twpre和tdqss。
42.在经过twpre后，dq数据信号才开始toggle(翻转)，同时开始传输数据。然而，在传
输数据之前，dqs数据选通信号要先跟clock时钟信号进行同步，以确保数据传输的正确性。此时，将dqs数据选通信号与ck时钟信号之间的相位差称为tdqss。其中，ck代表的就是时钟信号clock，如图1中所示。
43.dram在写入数据时，最重要不能违反的时序参数就是tdqss，其中，tdqss也称为数据输入到第一个有效的dqs跳变沿的时间，即dqs数据选通信号上升沿到对应的ck时钟信号上升沿的时间差，表示数据有效信号dqs相对时钟信号ck的相对位置。要求tdqss必须在协议规定的允许范围之间。如果tdqss超出规定的允许范围，那么可能会写入错误的数据。
44.然而，在实际情况下，信号在传输过程中通常存在着抖动(jitter)的情况，如果信号的抖动过大，可能会影响到dqs数据选通信号与ck时钟信号之间的相位差，即影响tdqss值。具体的，有可能是导致tdqss的最小值或最大值超出标准规定的允许范围，从而也会出现写入错误的数据的情况发生，进而导致存储器出现写入可靠性变差的问题。
45.基于此，本公开的示例性实施方式首先提供一种存储器可靠性测试方法，用于对存储器的写入可靠性进行评价。
46.参照图2，示出了本公开实施例的一种存储器可靠性测试方法的步骤流程图。在一种可行的实施方式中，上述存储器可靠性测试方法可以包括：
47.步骤s210、向存储器发送多个写命令信号；
48.步骤s220、获取存储器在接收到每个写命令信号后产生的数据选通信号及其对应的时钟信号；
49.步骤s230、根据每个写命令信号后产生的数据选通信号及其对应的时钟信号，获取多个写命令信号下的数据选通叠加信号和时钟叠加信号；
50.步骤s240、根据数据选通信号与时钟信号相位差允许范围及相位差结束点，确定相位差起始点；
51.步骤s250、基于时钟叠加信号和数据选通叠加信号，根据相位差结束点和相位差起始点，确定相位差最大值和相位差最小值；
52.步骤s260、将相位差最大值、相位差最小值分别与相位差允许范围进行比较，判断存储器是否满足数据写入可靠性要求。
53.本公开实施例提供的存储器可靠性测试方法，通过向存储器发送多个写命令信号，并获取每个写命令信号下所产生的数据选通信号以及对应的时钟信号，根据每个写命令信号下所产生的数据选通信号及其对应的时钟信号，获取多个写命令信号下的数据选通叠加信号和时钟叠加信号；在根据相位差允许范围及相位差结束点，确定出相位差起始点之后，可以基于时钟叠加信号和数据选通叠加信号，根据相位差结束点和相位差起始点，确定出相位差最大值和相位差最小值，最后，将相位差最大值和相位差最小值分别与相位差允许范围进行比较，以判断存储器是否满足数据写入可靠性要求，从而提供了一种对存储器写入可靠性进行相对比较严格的测试方法，进而还可以判断出信号的抖动是否过大，为存储器的使用可靠性提供数据支持。
54.下面将结合具体实施方式对存储器可靠性测试方法进行详细说明：
55.在步骤s210中，向存储器发送多个写命令信号。
56.在实际应用中，通常是通过cpu(central processing unit，中央处理器)向存储器发送写命令信号，具体是cpu将数据寄存器中的内容写入到存储器中。在写操作过程中，
cpu的地址寄存器先把要写入数据的存储器的存储单元放到地址总线上，然后，经地址译码器选中上述的存储单元；接着，cpu再把数据寄存器中的内容放到数据总线上，cpu向存储器发送“写”控制信号，在该信号的控制下，将数据寄存器中的内容写入到被寻址的存储单元中。
57.通常情况下，存储器在接收到写命令信号后不会马上传输数据，而是先会让dqs数据选通信号翻转一段时间，以确保dqs数据选通信号处于稳定状态后，dq信号才开始翻转以传输数据。dqs数据选通信号翻转的这段时间叫作写操作的第一个负脉冲参数twpre。其中，第一个负脉冲参数twpre的时间长度大概是两倍的时钟单元，即2*tck。
58.本公开示例性实施方式中，为了检测出信号抖动对数据选通信号dqs和时钟信号ck的影响，需要向存储器中发送多个写命令信号，以在多个写命令信号下获取多对数据选通信号dqs和时钟信号ck。
59.在实际应用中，多个写命令信号是按顺序发送给存储器的，在前一个写命令信号执行完之后，再发送下一个写命令信号并执行。并且，相邻的两个写命令信号之间的时间间隔可以根据实际情况来设定，例如，一个时钟单元或两个时钟单元等，本公开示例性实施方式对于相邻的两个写命令信号之间的时间间隔不作特殊限定。
60.需要说明的是，在实际操作过程中，多个写命令信号可以是将相同的数据写入同一个存储单元，也可以是将不同的数据写入同一个存储单元，还可以是将不同的数据写入存储器中不同的存储单元中，本公开示例性实施方式对此不作特殊限定。
61.在实际应用中，向存储器发送的多个写命令信号的数量可以根据实际情况来确定，例如，可以是几百个，也可以是几千个等，本公开示例性实施方式对于向存储器发送的多个写命令信号的数量不作特殊限定。
62.在步骤s220中，获取存储器在接收到每个写命令信号后产生的数据选通信号及其对应的时钟信号。
63.在实际应用中，在获取存储器产生的数据选通信号和时钟信号的过程中，可以获取数据点信号，也可以获取相应的波形信号等。在本公开示例性实施方式中，优选获取数据选通信号和时钟信号的波形信号，以便于数据选通信号和时钟信号的相位差确定。
64.在实际获取数据选通信号和时钟信号的波形信号的过程中，可以有多种不同的捕获方式，例如，可以包括常规捕获方式、最高值捕获方式、均值捕获方式和高像素捕获方式等。
65.其中，常规捕获方式是按照相同间隔时间对数据信号取样以建立波形，适用于对波形捕获没有特别要求的情况下。
66.最高值捕获方式主要是收集取样间距数据信号的最高值和极小值，适用于捕获很有可能以使的窄单脉冲和高频的毛边。
67.均值捕获方式会对收集的n段波形进行两端对齐，然后对n段波形开展均值计算，最后获得一段均值后的波形，适用于降低波形中的随机噪声并提升竖直屏幕分辨率的情况。
68.高像素捕获方式是选用一种超抽样技术，对取样波形的相邻点取均值，减少键入数据信号上的随机噪声并在显示屏上造成更光滑的波型。具体是对一段波形中的每n个点求均值，把原先的n个取样点换成一个均值点来表明。一般用以数字转换器的采样频率高过
收集储存器的存速度的情况。
69.本公开示例性实施方式中，在获取数据选通信号和时钟信号的波形信号的过程中，可以根据实际情况选用上述的任一方式。参照图3，示出了本公开示例性实施方式获取的存储器在接收到一写命令信号后产生的数据选通信号及其对应的时钟信号波形图。
70.在步骤s230中，根据每个写命令信号后产生的数据选通信号及其对应的时钟信号，获取多个写命令信号下的数据选通叠加信号和时钟叠加信号。
71.在实际应用中，将多个写命令信号下的数据选通信号及其对应的时钟信号进行叠加，指的是分别将多个写命令信号下的多个数据选通信号叠加，并且将多个写命令信号下的多个时钟信号叠加。
72.在具体叠加过程中，需要对叠加的数据选通信号及时钟信号进行对齐，在对齐过程中可以以接收到写命令信号为起点进行对齐，也可以选择其他点为起点进行对齐，本公开示例性实施方式对此不作特殊限定。
73.参照图4，示出了本公开示例性实施方式中按照上述方法叠加后获得的数据选通叠加信号dqs’和时钟叠加信号ck’，与图3中的数据选通信号dqs和时钟信号ck相比，数据选通叠加信号dqs’和时钟叠加信号ck’明显比数据选通信号dqs和时钟信号ck的线条要粗一些，说明信号在传输过程中可能有抖动的情况存在。
74.在步骤s240中，根据数据选通信号与时钟信号相位差允许范围及相位差结束点，确定相位差起始点。
75.通常情况下，数据选通信号与时钟信号相位差tdqss的结束点，即相位差结束点是数据选通叠加信号的第三个上升沿的中间位置。
76.然而，在实际应用中，数据选通信号与时钟信号相位差tdqss的起始点，即相位差起始点可能是不固定的。例如如图5所示，根据信号频率的不同，所对应的相位差起始点也不同，例如，在时钟信号ck的频率较低时，相同时间的相位差内，相位差起始点m1是时钟信号ck的第2个上升沿；在时钟信号ck的频率较高时，相同时间的相位差内，相位差起始点m1是时钟信号ck的第3个上升沿。
77.因此，需要根据相位差结束点和相位差允许范围来确定相位差起始点，具体在确定过程中，可以根据叠加后的数据选通叠加信号和时钟叠加信号来确定，也可以根据叠加前的任一数据选通信号和时钟信号来确定。
78.其中，在根据叠加前的任一数据选通信号和时钟信号来确定相位差起始点的时候，可以先确定出相位差结束点，即数据选通信号的第三个上升沿的中间位置，也就是0点位置；再由相位差结束点向前确定与数据选通信号的第三个上升沿相邻的时钟信号上升沿一，计算数据选通信号的第三个上升沿的中间位置距时钟信号上升沿一的中间位置的第一长度，判断该第一长度是否在相位差允许范围内，如果在，则确定该时钟信号上升沿一的中间位置即为相位差起始点。
79.如果不在，则再向前数一个时钟脉冲，确定出时钟信号上升沿二，计算数据选通信号的第三个上升沿的中间位置距该时钟信号上升沿二的中间位置的第二长度，判断该第二长度是否在相位差允许范围内，如果在，则确定该时钟信号上升沿二的中间位置即为相位差起始点。如果不在，则继续向前数一个时钟脉冲，继续判断，直到确定出相位差起始点为止。
80.如果在确定相位差起始点的过程中，没有到满足相位差允许范围的时钟信号上升沿，则直接确定该存储器存在数据写入可靠性问题。
81.其中，在根据叠加后的数据选通叠加信号和时钟叠加信号来确定相位差起始点的时候，参照图6，可以包括以下步骤；
82.首先，进入步骤s601，可以设置相位差起始点所在的时钟叠加信号的初始上升沿，例如，设置第n个上升沿作为相位差起始点；其次，进入步骤s602，确定上述初始上升沿的中间位置距相位差结束点的相位差平均值，相当于确定第n个上升沿到相位差结束点的相位差平均值；接着，进入步骤s603，即进入判断条件，判断相位差平均值是否在相位差允许范围内；若在，则进入步骤s604，确定第n个上升沿为相位差起始点所在的目标上升沿，即确定第n个上升沿为目标上升沿；若不在，则进入步骤s605，前移或后移初始上升沿，即确定第n-1或第n+1个上升沿作为第n个上升沿，即位差起始点，转入步骤s601，即确定该上升沿距相位差结束点的相位差平均值，直到确定出目标上升沿。
83.具体的，在确定上述初始上升沿的中间位置距相位差结束点的相位差平均值的过程中，可以在数据选通叠加信号上，将相位差结束点所在上升沿中间位置的数据选通信号平均值，与时钟叠加信号上，初始上升沿的中间位置的时钟信号平均值的差值，确定为相位差平均值。
84.也就是说，在确定第n个上升沿到相位差结束点的相位差平均值的过程中，也是在数据选通叠加信号上，将相位差结束点所在上升沿中间位置的数据选通信号平均值，与时钟叠加信号上，第n个上升沿的中间位置的时钟信号平均值的差值，确定为相位差平均值。
85.在步骤s250中，基于时钟叠加信号和数据选通叠加信号，根据相位差结束点和相位差起始点，确定相位差最大值和相位差最小值。
86.本公开示例性实施方式中，在确定出相位差起始点之后，就可以在数据选通叠加信号上根据相位差结束点，在时钟叠加信号上根据相位差起始点，来确定数据选通信号与时钟信号相位差的相位差最大值和相位差最小值了。
87.从图4可以看出，由于信号抖动jitter的缘故，无论是叠加后的数据选通叠加信号对应的信号曲线，还是叠加后的时钟叠加信号对应的信号曲线，宽度就较大。导致仅仅根据上述确定的数据选通信号与时钟信号相位差的相位差平均值来判断存储器的数据写入可靠性会存在一定的误差，进而影响最终的判断结果。
88.因此，本公开示例性实施方式中，采用数据选通信号与时钟信号相位差的相位差最大值和相位差最小值来判断存储器的数据写入可靠性，从而可以将信号抖动jitter的影响考虑进来，进而可以提高存储器的数据写入可靠性判断的准确性。
89.具体的，在确定数据选通信号与时钟信号相位差的相位差最大值和相位差最小值的过程中，可以有多种不同的确定规则。例如，可以根据相位差结束点在数据选通叠加信号对应曲线宽度上的最大值以及相位差起始点在时钟叠加信号对应曲线宽度上的最大值，来确定数据选通信号与时钟信号相位差的相位差最大值；根据相位差结束点在数据选通叠加信号对应曲线宽度上的最小值以及相位差起始点在时钟叠加信号对应曲线宽度上的最小值，来确定数据选通信号与时钟信号相位差的相位差最小值。
90.本公开示例性实施方式中，为了进一步提高存储器的数据写入可靠性判断的准确性，设定了更为严苛的判断条件，也就是说，在确定数据选通信号与时钟信号相位差的相位
差最大值和最小值上设定了更为严苛的确定规则。
91.具体包括：首先，基于叠加后的数据选通叠加信号，确定出相位差结束点所在上升沿中间位置的第一最大值和第一最小值，也就是说，确定出相位差结束点所在的数据选通叠加信号的上升沿中间位置处的曲线宽度上的最大值和最小值，以作为上述的第一最大值和第一最小值；接着，基于叠加后的时钟叠加信号，确定出相位差起始点所在上升沿中间位置的第二最大值和第二最小值，也就是说，确定出相位差起始点所在的时钟叠加信号的上升沿中间位置处的曲线宽度上的最大值和最小值，以作为上述的第二最大值和第二最小值。
92.在确定出上述的数据选通叠加信号上的第一最大值和第一最小值，以及上述的时钟叠加信号上的第二最大值和第二最小值之后，可以将第一最大值与第二最小值的差值，确定为相位差最大值，也就是说，使用相位差结束点在数据选通叠加信号上的最大值与相位差起始点在时钟叠加信号上的最小值，来确定数据选通信号与时钟信号相位差的相位差最大值。参照图4所示，m3代表第一最大值，m4代表第二最小值，m3和m4之间的差值就是数据选通信号与时钟信号相位差的相位差最大值，即tdqss最大值。
93.进一步的，在确定出上述的数据选通叠加信号上的第一最大值和第一最小值，以及上述的时钟叠加信号上的第二最大值和第二最小值之后，可以将第一最小值与第二最大值的差值，确定为相位差最小值，也就是说，使用相位差结束点在数据选通叠加信号上的最小值与相位差起始点在时钟叠加信号上的最大值，来确定数据选通信号与时钟信号相位差的相位差最小值。参照图4所示，m5代表第二最小值，m6代表第二最大值，m5和m6之间的差值就是数据选通信号与时钟信号相位差的相位差最小值，即tdqss最小值。
94.本公开示例性实施方式中，在确定数据选通信号与时钟信号相位差的相位差最大值和相位差最小值的过程中，使用相位差结束点在数据选通叠加信号上的最大值与相位差起始点在时钟叠加信号上的最小值，来确定数据选通信号与时钟信号相位差的相位差最大值，可以确定出更宽范围的相位差最大值；使用相位差结束点在数据选通叠加信号上的最小值与相位差起始点在时钟叠加信号上的最大值，来确定数据选通信号与时钟信号相位差的相位差最小值，可以确定出更窄范围的相位差最小值，从而使得所确定出的数据选通信号与时钟信号相位差范围更大，可以最大程度地避免数据选通信号与时钟信号相位差数值的遗漏，可以将数据选通信号与时钟信号相位差的所有数值尽量都囊括在内，提供了数据选通信号与时钟信号相位差确定的准确性，使得覆盖范围尽可能地广，进而为后续判断存储器的数据写入可靠性的准确性提供基础。
95.在步骤s260中，将相位差最大值、相位差最小值分别与相位差允许范围进行比较，判断存储器是否满足数据写入可靠性要求。
96.本公开示例性实施方式中，在根据步骤s250中的方法确定出数据选通信号与时钟信号相位差的相位差最大值和相位差最小值之后，就可以根据确定出来的相位差最大值和相位差最小值进行数据写入可靠性判断了。主要是跟标准中规定的数据选通信号与时钟信号相位差的相位差允许范围来比较进行确定。
97.具体的，在判断过程中，若上述的相位差最大值和相位差最小值均落入相位差允许范围内，则确定该存储器满足数据写入可靠性要求；若上述的相位差最大值或者相位差最小值有一个没在上述相位差允许范围内，则确定该存储器不满足数据写入可靠性要求。
98.在实际应用中，相位差允许范围的具体大小可以根据实际情况来确定，例如，相位差允许范围可以在0.75*tck～1.25*tck之间，本公开示例性实施方式对于相位差允许范围的具体大小不作特殊限定。
99.在实际应用中，如果确定出存储器不满足数据写入可靠性要求，就需要停止对该存储器发送写命令信号，并且要对存储器进行故障排查，以确定出导致存储器存在数据写入可靠性问题的原因。本公开示例性实施方式对于具体的导致原因不作赘述。
100.综上所述，本公开实施例提供的存储器可靠性测试方法，一方面，通过向存储器发送多个写命令信号，并获取每个写命令信号下所产生的数据选通信号以及对应的时钟信号，根据每个写命令信号下所产生的数据选通信号及其对应的时钟信号，获取多个写命令信号下的数据选通叠加信号和时钟叠加信号；在根据相位差允许范围及相位差结束点，确定出相位差起始点之后，可以基于时钟叠加信号和数据选通叠加信号，根据相位差结束点和相位差起始点，确定出相位差最大值和相位差最小值，最后，将相位差最大值和相位差最小值分别与相位差允许范围进行比较，以判断存储器是否满足数据写入可靠性要求，从而提供了一种对存储器写入可靠性进行相对比较严格的测试方法，进而还可以判断出信号的抖动是否过大，为存储器的使用可靠性提供数据支持。
101.另一方面，本公开示例性实施方式中，在确定数据选通信号与时钟信号相位差的相位差最大值和相位差最小值的过程中，使用相位差结束点在数据选通叠加信号上的最大值与相位差起始点在时钟叠加信号上的最小值，来确定数据选通信号与时钟信号相位差的相位差最大值，可以确定出更宽范围的相位差最大值；使用相位差结束点在数据选通叠加信号上的最小值与相位差起始点在时钟叠加信号上的最大值，来确定数据选通信号与时钟信号相位差的相位差最小值，可以确定出更窄范围的相位差最小值，从而使得所确定出的数据选通信号与时钟信号相位差范围更大，可以最大程度地避免数据选通信号与时钟信号相位差数值的遗漏，可以将数据选通信号与时钟信号相位差的所有数值尽量都囊括在内，提供了数据选通信号与时钟信号相位差确定的准确性，使得覆盖范围尽可能地广，进而进一步提高了存储器的数据写入可靠性的准确性。
102.需要说明的是，尽管在附图中以特定顺序描述了本发明中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
103.此外，在本示例实施例中，还提供了一种存储器可靠性测试装置。参照图7，该存储器可靠性测试装置700可以包括：命令发送模块710、信号获取模块720、信号叠加模块730、起始点确定模块740、最值确定模块750和判定模块760，其中：
104.命令发送模块710，用于向存储器发送多个写命令信号；
105.信号获取模块720，用于获取存储器在接收到每个写命令信号后产生的数据选通信号及其对应的时钟信号；
106.信号叠加模块730，用于根据每个写命令信号后产生的数据选通信号及其对应的时钟信号，获取多个写命令信号下的数据选通叠加信号和时钟叠加信号；
107.起始点确定模块740，用于根据数据选通信号与时钟信号相位差允许范围及相位差结束点，确定时钟叠加信号上的相位差起始点；
108.最值确定模块750，用于基于时钟叠加信号和数据选通叠加信号，根据相位差结束点和相位差起始点，确定相位差最大值和相位差最小值；
109.判定模块760，用于将相位差最大值、相位差最小值分别与相位差允许范围进行比较，判断存储器是否满足数据写入可靠性要求。
110.在本公开的一种示例性实施方式中，起始点确定模块740，用于设置相位差起始点所在的时钟叠加信号的初始上升沿；确定初始上升沿的中间位置距相位差结束点的相位差平均值；判断相位差平均值是否在相位差允许范围内；若在，则确定初始上升沿为相位差起始点所在的目标上升沿；若不在，则前移或后移初始上升沿，并确定对应的距相位差结束点的相位差平均值，直到确定出目标上升沿。
111.在本公开的一种示例性实施方式中，起始点确定模块740，用于将相位差结束点所在上升沿中间位置的数据选通信号平均值，与初始上升沿的中间位置的时钟信号平均值的差值，确定为相位差平均值。
112.在本公开的一种示例性实施方式中，最值确定模块750，用于基于数据选通叠加信号，确定相位差结束点所在上升沿中间位置的第一最大值和第一最小值；基于时钟叠加信号，确定相位差起始点所在上升沿中间位置的第二最大值和第二最小值；将第一最大值与第二最小值的差值，确定为相位差最大值；将第一最小值和第二最大值的差值，确定为相位差最小值。
113.在本公开的一种示例性实施方式中，判定模块760，用于若相位差最大值和相位差最小值均在相位差允许范围内，则确定存储器满足数据写入可靠性要求；若相位差最大值或相位差最小值没在相位差允许范围内，则确定存储器不满足数据写入可靠性要求。
114.在本公开的一种示例性实施方式中，装置还包括：向存储器发送的写命令信号的数量大于预设数量。
115.在本公开的一种示例性实施方式中，信号叠加模块730，用于将多个写命令信号下的数据选通信号叠加，获得数据选通叠加信号；将多个写命令信号下的时钟信号叠加，获得时钟叠加信号。
116.上述中各存储器可靠性测试装置的虚拟模块的具体细节已经在对应的存储器可靠性测试方法中进行了详细的描述，因此，此处不再赘述。
117.应当注意，尽管在上文详细描述中提及了存储器可靠性测试装置的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
118.在本公开的示例性实施例中，还提供了一种能够实现上述方法的电子设备。
119.所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。
120.下面参照图8来描述根据本发明的这种实施方式的电子设备800。图8显示的电子设备800仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
121.如图8所示，电子设备800以通用计算设备的形式表现。电子设备800的组件可以包
括但不限于：上述至少一个处理单元810、上述至少一个存储单元820、连接不同系统组件(包括存储单元820和处理单元810)的总线830、显示单元840。
122.其中，所述存储单元820存储有程序代码，所述程序代码可以被所述处理单元810执行，使得所述处理单元810执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如，所述处理单元810可以执行如图2中所示的步骤s210、向存储器发送多个写命令信号；步骤s220、获取存储器在接收到每个写命令信号后产生的数据选通信号及其对应的时钟信号；步骤s230、根据每个写命令信号后产生的数据选通信号及其对应的时钟信号，获取多个写命令信号下的数据选通叠加信号和时钟叠加信号；步骤s240、根据数据选通信号与时钟信号相位差允许范围及相位差结束点，确定相位差起始点；步骤s250、基于时钟叠加信号和数据选通叠加信号，根据相位差结束点和相位差起始点，确定相位差最大值和相位差最小值；步骤s260、将相位差最大值、相位差最小值分别与相位差允许范围进行比较，判断存储器是否满足数据写入可靠性要求。
123.存储单元820可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(ram)8201和/或高速缓存存储单元8202，还可以进一步包括只读存储单元(rom)8203。
124.存储单元820还可以包括具有一组(至少一个)程序模块8208的程序/实用工具8204，这样的程序模块8208包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
125.总线830可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
126.电子设备800也可以与一个或多个外部设备870(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备800交互的设备通信，和/或与使得该电子设备800能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(i/o)接口880进行。并且，电子设备800还可以通过网络适配器860与一个或者多个网络(例如局域网(lan)，广域网(wan)和/或公共网络，例如因特网)通信。如图所示，网络适配器860通过总线830与电子设备800的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备800使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、raid系统、磁带驱动器以及数据备份存储系统等。
127.通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是cd-rom，u盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。
128.在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发
明各种示例性实施方式的步骤。
129.根据本发明的实施方式的用于实现上述方法的程序产品，其可以采用便携式紧凑盘只读存储器(cd-rom)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本发明的程序产品不限于此，在本文件中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
130.所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。
131.计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
132.可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、rf等等，或者上述的任意合适的组合。
133.可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如java、c++等，还包括常规的过程式程序设计语言—诸如“c”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(lan)或广域网(wan)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
134.此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
135.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
136.应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

技术特征：

1.一种存储器可靠性测试方法，其特征在于，所述方法包括：向存储器发送多个写命令信号；获取所述存储器在接收到每个所述写命令信号后产生的数据选通信号及其对应的时钟信号；根据每个所述写命令信号后产生的数据选通信号及其对应的时钟信号，获取多个所述写命令信号下的数据选通叠加信号和时钟叠加信号；根据数据选通信号与时钟信号相位差允许范围及相位差结束点，确定相位差起始点；基于所述时钟叠加信号和所述数据选通叠加信号，根据所述相位差结束点和所述相位差起始点，确定相位差最大值和相位差最小值；将所述相位差最大值、所述相位差最小值分别与所述相位差允许范围进行比较，判断所述存储器是否满足数据写入可靠性要求。2.根据权利要求1所述的方法，其特征在于，所述根据数据选通信号与时钟信号相位差允许范围及相位差结束点，确定相位差起始点，包括：设置所述相位差起始点所在的所述时钟叠加信号的初始上升沿；确定所述初始上升沿的中间位置距所述相位差结束点的相位差平均值；判断所述相位差平均值是否在所述相位差允许范围内；若在，则确定所述初始上升沿为所述相位差起始点所在的目标上升沿；若不在，则前移或后移所述初始上升沿，并确定对应的距所述相位差结束点的所述相位差平均值，直到确定出所述目标上升沿。3.根据权利要求2所述的方法，其特征在于，所述确定所述初始上升沿的中间位置距所述相位差结束点的相位差平均值，包括：将所述相位差结束点所在上升沿中间位置的数据选通信号平均值，与所述初始上升沿的中间位置的时钟信号平均值的差值，确定为所述相位差平均值。4.根据权利要求1所述的方法，其特征在于，所述基于所述时钟叠加信号和所述数据选通叠加信号，根据所述相位差结束点和所述相位差起始点，确定相位差最大值和相位差最小值，包括：基于所述数据选通叠加信号，确定所述相位差结束点所在上升沿中间位置的第一最大值和第一最小值；基于所述时钟叠加信号，确定所述相位差起始点所在上升沿中间位置的第二最大值和第二最小值；将所述第一最大值与所述第二最小值的差值，确定为所述相位差最大值；将所述第一最小值和所述第二最大值的差值，确定为所述相位差最小值。5.根据权利要求1或4所述的方法，其特征在于，所述将所述相位差最大值、所述相位差最小值分别与所述相位差允许范围进行比较，判断所述存储器是否满足数据写入可靠性要求，包括：若所述相位差最大值和所述相位差最小值均在所述相位差允许范围内，则确定所述存储器满足数据写入可靠性要求；若所述相位差最大值或所述相位差最小值没在所述相位差允许范围内，则确定所述存储器不满足数据写入可靠性要求。
6.根据权利要求1所述的方法，其特征在于，所述方法还包括：向所述存储器发送的所述写命令信号的数量大于预设数量。7.根据权利要求1所述的方法，其特征在于，所述根据每个所述写命令信号后产生的数据选通信号及其对应的时钟信号，获取多个所述写命令信号下的数据选通叠加信号和时钟叠加信号，包括：将多个所述写命令信号下的所述数据选通信号叠加，获得所述数据选通叠加信号；将多个所述写命令信号下的所述时钟信号叠加，获得所述时钟叠加信号。8.一种存储器可靠性测试装置，其特征在于，所述装置包括：命令发送模块，用于向所述存储器发送多个写命令信号；信号获取模块，用于获取所述存储器在接收到每个所述写命令信号后产生的数据选通信号及其对应的时钟信号；信号叠加模块，用于根据每个所述写命令信号后产生的数据选通信号及其对应的时钟信号，获取多个所述写命令信号下的数据选通叠加信号和时钟叠加信号；起始点确定模块，用于根据数据选通信号与时钟信号相位差允许范围及相位差结束点，确定所述时钟叠加信号上的相位差起始点；最值确定模块，用于基于所述时钟叠加信号和所述数据选通叠加信号，根据所述相位差结束点和所述相位差起始点，确定相位差最大值和相位差最小值；判定模块，用于将所述相位差最大值、所述相位差最小值分别与所述相位差允许范围进行比较，判断所述存储器是否满足数据写入可靠性要求。9.根据权利要求8所述的装置，其特征在于，所述起始点确定模块，用于设置所述相位差起始点所在的所述时钟叠加信号的初始上升沿；确定所述初始上升沿的中间位置距所述相位差结束点的相位差平均值；判断所述相位差平均值是否在所述相位差允许范围内；若在，则确定所述初始上升沿为所述相位差起始点所在的目标上升沿；若不在，则前移或后移所述初始上升沿，并确定对应的距所述相位差结束点的所述相位差平均值，直到确定出所述目标上升沿。10.根据权利要求9所述的装置，其特征在于，所述起始点确定模块，用于将所述相位差结束点所在上升沿中间位置的数据选通信号平均值，与所述初始上升沿的中间位置的时钟信号平均值的差值，确定为所述相位差平均值。11.根据权利要求8所述的装置，其特征在于，所述最值确定模块，用于基于所述数据选通叠加信号，确定所述相位差结束点所在上升沿中间位置的第一最大值和第一最小值；基于所述时钟叠加信号，确定所述相位差起始点所在上升沿中间位置的第二最大值和第二最小值；将所述第一最大值与所述第二最小值的差值，确定为所述相位差最大值；将所述第一最小值和所述第二最大值的差值，确定为所述相位差最小值。12.根据权利要求8或11所述的装置，其特征在于，所述判定模块，用于若所述相位差最大值和所述相位差最小值均在所述相位差允许范围内，则确定所述存储器满足数据写入可靠性要求；若所述相位差最大值或所述相位差最小值没在所述相位差允许范围内，则确定所述存储器不满足数据写入可靠性要求。13.根据权利要求8所述的装置，其特征在于，所述装置还包括：向所述存储器发送的所述写命令信号的数量大于预设数量。
14.根据权利要求8所述的装置，其特征在于，所述信号叠加模块，用于将多个所述写命令信号下的所述数据选通信号叠加，获得所述数据选通叠加信号；将多个所述写命令信号下的所述时钟信号叠加，获得所述时钟叠加信号。15.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-7中任意一项所述的存储器可靠性测试方法。16.一种电子设备，其特征在于，包括：处理器；以及存储器，用于存储所述处理器的可执行指令；其中，所述处理器配置为经由执行所述可执行指令来执行权利要求1-7中任意一项所述的存储器可靠性测试方法。

技术总结

本公开是关于一种存储器可靠性测试方法及装置、存储介质及电子设备。该方法包括：向存储器发送多个写命令信号；获取存储器在接收到每个写命令信号后产生的数据选通信号及其对应的时钟信号；根据每个写命令信号后产生的数据选通信号及其对应的时钟信号，获取多个写命令信号下的数据选通叠加信号和时钟叠加信号；根据数据选通信号与时钟信号相位差允许范围及相位差结束点，确定相位差起始点；基于时钟叠加信号和数据选通叠加信号，根据相位差结束点和相位差起始点，确定相位差最大值和相位差最小值；将相位差最大值、相位差最小值分别与相位差允许范围进行比较，判断存储器是否满足数据写入可靠性要求。提供了一种确定时序参数tDQSS的方法。tDQSS的方法。tDQSS的方法。