操作非易失性存储器装置的方法和非易失性存储器装置与流程

阅读：评论：0

操作非易失性存储器装置的方法和非易失性存储器装置
1.本技术要求于2021年8月12日在韩国知识产权局(kipo)提交的第10-2021-0106446号韩国专利申请的优先权，所述韩国专利申请的内容通过引用全部包含于此。
技术领域
2.示例实施例总体上涉及半导体集成电路，并且更具体地，涉及操作非易失性存储器装置的方法、执行该方法的非易失性存储器装置、以及执行该方法的存储器控制器。

背景技术：

3.半导体存储器装置通常可根据它们在从电源断开时是否保留存储的数据而被分为两种类别。这些类别包括易失性存储器装置和非易失性存储器装置，易失性存储器装置在从电力断开时丢失存储的数据，非易失性存储器装置在从电力断开时保留存储的数据。易失性存储器装置可以高的速度执行读取操作和写入操作，同时存储在易失性存储器装置中的内容可在断电时丢失。非易失性存储器装置即使在断电时也可保留存储在非易失性存储器装置中的内容，这意味着非易失性存储器装置可用于存储需要被保留的数据，而不管非易失性存储器装置是否被供电。近来，已经研究了具有“竖直”(即，三维(3d))堆叠的存储器单元的半导体存储器装置，以提高半导体存储器装置的容量和集成密度。

技术实现要素：

4.本公开的至少一个示例实施例提供了操作非易失性存储器装置的方法，该非易失性存储器装置包括能够在保持可靠性特性的同时使性能损失最小化的三维堆叠的存储器单元。
5.本公开的至少一个示例实施例提供了执行该操作非易失性存储器装置的方法的非易失性存储器装置和存储器控制器。
6.根据示例实施例的一些方面，在操作包括一个或多个存储器块的一个或多个非易失性存储器装置的方法中，每个存储器块包括连接到多条字线且在竖直方向上布置的多个存储器单元和多个页。将在沟道孔的第一方向上布置的页设置为第一页至第n页，n是大于或等于2的自然数，沟道孔在竖直方向上延伸，沟道孔的尺寸在第一方向上增大。将在沟道孔的第二方向上布置的页设置为第n+1页至第2n页，沟道孔的尺寸在第二方向上减小。设置第一页对至第n页对，使得第一页至第n页之中的第k页和第n+1页至第2n页之中的第n+k页形成一个页对，k是大于或等于1且小于或等于n的自然数。驱动第一页对至第n页对，使得第一页对至第n页对中的至少一个页对中包括的两个页的奇偶校验区通过包括在所述至少一个页对中的所述两个页共享。
7.根据示例实施例的一些方面，非易失性存储器装置包括：一个或多个存储器块，每个存储器块包括连接到多条字线且在竖直方向上布置的多个存储器单元和多个页，每个存储器块包括在竖直方向上延伸的沟道孔；以及控制电路，被配置为：控制存储器块的操作，其中，控制电路还被配置为：将在沟道孔的第一方向上布置的页设置为第一页至第n页，n是
大于或等于2的自然数，沟道孔的尺寸在第一方向上增大；将在沟道孔的第二方向上布置的页设置为第n+1页至第2n页，沟道孔的尺寸在第二方向上减小；设置第一页对至第n页对，使得第一页至第n页之中的第k页和第n+1页至第2n页之中的第n+k页形成一个页对，k是大于或等于1且小于或等于n的自然数；并且驱动第一页对至第n页对，使得第一页对至第n页对中的至少一个页对中包括的两个页的奇偶校验区通过包括在所述至少一个页对中的所述两个页共享。
8.根据示例实施例的一些方面，在操作包括一个或多个存储器块的一个或多个非易失性存储器装置的方法中，每个存储器块包括连接到多条字线且在竖直方向上布置的多个存储器单元和多个页。将在沟道孔的第一方向上布置的页设置为第一页至第n页，n是大于或等于2的自然数，沟道孔在竖直方向上延伸，沟道孔的尺寸在第一方向上增大。将在沟道孔的第二方向上布置的页设置为第n+1页至第2n页，沟道孔的大尺寸第二方向上减小。设置第一页对至第n页对，使得第一页至第n页之中的第k页和第n+1页至第2n页之中的第n+k页形成一个页对，k是大于或等于1且小于或等于n的自然数。通过接收第一数据、第二数据、与第一数据相关联的第一奇偶校验数据和与第二数据相关联的第二奇偶校验数据，通过将第一奇偶校验数据的一部分和第一数据存储在第一页中，并且通过将第一奇偶校验数据的剩余部分、第二数据和第二奇偶校验数据存储在第n+1页中，对包括第一页和第n+1页的第一页对执行数据写入操作。通过获取存储在第一页中的第一奇偶校验数据的所述一部分和第一数据以及存储在第n+1页中的第一奇偶校验数据的所述剩余部分，并且通过基于第一奇偶校验数据的所述一部分或者基于第一奇偶校验数据的所述一部分和所述剩余部分来恢复第一数据，对第一页对执行数据读取操作。
9.根据示例实施例的一些方面，控制包括一个或多个存储器块的一个或多个非易失性存储器装置的存储器控制器包括处理器和纠错码(ecc)引擎。每个存储器块包括连接到多条字线且在竖直方向上布置的多个存储器单元和多个页。处理器被配置为：将在沟道孔的第一方向上布置的页设置为第一页至第n页，n是大于或等于2的自然数，沟道孔在竖直方向上延伸，沟道孔的尺寸在第一方向上增大；将在沟道孔的第二方向上布置的页设置为第n+1页至第2n页，沟道孔的尺寸在第二方向上减小；设置第一页对至第n页对，使得第一页至第n页之中的第k页和第n+1页至第2n页之中的第n+k页形成一个页对，k是大于或等于1且小于或等于n的自然数；并且基于将对第一页对至第n页对进行驱动，生成命令和地址，使得包括在第一页对至第n页对中的至少一个页对中的两个页的奇偶校验区由包括在所述至少一个页对中的所述两个页共享。ecc引擎被配置为执行ecc编码和ecc解码。基于对包括第一页和第n+1页的第一页对执行数据写入操作，ecc引擎还被配置为：生成与将被存储在第一页中的第一数据相关联的第一奇偶校验数据以及与将被存储到第n+1页的第二数据相关联的第二奇偶校验数据，并且第一奇偶校验数据的大小大于第二奇偶校验数据的大小。
10.在根据示例实施例的操作非易失性存储器装置的方法、非易失性存储器装置和存储器控制器中，可根据沟道孔的尺寸和页的可靠性以不同的方案或方式对页进行编号或寻址，可将具有不同的沟道孔尺寸和不同的可靠性特性的两个页设置为一个页对，并且可使用页对来执行数据写入操作和/或数据读取操作。例如，可将与具有相对低的可靠性的页对应的奇偶校验数据的一部分存储在具有相对高的可靠性的页的奇偶校验区中。因此，在使用较少的奇偶校验数据时，可在不使可靠性特性劣化的情况下使性能损失(例如，延迟)最
小化。
附图说明
11.从以下结合附图的详细描述，将更清楚地理解说明性的非限制性示例实施例。
12.图1是示出根据示例实施例的操作非易失性存储器装置的方法的流程图。
13.图2是示出根据示例实施例的非易失性存储器装置的框图。
14.图3是示出图2的非易失性存储器装置中的存储器单元阵列中包括的存储器块的示例的透视图。
15.图4是示出参照图3描述的存储器块的等效电路的电路图。
16.图5是包括在图3和图4的存储器单元阵列中的单元区的示例的平面图。
17.图6a和图6b是形成于图5的单元区中的沟道孔的示例的剖视图。
18.图7a、图7b、图7c、图8a、图8b、图8c、图9、图10和图11是示出根据示例实施例的操作非易失性存储器装置的方法中的页和页对(page pair)的示例的示图。
19.图12是示出图1中的驱动第一页对至第n页对的示例的流程图。
20.图13和图14是示出图12中的执行数据写入操作的示例的流程图。
21.图15、图16、图17和图18是用于描述图13和图14的操作的示图。
22.图19是示出图1中的驱动第一页对至第n页对的示例的流程图。
23.图20和图21是示出图19中的执行数据读取操作的示例的流程图。
24.图22是示出根据示例实施例的存储器系统的框图。
25.图23是示出根据示例实施例的存储器控制器的框图。
26.图24是根据示例实施例的非易失性存储器装置的剖视图。
27.图25是示出根据示例实施例的包括非易失性存储器装置的电子系统的框图。
28.图26是根据示例实施例的包括非易失性存储器装置的电子系统的透视图。
具体实施方式
29.将参照示出实施例的附图更全面地描述各种示例实施例。然而，本公开可以以许多不同的形式实现，并且不应被解释为限于在此阐述的实施例。贯穿本技术，相同的附图标记表示相同的元件。
30.图1是示出根据示例实施例的操作非易失性存储器装置的方法的流程图。
31.参照图1，根据示例实施例的操作非易失性存储器装置的方法由包括一个或多个存储器块的非易失性存储器装置执行。非易失性存储器装置中的每个存储器块包括连接到多条字线并在竖直方向上布置的多个存储器单元和多个页。将参照图2、图3、图4、图5、图6a和图6b详细描述非易失性存储器装置和存储器块的配置(构造)的示例。
32.在根据示例实施例的操作非易失性存储器装置的方法中，将在沟道孔的第一方向上布置的页设置或确定为第一页至第n页(步骤s100)，并且将在沟道孔的第二方向上布置的页设置或确定为第n+1页至第2n页(步骤s200)，其中，n是大于或等于二(2)的自然数。第一方向表示沟道孔的尺寸增大所沿的方向，并且第二方向表示沟道孔的尺寸减小所沿的方向。
33.沟道孔是针对形成多条字线而在竖直方向上延伸的结构。例如，可形成沟道孔，以
实现其中多个存储器单元和多个页在竖直方向上布置的存储器块。将参照图3、图5、图6a和图6b详细描述沟道孔的构造。
34.在一些示例实施例中，第一方向和第二方向可彼此相反。换句话说，对第n+1页至第2n页进行编号和/或寻址的次序可以是对第一页至第n页进行编号和/或寻址的相反次序。例如，第一方向和第二方向两者可以是平行于竖直方向的方向。
35.在一些示例实施例中，在第一页至第n页之中，与第一页对应的沟道孔的尺寸可以是最小尺寸，并且与第n页对应的沟道孔的尺寸可以是最大尺寸。例如，沟道孔的尺寸可表示沟道孔在平面上或在平面图中的直径或半径。例如，如将参照图5、图6a和图6b所述，沟道孔的尺寸越大，页的可靠性越高(或越好)，并且沟道孔的尺寸越小，页的可靠性越低(或越差)。因此，在第一页至第n页之中，第一页可具有最低可靠性，并且第n页可具有最高可靠性。换句话说，沟道孔可具有与第一页至第n页对应的第一部分至第n部分，沟道孔的第一部分至第n部分可分别具有第一尺寸至第n尺寸，第一尺寸可以是第一尺寸至第n尺寸之中的最小尺寸，并且第n尺寸可以是第一尺寸至第n尺寸之中的最大尺寸。
36.在一些示例实施例中，在第n+1页至第2n页之中，与第n+1页对应的沟道孔的尺寸可以是最大尺寸，并且与第2n页对应的沟道孔的尺寸可以是最小尺寸。例如，在第n+1页至第2n页之中，第n+1页可具有最高可靠性，并且第2n页可具有最低可靠性。换句话说，沟道孔可具有与第n+1页至第2n页对应的第n+1部分至第2n部分，沟道孔的第n+1部分至第2n部分可分别具有第n+1尺寸至第2n尺寸，第n+1尺寸可以是第n+1尺寸至第2n尺寸之中的最大尺寸，并且第2n尺寸可以是第n+1尺寸至第2n尺寸之中的最小尺寸。
37.设置或确定第一页对(page pair)至第n页对，使得第一页至第n页之中的第k页和第n+1页至第2n页之中的第n+k页形成一个页对(步骤s300)，其中，k是大于或等于一(1)并且小于或等于n的自然数。例如，第一页和第n+1页可被设置为第一页对，第二页和第n+2页可被设置为第二页对，并且第n页和第2n页可被设置为第n页对。
38.在一些示例实施例中，包括在一个页对中的两个页可具有不同的沟道孔尺寸和不同的可靠性。例如，如上所述，在沟道孔的尺寸和可靠性增大所沿的方向上设置第一页至第n页；在沟道孔的尺寸和可靠性减小所沿的方向上设置第n+1页至第2n页；并且如在步骤s300中那样设置第一页对至第n页对。因此，第一页对可包括第一页至第n页之中的与沟道孔的最小尺寸对应且具有最低可靠性的第一页，并且可包括第n+1页至第2n页之中的与沟道孔的最大尺寸对应且具有最高可靠性的第n+1页。
39.将参照图7a、图7b、图7c、图8a、图8b、图8c、图9、图10和图11详细描述第一页至第n页、第n+1页至第2n页和第一页对至第n页对的构造。
40.第一页对至第n页对被驱动或进行操作，使得包括在每个页对中的两个页的奇偶校验区由包括在每个页对中的两个页共享(步骤s400)。例如，步骤s400可包括对至少一个页对执行的数据写入操作和数据读取操作中的至少一个。例如，每个页可包括存储数据(例如，实际数据)的数据区和存储奇偶校验数据的奇偶校验区，并且包括在每个页对中的两个页的奇偶校验区可通过将与两个页中的一个页对应的奇偶校验数据的一部分存储在两个页中的另一页的奇偶校验区中而被共享。例如，在第一页对至第n页对中的至少一个页对中，包括在单个页对中的两个页的奇偶校验区可由该两个页共享。将参照图12至图21详细描述步骤s400。
41.在包括其中多个存储器单元和多个页在竖直方向上布置的存储器块的非易失性存储器装置中，沟道孔可针对形成多条字线而在竖直方向上延伸。由于制造工艺的特性，沟道孔的尺寸可根据沟道孔被蚀刻的位置或定位而变化，因此，这可引起存储器单元和页的可靠性特性的差异。
42.在根据示例实施例的操作非易失性存储器装置的方法中，可根据沟道孔的尺寸和页的可靠性以不同的方案或方式对页进行编号或寻址，可将具有不同尺寸的沟道孔和不同可靠性特性的两个页设置为一个页对，并且可使用页对来执行数据写入操作和/或数据读取操作。例如，与具有相对低的可靠性(并且因此需要较多奇偶校验数据)的页对应的奇偶校验数据的一部分可被存储在具有相对高的可靠性(并且因此需要较少奇偶校验数据)的页的奇偶校验区中。因此，在使用较少的奇偶校验数据(例如，由于奇偶校验数据的一部分被存储在其中的页的相对高可靠性而引起的较少的奇偶校验数据)时，可在不使可靠性特性劣化的情况下使性能损失(例如，延迟)最小化。
43.图2是示出根据示例实施例的非易失性存储器装置的框图。
44.参照图2，非易失性存储器装置100包括存储器单元阵列110、地址解码器120、页缓冲器电路130、数据输入/输出(i/o)电路140、电压生成器150和控制电路160。
45.存储器单元阵列110经由多条串选择线ssl、多条字线wl和多条地选择线gsl连接到地址解码器120。存储器单元阵列110还经由多条位线bl连接到页缓冲器电路130。存储器单元阵列110可包括连接到多条字线wl和多条位线bl的多个存储器单元(例如，多个非易失性存储器单元)。存储器单元阵列110可被划分为多个存储器块blk1、blk2、
……
、blkz，多个存储器块blk1、blk2、
……
、blkz中的每个包括存储器单元。另外，多个存储器块blk1、blk2、
……
、blkz中的每个可被划分为多个页。在一些示例实施例中，多个存储器块blk1、blk2、
……
、blkz中的每个可被划分为两个或更多个子块。
46.在一些示例实施例中，如将参照图3和图4所述，存储器单元阵列110可以是三维(3d)存储器单元阵列，三维(3d)存储器单元阵列以三维结构(或垂直结构)形成于基底上。在这个示例中，存储器单元阵列110可包括被竖直定向而使得至少一个存储器单元位于另一存储器单元上方的多个单元串(例如，多个垂直nand串)。
47.控制电路160从外部(例如，从图22中的存储器控制器600)接收包括命令cmd的命令信号和包括地址addr的地址信号，并且基于命令cmd和地址addr来控制非易失性存储器装置100的擦除操作、编程操作和/或读取操作。擦除操作可包括执行擦除循环(erase loop)的序列，并且编程操作可包括执行编程循环(programloop)的序列。每个编程循环可包括编程操作和编程验证操作。每个擦除循环可包括擦除操作和擦除验证操作。读取操作可包括正常读取操作和数据恢复读取操作。
48.例如，控制电路160基于命令cmd可生成用于控制电压生成器150的控制信号con并可生成用于控制页缓冲器电路130的控制信号pbc，并且基于地址addr可生成行地址r_addr和列地址c_addr。控制电路160可将行地址r_addr提供到地址解码器120，并且可将列地址c_addr提供到数据i/o电路140。
49.另外，控制电路160可控制地址解码器120、页缓冲器电路130、数据i/o电路140和电压生成器150，使得非易失性存储器装置100执行参照图1描述的根据示例实施例的操作非易失性存储器装置的方法。例如，控制电路160可包括页对映射表(ppmt)162，页对映射表
(ppmt)162包括第一页对至第n页对与第一页至第n页和第n+1页至第2n页的页地址之间的关系。
50.地址解码器120可经由多条串选择线ssl、多条字线wl和多条地选择线gsl连接到存储器单元阵列110。
51.例如，在数据擦除操作/数据写入操作/数据读取操作中，地址解码器120基于行地址r_addr，可将多条字线wl中的至少一条确定为选择的字线，并且可将多条字线wl中的除了选择的字线之外的其余部分或剩余部分确定为未选择的字线。
52.另外，在数据擦除操作/数据写入操作/数据读取操作中，地址解码器120基于行地址r_addr，可将多条串选择线ssl中的至少一条确定为选择的串选择线，并且可将多条串选择线ssl中的除了选择的串选择线之外的其余部分或剩余部分确定为未选择的串选择线。
53.此外，在数据擦除操作/数据写入操作/数据读取操作中，地址解码器120基于行地址r_addr，可将多条地选择线gsl中的至少一条确定为选择的地选择线，并且可将多条地选择线gsl中的除了选择的地选择线之外的其余部分或剩余部分确定为未选择的地选择线。
54.电压生成器150可基于电力pwr和控制信号con来生成非易失性存储器装置100的操作所需的电压vs。电压vs可经由地址解码器120被施加到多条串选择线ssl、多条字线wl和多条地选择线gsl。另外，电压生成器150可基于电力pwr和控制信号con来生成数据擦除操作所需的擦除电压vers。擦除电压vers可直接或经由位线bl被施加到存储器单元阵列110。
55.例如，在擦除操作期间，电压生成器150可将擦除电压vers施加到存储器块(例如，选择的存储器块)的共源极线和/或位线bl，并且可经由地址解码器120将擦除允许电压(例如，地电压)施加到存储器块的所有字线或一部分字线。另外，在擦除验证操作期间，电压生成器150可将擦除验证电压同时施加到存储器块的所有字线或者逐个顺序地施加到字线。
56.例如，在编程操作期间，电压生成器150经由地址解码器120，可将编程电压施加到选择的字线，并且可将编程通过电压施加到未选择的字线。另外，在编程验证操作期间，电压生成器150经由地址解码器120，可将编程验证电压施加到选择的字线，并且可将验证通过电压施加到未选择的字线。
57.另外，在正常读取操作期间，电压生成器150经由地址解码器120，可将读取电压施加到选择的字线，并且可将读取通过电压施加到未选择的字线。在数据恢复读取操作期间，电压生成器150经由地址解码器120，可将读取电压施加到与选择的字线邻近的字线，并且可将恢复读取电压施加到选择的字线。
58.页缓冲器电路130可经由多条位线bl连接到存储器单元阵列110。页缓冲器电路130可包括多个页缓冲器。在一些示例实施例中，每个页缓冲器可连接到一条位线。在其他示例实施例中，每个页缓冲器可连接到两条或更多条位线。
59.页缓冲器电路130可存储将被编程到存储器单元阵列110中的数据dat，或者可读取从存储器单元阵列110感测的数据dat。换句话说，页缓冲器电路130可根据非易失性存储器装置100的操作模式而作为写入驱动器或感测放大器进行操作。
60.数据i/o电路140可经由数据线dl连接到页缓冲器电路130。基于列地址c_addr，数据i/o电路140可经由页缓冲器电路130将来自非易失性存储器装置100的外部(例如，来自图22中的存储器控制器600)的数据dat提供到存储器单元阵列110，或者可将来自存储器单
元阵列110的数据dat提供到非易失性存储器装置100的外部(例如，提供到图22中的存储器控制器600)。
61.图3是示出包括在图2的非易失性存储器装置中的存储器单元阵列中的存储器块的示例的透视图。
62.参照图3，存储器块blki包括以三维结构(或垂直结构)形成于基底上的多个单元串(例如，多个垂直nand串)。存储器块blki包括沿第一方向d1、第二方向d2和第三方向d3延伸的结构。
63.设置基底111。例如，基底111可在其中具有第一类型的电荷载流子杂质(例如，第一导电类型)的阱(well)。例如，基底111可具有通过注入诸如硼(b)的第iii族元素而形成的p阱。特别地，基底111可具有设置在n阱内的袋式p阱。在一个实施例中，基底111具有p型阱(或p型袋式阱)。然而，基底111的导电类型不限于p型。
64.沿第二方向d2布置的多个掺杂区311、312、313和314设置在基底111中和/或在基底111上。这些多个掺杂区311至314可具有与基底111的第一类型不同的第二类型的电荷载流子杂质(例如，第二导电类型)。在公开的一个实施例中，第一掺杂区311至第四掺杂区314可具有n型。然而，第一掺杂区311至第四掺杂区314的导电类型不限于n型。
65.沿第一方向d1延伸的多个绝缘材料112沿第三方向d3顺序地设置基底111的在第一掺杂区311与第二掺杂区312之间的区域上。例如，多个绝缘材料112沿第三方向d3设置，且彼此间隔开特定距离。例如，绝缘材料112可包括诸如氧化物层的绝缘材料。
66.沿第三方向d3穿透绝缘材料的多个柱(pillar)113沿第一方向d1顺序地设置基底111的在第一掺杂区311与第二掺杂区312之间的区域上。例如，多个柱113穿透绝缘材料112以接触基底111。
67.在一些示例实施例中，每个柱113可包括多种材料。例如，每个柱113的沟道层114可包括具有第一导电类型的硅材料。例如，每个柱113的沟道层114可包括与基底111具有相同导电类型的硅材料。在公开的一个实施例中，每个柱113的沟道层114包括p型硅。然而，每个柱113的沟道层114不限于p型硅。
68.每个柱113的内部材料(或称为“内部层”)115包括绝缘材料。例如，每个柱113的内部材料115可包括诸如氧化硅的绝缘材料。在一些示例中，每个柱113的内部材料115可包括气隙(air gap)。如在此所讨论的术语“气”可表示大气或在制造工艺期间可存在的其他气体。
69.绝缘层116在第一掺杂区311与第二掺杂区312之间的区域上沿绝缘材料112、柱113和基底111的暴露表面设置。例如，如所示，设置在绝缘材料112的表面上的绝缘层116可置于柱113与多个堆叠的第一导电材料211、221、231、241、251、261、271、281和291之间。在一些示例中，绝缘层116不需要设置在同地选择线gsl(例如，211)和串选择线ssl(例如，291)对应的第一导电材料211和291与绝缘材料112之间。在这个示例中，地选择线gsl是第一导电材料211至291的堆叠的最下面的第一导电材料，并且串选择线ssl是第一导电材料211至291的堆叠的最上面的第一导电材料。
70.在第一掺杂区311与第二掺杂区312之间的区域中，多个第一导电材料211至291设置在绝缘层116的表面上。例如，沿第一方向d1延伸的第一导电材料211设置在基底111和与基底111邻近的绝缘材料112之间。更详细地，沿第一方向d1延伸的第一导电材料211设置在
基底111和与基底111邻近的绝缘材料112的底部处的绝缘层116之间。
71.沿第一方向d1延伸的第一导电材料设置在“绝缘材料112之中的特定绝缘材料上方的绝缘层116”与“绝缘材料112之中的另一特定绝缘材料下方的绝缘层116”之间。例如，沿第一方向d1延伸的第一导电材料设置在位于绝缘材料112之中的在第三方向d3上相邻的两个特定绝缘材料之间的绝缘层116之间。例如，沿第一方向d1延伸的多个第一导电材料221至281设置在绝缘材料112之间，并且可理解的是，绝缘层116设置在第一导电材料221至281与绝缘材料112之间。第一导电材料211至291可由导电金属形成，但在公开的其他实施例中，第一导电材料211至291可包括诸如多晶硅的导电材料。
72.可在第二掺杂区312与第三掺杂区313之间的区域中设置与第一掺杂区311和第二掺杂区312之间的区域中的结构相同的结构。在第二掺杂区312与第三掺杂区313之间的区域中，设置沿第一方向d1延伸的多个绝缘材料112。设置多个柱113，多个柱113沿第一方向d1顺序地布置并且沿第三方向d3穿透多个绝缘材料112。绝缘层116设置在多个绝缘材料112和多个柱113的暴露表面上，并且多个第一导电材料211至291沿第一方向d1延伸。类似地，可在第三掺杂区313与第四掺杂区314之间的区域中设置与第一掺杂区311和第二掺杂区312之间的区域中的结构相同的结构。
73.多个漏区320分别设置在多个柱113上。漏区320可包括掺杂有第二类型的电荷载流子杂质的硅材料。例如，漏区320可包括掺杂有n型掺杂剂的硅材料。在公开的一个实施例中，漏区320包括n型硅材料。然而，漏区320不限于n型硅材料。
74.在漏区上，设置沿第二方向d2延伸的多个第二导电材料331、332和333。第二导电材料331至333沿第一方向d1布置，且彼此间隔开特定距离。第二导电材料331至333分别连接到对应的区域中的漏区320。漏区320和沿第二方向d2延伸的第二导电材料331至333可通过各个接触插塞连接。每个接触插塞可以是例如由诸如金属的导电材料形成的导电插塞。第二导电材料331至333可包括金属材料。第二导电材料331至333可包括诸如多晶硅的导电材料。
75.在图3的示例中，第一导电材料211至291可用于形成字线wl、串选择线ssl和地选择线gsl。例如，第一导电材料221至281可用于形成字线wl，其中，属于同一层的导电材料可互连。第二导电材料331至333可用于形成位线bl。第一导电材料211至291的层数可根据工艺和控制技术被不同地确定。
76.图4是示出参照图3描述的存储器块的等效电路的电路图。
77.图4的存储器块blki可以以三维结构(或垂直结构)形成于基底上。例如，包括在存储器块blki中的多个nand串可在垂直于基底的方向上形成。
78.参照图4，存储器块blki可包括连接在位线bl1、bl2和bl3与共源极线csl之间的多个nand串ns11、ns12、ns13、ns21、ns22、ns23、ns31、ns32和ns33。nand串ns11至ns33中的每个可包括串选择晶体管sst、多个存储器单元mc1、mc2、mc3、mc4、mc5、mc6、mc7和mc8以及地选择晶体管gst。例如，位线bl1至bl3可对应于图3中的第二导电材料331至333，并且共源极线csl可通过将图3中的第一掺杂区311至第四掺杂区314互连而形成。
79.每个串选择晶体管sst可连接到对应的串选择线(ssl1、ssl2和ssl3之一)。多个存储器单元mc1至mc8可分别连接到对应的字线wl1、wl2、wl3、wl4、wl5、wl6、wl7和wl8。每个地选择晶体管gst可连接到对应的地选择线(gsl1、gsl2和gsl3之一)。每个串选择晶体管sst
可连接到对应的位线(例如，bl1至bl3之一)，并且每个地选择晶体管gst可连接到共源极线csl。在图4的示例中，一些串选择晶体管sst连接到同一位线(例如，bl1至bl3之一)，以根据经由“施加到适当的串选择线ssl1至ssl3和地选择线gsl1至gsl3的选择电压”的适当的选择而将对应的nand串连接到同一位线。
80.共同连接到一条位线的单元串可形成一列，并且连接到一条串选择线的单元串可形成一行。例如，连接到第一位线bl1的单元串ns11、ns21和ns31可对应于第一列，并且连接到第一串选择线ssl1的单元串ns11、ns12和ns13可形成第一行。
81.具有相同高度的字线(例如，wl1)可共同连接，并且地选择线gsl1至gsl3和串选择线ssl1至ssl3可分离。位于同一半导体层处的存储器单元共享字线。同一行中的单元格串共享串选择线。共源极线csl共同连接到所有单元串。
82.在图4中，存储器块blki被示出为连接到八条字线wl1至wl8和三条位线bl1至bl3，并且nand串ns11至ns33中的每个被示出为包括八个存储器单元mc1至mc8。然而，示例实施例不限于此。在一些示例实施例中，每个存储器块可连接到任何数量的字线和位线，并且每个nand串可包括任何数量的存储器单元。
83.三维垂直阵列结构可包括竖直定向的垂直nand串，使得至少一个存储器单元位于另一存储器单元上方。至少一个存储器单元可包括电荷捕获层。以下专利文献(其通过引用全部包含于此)描述了其中三维存储器阵列被构造为多个层级且使字线和/或位线在层级之间共享的用于包括3d垂直阵列结构的存储器单元阵列的合适构造：第7,679,133号、第8,553,466号、第8,654,587号、第8,559,235号美国专利以及第2011/0233648号美国专利公开。
84.尽管基于nand闪存装置来描述包括在根据示例实施例的非易失性存储器装置中的存储器单元阵列，但是根据示例实施例的非易失性存储器装置可以是任何非易失性存储器装置，例如，相变随机存取存储器(pram)、电阻式随机存取存储器(rram)、纳米浮栅存储器(nfgm)、聚合物随机存取存储器(poram)、磁随机存取存储器(mram)、铁电随机存取存储器(fram)、晶闸管随机存取存储器(tram)等。
85.图5是包括在图3和图4的存储器单元阵列中的单元区的示例的平面图。
86.参照图5，单元区cr可包括多个沟道孔ch。
87.沟道孔尺寸(例如，沟道孔直径)可根据在单元区cr内的位置而变化。例如，与第一边缘edg1和第二边缘edg2邻近的部分可具有相对低的外围密度，因此，与第一边缘edg1和第二边缘edg2邻近的沟道孔cha可具有与其他沟道孔ch的直径不同的直径。位于单元区cr的中心的沟道孔chb的直径可大于与第一边缘edg1和第二边缘edg2邻近的沟道孔cha的直径。存储器块blka可与第一边缘edg1邻近，并且可与第一边缘edg1间隔开第一距离d1。存储器块blkb可不与第一边缘edg1和第二边缘edg2邻近，可在单元区cr的中心，并且可与第一边缘edg1间隔开第二距离d2。第二距离d2可大于第一距离d1。包括在存储器块blka中的沟道孔cha的第一直径可小于包括在存储器块blkb中的沟道孔chb的第二直径。
88.图6a和图6b是形成于图5的单元区中的沟道孔的示例的剖视图。
89.参照图6a，包括沟道层114和内部层115的柱可形成于沟道孔chc中。例如，沟道孔chc可从顶部到底部被钻孔，并且在沟道孔chc的形成开始的位置上(例如，在顶部上)的直径dc可大于在沟道孔chc的形成结束的位置上(例如，在底部上)的直径dd。例如，沟道孔chc
可被包括在一个存储器块中。
90.参照图6b，沟道孔chd可包括第一子沟道孔sch1和第二子沟道孔sch2。与图6a的沟道孔chc一样，包括沟道层114和内部层115的柱可形成于第一子沟道孔sch1中，并且包括沟道层124和内部层125的柱可形成于第二子沟道孔sch2中。例如，沟道孔chd可被包括在一个存储器块中。例如，子沟道孔sch1和sch2中的每个可被包括在一个存储器块中的一个子块中。
91.图6b示出二堆叠结构，在二堆叠结构中，两个子沟道孔sch1和sch2在一个沟道孔chd内沿第三方向d3(例如，竖直方向)顺序地形成或延伸。例如，可首先形成作为下子沟道孔的第二子沟道孔sch2，然后，可之后形成作为上子沟道孔的第一子沟道孔sch1。然而，示例实施例不限于此，并且三个或更多个子沟道孔可被包括在一个沟道孔中。
92.如上所述，沟道孔的直径可在一个沟道孔内根据第三方向d3而变化。由于沟道孔直径(或尺寸)的差异，可发生存储器单元和/或页的特性的差异。
93.在根据示例实施例的操作非易失性存储器装置的方法中，具有不同的沟道孔尺寸和不同的可靠性特性的两个页可被设置为一个页对，并且包括在每个页对中的两个页的奇偶校验区可由包括在每个页对中的两个页共享。因此，可在保持可靠性特性的同时防止性能劣化。
94.图7a、图7b、图7c、图8a、图8b、图8c、图9、图10和图11是示出根据示例实施例的操作非易失性存储器装置的方法中的页和页对的示例的示图。图7a、图7b、图7c、图8a、图8b、图8c、图9、图10和图11示出了图1中的步骤s100、步骤s200和步骤s300被执行的结果。
95.参照图7a，示出了包括在一个页对中的两个页被包括在不同的存储器块和不同的装置或芯片中的示例(例如，多芯片结构)。
96.例如，第一页至第n页p1_1、p1_2、
……
、p1_(n-1)、p1_n可被包括在第一存储器块blk1中，并且第n+1至第2n页p2_1、p2_2、
……
、p2_(n-1)、p2_n可被包括在与第一存储器块blk1不同的第二存储器块blk2中。第一页p1_1至第n页p1_n可沿包括在第一存储器块blk1中的第一沟道孔ch1顺序地布置，并且可在第一方向dr1上顺序地布置。第n+1页p2_1至第2n页p2_n可沿包括在第二存储器块blk2中的第二沟道孔ch2顺序地布置，并且可在第二方向dr2上顺序地布置。第一存储器块blk1可被包括在第一非易失性存储器装置(或芯片)cp1中，并且第二存储器块blk2可被包括在与第一非易失性存储器装置cp1不同的第二非易失性存储器装置(或芯片)cp2中。在图7a的示例中，第一方向dr1可以是从“第一存储器块blk1的与第一沟道孔ch1的最小尺寸对应的下部(或第一边缘)”到“第一存储器块blk1的与第一沟道孔ch1的最大尺寸对应的上部(或第二边缘)”的方向(例如，底部到顶部(b2t)方向)。另外，在图7a的示例中，第二方向dr2可以是从“第二存储器块blk2的与第二沟道孔ch2的最大尺寸对应的上部(或第二边缘)”到“第二存储器块blk2的与第二沟道孔ch2的最小尺寸对应的下部(或第一边缘)”的方向(例如，顶部到底部(t2b)方向)。例如，沟道孔ch1和ch2中的每个可对应于图6a的沟道孔chc。
97.之后，可通过将页p1_1和p2_1设置为第一页对，通过将页p1_2和p2_2设置为第二页对，通过将页p1_(n-1)和p2_(n-1)设置为第n-1页对，并且通过将页p1_n和p2_n设置为第n页对，来形成第一页对至第n页对。
98.在一些示例实施例中，可将第一页地址至第n页地址a1_1、a1_2、
……
、a1_(n-1)、
a1_n顺序地分配或指定给第一页p1_1至第n页p1_n，并且可将第n+1页地址至第2n页地址a2_1、a2_2、
……
、a2_(n-1)、a2_n顺序地分配或指定给第n+1页p2_1至第2n页p2_n。例如，页地址a1_1至a1_n和a2_1至a2_n中的每个可表示物理页编号(ppn)。例如，第一页地址a1_1至第n页地址a1_n可以是连续的页地址，并且第n+1页地址a2_1至第2n页地址a2_n可以是连续的页地址。例如，第一页地址a1_1至第n页地址a1_n与第n+1页地址a2_1至第2n页地址a2_n可不彼此继续。
99.在图7a的示例中，可用成对的芯片实现具有相反方向的页编号(或页地址)的两个(或更多个)芯片，然后可执行页地址加扰，使得具有相同页编号(或页地址)同时在芯片(或存储器块)内具有相反物理位置的两个(或更多个)页被设置为成对的页。
100.参照图7b，示出了包括在一个页对中的两个页被包括在同一存储器块中的示例(例如，在一个存储器块内实现页对的示例)。
101.例如，第一页至第n页p1_1、
……
、p1_n以及第n+1页至第2n页p2_1、
……
、p2_n可被包括在第一存储器块blk1a中，并且可沿包括在第一存储器块blk1a中的第一沟道孔ch1a顺序地布置。例如，第一页p1_1至第n页p1_n可在第一方向dr1上顺序地布置，并且第n+1页p2_1至第2n页p2_n可在第二方向dr2上顺序地布置。在图7b的示例中，第一方向dr1可以是从“第一存储器块blk1a的与第一沟道孔ch1a的最小尺寸对应的下部(或第一边缘)”到“第一存储器块blk1a的中心或中心部分”的方向。另外，在图7b的示例中，第二方向dr2可以是从“第一存储器块blk1a的与第一沟道孔ch1a的最大尺寸对应的上部(或第二边缘)”到“第一存储器块blk1a的中心或中心部分”的方向。
102.之后，可通过将页p1_1和p2_1设置为第一页对并且通过将页p1_n和p2_n设置为第n页对来形成第一页对至第n页对。例如，包括在第一页对中的第一页p1_1和第n+1页p2_1两者可设置在第一存储器块blk1a的边缘处。另外，页地址a1_1、
……
、a1_n以及页地址a2_1、
……
、a2_n可分别被顺序地分配给页p1_1至p1_n以及页p2_1至p2_n。例如，页地址a1_1至a1_n以及页地址a2_1至a2_n可以是连续的页地址。
103.参照图7c，示出了包括在一个页对中的两个页被包括在同一存储器块中的示例。
104.例如，第一页至第n页p1_1、
……
、p1_m、p1_(m+1)、
……
、p1_n以及第n+1页至第2n页p2_1、
……
、p2_m、p2_(m+1)、
……
、p2_n可被包括在第一存储器块blk1b中，并且可沿包括在第一存储器块blk1b中的第一沟道孔ch1b顺序地布置。例如，第一页p1_1至第n页p1_n可在第一方向dr1上顺序地布置，并且第n+1页p2_1至第2n页p2_n可在第二方向dr2上顺序地布置。在图7c的示例中，相对于第一页p1_1至第m页p1_m的第一方向dr1可以是从“第一存储器块blk1b的与第一沟道孔ch1b的最小尺寸对应的下部(或第一边缘)”朝向“第一存储器块blk1b的中心”的方向，并且相对于第m+1页p1_(m+1)至第n页p1_n页的第一方向dr1可以是从“第一存储器块blk1b的中心”朝向“第一存储器块blk1b的与第一沟道孔ch1b的最大尺寸对应的上部(或第二边缘)”的方向，其中，m是大于或等于二(2)且小于n的自然数。另外，在图7c的示例中，相对于第n+1页p2_1至第n+m页p2_m的第二方向dr2可以是从“第一存储器块blk1b的中心”朝向“第一存储器块blk1b的下部”的方向，并且相对于第n+m+1页p2_(m+1)至第2n页p2_n的第二方向dr2可以是从“第一存储器块blk1b的上部”朝向“第一存储器块blk1b的中心”的方向。
105.之后，可通过将页p1_1和p2_1设置为第一页对，通过将页p1_m和p2_m设置为第m页
对，通过将页p1_(m+1)和p2_(m+1)设置为第m+1页对，并且通过将页p1_n和p2_n设置为第n页对，来形成第一页对至第n页对。例如，包括在第一页对中的第一页p1_1可设置在第一存储器块blk1b的边缘处，并且包括在第一页对中的第n+1页p2_1可设置在第一存储器块blk1b的中心。另外，页地址a1_1、
……
、a1_m、a1_(m+1)、
……
、a1_n以及页地址a2_1、
……
、a2_m、a2_(m+1)、
……
、a2_n可被顺序地分配给页p1_1至p1_n以及页p2_1至p2_n。
106.参照图8a，示出了包括在一个页对中的两个页被包括在同一存储器块中并且一个沟道孔包括两个子沟道孔的示例(例如，多堆叠结构)。
107.例如，第一页至第n页p3_1、p3_3、
……
、p3_(2n-3)、p3_(2n-1)以及第n+1页至第2n页p3_2、p3_4、
……
、p3_(2n-2)、p3_2n可被包括在第一存储器块blk3中。第一存储器块blk3可包括沟道孔，并且沟道孔可包括第一子沟道孔sch31和第二子沟道孔sch32。第一页p3_1至第n页p3_(2n-1)可沿第一子沟道孔sch31顺序地布置，并且可在第一方向dr1上顺序地布置。第n+1页p3_2至第2n页p3_2n可沿第二子沟道孔sch32顺序地布置，并且可在第二方向dr2上顺序地布置。在图8a的示例中，第一方向dr1可以是从“第一存储器块blk3的中心”到“第一存储器块blk3的上部”的方向(例如，从“与第一子沟道孔sch31的最小尺寸对应的部分”到“与第一子沟道孔sch31的最大尺寸对应的部分”的方向)。另外，在图8a的示例中，第二方向dr2可以是从“第一存储器块blk3的中心”到“第一存储器块blk3的下部”的方向(例如，从“与第二子沟道孔sch32的最大尺寸对应的部分”到“与第二子沟道孔sch32的最小尺寸对应的部分”的方向)。例如，子沟道孔sch31和sch32可分别对应于图6b的子沟道孔sch1和sch2。
108.之后，可通过将页p3_1和p3_2设置为第一页对，通过将页p3_3和p3_4设置为第二页对，通过将页p3_(2n-3)和p3_(2n-2)设置为第n-1页对，并且通过将页p3_(2n-1)和p3_2n设置为第n页对，来形成第一页对至第n页对。
109.在一些示例实施例中，可将第一页地址至第2n页地址a3_1、a3_2、a3_3、a3_4、
……
、a3_(2n-3)、a3_(2n-2)、a3_(2n-1)、a3_2n之中的奇数编号的页地址a3_1、a3_3、
……
、a3_(2n-3)、a3_(2n-1)顺序地分配给第一页p3_1至第n页p3_(2n-1)，并且可将第一页地址a3_1至第2n页地址a3_2n之中的偶数编号的页地址a3_2、a3_4、
……
、a3_(2n-2)、a3_2n顺序地分配给第n+1页p3_2至第2n页p3_2n。例如，第一页地址a3_1至第2n页地址a3_2n可以是连续的页地址。
110.在图8a的示例中，页编号(或页地址)可从具有二堆叠结构的存储器块blk3的中心开始在相反的方向上被交替地分配，然后页地址加扰可被执行，使得在逻辑上具有连续的页编号(或页地址)并在物理上具有互补的结构的页被设置为成对的页。
111.参照图8b，示出了类似于图8a的示例的多堆叠结构。将省略与图8a重复的描述。
112.图8b的存储器块blk3a可与图8a的存储器块blk3基本相同，除了存储器块blk3a还包括第2n+1至第2n+j页p3_(2n+1)、
……
、p3_(2n+j)，其中，j是大于或等于二(2)的自然数。
113.第2n+1页p3_(2n+1)至第2n+j页p3_(2n+j)可与第一页p3_1至第n页p3_(2n-1)一起沿第一子沟道孔sch31a顺序地布置，并且可与第一页p3_1至第n页p3_(2n-1)一起在第一方向dr1上顺序地布置。换句话说，在图8b的示例中，“包括第一子沟道孔sch31a的上层中的堆叠数量”和“包括第二子沟道孔sch32a的下层中的堆叠数量”可彼此不同。如上所述，在图8a的示例中，“沿第二子沟道孔sch32堆叠的页(或字线)p3_2至p3_2n的数量”和“沿第一子
沟道孔sch31堆叠的页(或字线)p3_1至p3_(2n-1)的数量”可均等于n。相比之下，在图8b的示例中，“沿第二子沟道孔sch32a堆叠的页(或字线)p3_2至p3_2n的数量”和“沿第一子沟道孔sch31a堆叠的页(或字线)p3_1至p3_(2n+j)的数量”可彼此不同，并且可分别是n和n+j。
114.基于第一页p3_1至第n页p3_(2n-1)和第n+1页p3_2至第2n页p3_2n设置第一页对至第n页对的操作以及分配页地址a3_1至a3_2n的操作可与参照图8a描述的操作基本相同。
115.在一些示例实施例中，与第2n+1页p3_(2n+1)至第2n+j页p3_(2n+j)页对应的沟道孔的尺寸可大于与第n页p3_(2n-1)页对应的沟道孔的尺寸。换句话说，可使用n+j个页之中的与沟道孔的相对小的尺寸对应的n个页(例如，第一页p3_1至第n页p3_(2n-1))而非n+j个页之中的与沟道孔的相对大的尺寸对应的j个页(例如，第2n+1页p3_(2n+1)至第2n+j页p3_(2n+j))来设置n个页对。
116.在一些示例实施例中，可在不设置页对的情况下驱动与沟道孔的相对大的尺寸对应的第2n+1页p3_(2n+1)至第2n+j页p3_(2n+j)。在其他示例实施例中，与沟道孔的相对大的尺寸对应的第2n+1页p3_(2n+1)至第2n+j页p3_(2n+j)可通过自身设置页对而被驱动。例如，页p3_(2n+1)和p3_(2n+j)可被设置为一个页对，页地址a3_(2n+1)和a3_(2n+j)可被分配给页p3_(2n+1)和p3_(2n+j)，并且包括页p3_(2n+1)和p3_(2n+j)的页对可被驱动。
117.尽管图8b示出了第2n+1页p3_(2n+1)至第2n+j页p3_(2n+j)与第一页p3_1至第n页p3_(2n-1)一起沿第一子沟道孔sch31a顺序地布置，但是示例实施例不限于此。例如，第2n+1页p3_(2n+1)至第2n+j页p3_(2n+j)可与第n+1页p3_2至第2n页p3_2n一起沿第二子沟道孔sch32a顺序地布置。
118.参照图8c，示出了这样的示例，在该示例中，包括在一个存储器块中的一个沟道孔包括两个子沟道孔并且包括在一个页对中的两个页被包括在同一存储器块中并对应于一个子沟道孔。
119.例如，第一页至第n页p31_1、
……
、p31_m、p31_(m+1)、
……
、p31_n以及第n+1页至第2n页p32_1、
……
、p32_m、p32_(m+1)、
……
、p32_n可被包括在第一存储器块blk3b中。第一存储器块blk3b可包括沟道孔，并且沟道孔可包括第一子沟道孔sch31b和第二子沟道孔sch32b。第一页p31_1至第n页p31_n之中的第一页p31_1至第m页p31_m可沿第一子沟道孔sch31b顺序地布置，并且可在第一方向dr1上顺序地布置。第n+1页p32_1至第2n页p32_n之中的第n+1页p32_1至第n+m页p32_m可沿第一子沟道孔sch31b顺序地布置，并且可在第二方向dr2上顺序地布置。第一页p31_1至第n页p31_n之中的第m+1页p31_(m+1)至第n页p31_n可沿第二子沟道孔sch32b顺序地布置，并且可在第一方向dr1上顺序地布置。第n+1页p32_1至第2n页p32_n之中的第n+m+1页p32_(m+1)至第2n页p32_n可沿第二子沟道孔sch32b顺序地布置，并且可在第二方向dr2上顺序地布置。在图8c的示例中，第一方向dr1可以是从“第一存储器块blk3b的与子沟道孔sch31b和sch32b的最小尺寸对应的第一部分”朝向“第一存储器块blk3b的与子沟道孔sch31b和sch32b的最大尺寸对应的第二部分”的方向。另外，在图8c的示例中，第二方向dr2可以是从“第一存储器块blk3b的与子沟道孔sch31b和sch32b的最大尺寸对应的第二部分”朝向“第一存储器块blk3b的与子沟道孔sch31b和sch32b的最小尺寸对应的第一部分”的方向。
120.之后，可通过将页p31_1和p32_1设置为第一页对，通过将页p31_m和p32_m设置为第m页对，通过将页p31_(m+1)和p32_(m+1)设置为第m+1页对，并且通过将页p31_n和p32_n
设置为第n页对，来形成第一页对至第n页对。与参照图7b描述的一样，包括在第一页对中的第一页p31_1和第n+1页p32_1两者可设置在第一子沟道孔sch31b的边缘处。另外，页地址a31_1、
……
、a31_m、a31_(m+1)、
……
、a31_n以及页地址a32_1、
……
、a32_m、a32_(m+1)、
……
、a32_n可被顺序地分配给页p31_1至p31_n以及页p32_1至p32_n。
121.在一些示例实施例中，尽管未详细示出，但是图7c的示例可应用或使用于参照图8a、图8b和图8c描述的多堆叠结构。例如，设置在子沟道孔(例如，第一子沟道孔sch31b)的边缘处的页(例如，第一页p31_1)和设置在子沟道孔(例如，第一子沟道孔sch31b)的中心的页(例如，第m页p31_m)可被设置为一个页对。
122.参照图9，示出了包括在一个页对中的两个页被包括在同一存储器块和不同的子块中并且一个沟道孔包括两个子沟道孔的示例。
123.例如，第一页至第n页p41_1、p41_2、
……
、p41_(n-1)、p41_n可被包括在第一子块sblk41中，并且第n+1页至第2n页p42_1、p42_2、
……
、p42_(n-1)、p42_n可被包括在与第一子块sblk41不同的第二子块sblk42中。第一页p41_1至第n页p41_n可沿包括在第一子块sblk41中的第一子沟道孔sch41顺序地布置，并且可在第一方向dr1上顺序地布置。第n+1页p42_1至第2n页p42_n可沿包括在第二子块sblk42中的第二子沟道孔sch42顺序地布置，并且可在第二方向dr2上顺序地布置。第一子块sblk41和第二子块sblk42可被包括在一个非易失性存储器装置中所包括的一个存储器块中，并且可被独立地编程和擦除。
124.之后，可通过将页p41_1和p42_1设置为第一页对，通过将页p41_2和p42_2设置为第二页对，通过将页p41_(n-1)和p42_(n-1)设置为第n-1页对，并且通过将页p41_n和p42_n设置为第n页对，来形成第一页对至第n页对。
125.在一些示例实施例中，可将第一页地址至第n页地址a41_1、a41_2、
……
、a41_(n-1)、a41_n顺序地分配给第一页p41_1至第n页p41_n，并且可将第n+1页地址至第2n页地址a42_1、a42_2、
……
、a42_(n-1)、a42_n顺序地分配给第n+1页p42_1至第2n页p42_n。图9中的页地址a41_1至a41_n以及页地址a42_1至a42_n可类似于图7a中的页地址a1_1至a1_n以及页地址a2_1至a2_n。
126.参照图10，示出了包括在一个页对中的两个页被包括在不同的存储器块和不同的子块中并且一个沟道孔包括两个子沟道孔的示例。
127.例如，第一页至第n页p51_1、p51_2、
……
、p51_(n-1)、p51_n可被包括在第一子块sblk51中，页p62_1、p62_2、
……
、p62_(n-1)、p62_n可被包括在第二子块sblk52中，页p61_1、p61_2、
……
、p61_(n-1)、p61_n可被包括在第三子块sblk61中，并且第n+1页至第2n页p52_1、p52_2、
……
、p52_(n-1)、p52_n可被包括在第四子块sblk62中。第一页p51_1至第n页p51_n可沿包括在第一子块sblk51中的第一子沟道孔sch51顺序地布置，并且可在第一方向dr1上顺序地布置。页p62_1至p62_n可沿包括在第二子块sblk52中的第二子沟道孔sch52顺序地布置，并且可在第二方向dr2上顺序地布置。页p61_1至p61_n可沿包括在第三子块sblk61中的第三子沟道孔sch61顺序地布置，并且可在第一方向dr1上顺序地布置。第n+1页p52_1至第2n页p52_n可沿包括在第四子块sblk62中的第四子沟道孔sch62顺序地布置，并且可在第二方向dr2上顺序地布置。第一子块sblk51和第二子块和sblk52可被包括在第一存储器块中，并且第三子块sblk61和第四子块sblk62可被包括在与第一存储器块不同的第二存储器块中。第一子块sblk51、第二子块sblk52、第三子块sblk61和第四子块sblk62可被
独立地编程和擦除。
128.之后，可通过将页p51_1和p52_1设置为第一页对，通过将页p51_2和p52_2设置为第二页对、通过将页p51_(n-1)和p52_(n-1)设置为第n-1页对，并且通过将页p51_n和p52_n设置为第n页对，来形成第一页对至第n页对。
129.在一些示例实施例中，可将第一页至第n页地址a51_1、a51_2、
……
、a51_(n-1)、a51_n顺序地分配给第一页p51_1至第n页p51_n，并且可将第n+1页至第2n页地址a52_1、a52_2、
……
、a52_(n-1)、a52_n顺序地分配给第n+1页p52_1至第2n页p52_n。图10中的页地址a51_1至a51_n以及页地址a52_1至a52_n可类似于图7a中的页地址a1_1至a1_n以及页地址a2_1至a2_n。
130.类似地，可使用页p61_1至p61_n以及页p62_1至p62_n来设置页对，并且可将页地址a61_1、a61_2、
……
、a61_(n-1)、a61_n以及页地址a62_1、a62_2、
……
、a62_(n-1)、a62_n顺序地分配给页p61_1至p61_n以及页p62_1至p62_n。
131.在图9和图10的示例中，可相对于存储器块的中心将具有二堆叠结构的存储器块划分为两个子块，然后可执行页地址加扰，使得具有相同的页编号(或页地址)同时在子块内部具有相反的物理位置的页被设置为成对的页。例如，如图9中所示，可使用包括在一个存储器块中的子块(例如，共享沟道孔的子块)。又例如，如图10中所示，可使用包括在不同的存储器块中的子块(例如，不共享沟道孔的子块)。
132.参照图11，示出了包括在一个页对中的两个页被包括在同一存储器块中并且一个沟道孔包括三个子沟道孔的示例。
133.例如，第一页至第n页p7_1、
……
、p7_(2m-1)、p7_(2m+1)、
……
、p7_(2n-1)以及第n+1页至第2n页p7_2、
……
、p7_2m、p7_(2m+2)、
……
、p7_2n可被包括在第一存储器块blk7中。存储器块blk7可包括沟道孔，并且沟道孔可包括第一子沟道孔sch71、第二子沟道孔sch72和第三子沟道孔sch73。第一页p7_1至第n页p7_(2n-1)可沿第二子沟道孔sch72的一部分和第一子沟道孔sch71顺序地布置，并且可在第一方向dr1上顺序地布置。第n+1页p7_2至第2n页p7_2n可沿第二子沟道孔sch72的另一部分和第三子沟道孔sch73的顺序地布置，并且可在第二方向dr2上顺序地布置。
134.之后，可通过将页p7_1和p7_2设置为第一页对，通过将页p7_(2m-1)和p7_2m设置为第m页对，通过将页p7_(2m+1)和p7_(2m+2)设置为第m+1页对，并且通过将页p7_(2n-1)和p7_2n设置为第n页对，来形成第一页对至第n页对。
135.在一些示例实施例中，奇数编号的页地址a7_1、
……
、a7_(2m-1)、a7_(2m+1)、
……
、a7_(2n-1)可被顺序地分配给第一页p7_1至第n页p7_(2n-1)，并且偶数编号的页地址a7_2、
……
、a7_2m、a7_(2m+2)、
……
、a7_2n可被顺序地分配给第n+1页p7_2至第2n页p7_2n。例如，图11中的页地址a7_1至a7_2n可类似于图8a中的页地址a3_1至a3_2n。
136.如参照图11所述，可从具有三堆叠结构(或三以上堆叠结构)的存储器块blk7的中心开始在相反的方向上交替地分配页编号(或地页址)。
137.在一些示例实施例中，尽管未详细示出，但是图8b的其中包括不同子沟道孔的不同层中的堆叠数量彼此不同的示例、图8c的其中设置在一个子沟道孔的边缘处的页被设置为一个页对的示例、和/或其中设置在子沟道孔的边缘处的页和设置在子沟道孔的中心的页被设置为一个页对的示例可应用或使用于图9、图10和图11的示例中的每个。
138.图12是示出图1中的驱动第一页对至第n页对的示例的流程图。
139.参照图1和图12，在步骤s400中，可对至少一个页对执行数据写入操作(步骤s410)。例如，奇偶校验数据的大小和数据写入操作的方案可根据页对的位置或定位而变化，这将在之后描述。
140.图13和图14是示出图12中的执行数据写入操作的示例的流程图。
141.参照图12和图13，在步骤s410中，示出了对设置在沟道孔的相对边缘或子沟道孔的相对边缘处的页对执行数据写入操作的示例。
142.例如，可接收将被存储在包括在特定的一个页对中的两个页中的数据和与该数据相关联或有关的奇偶校验数据(步骤s411)。例如，写入命令和写入地址可与数据和奇偶校验数据一起被接收。
143.在一些示例实施例中，在步骤s411中接收的奇偶校验数据的大小(例如，位数)可彼此不同。例如，在包括在一个页对中的两个页之中，与具有相对低的可靠性的页(例如，具有相对小的沟道孔尺寸的页)对应的奇偶校验数据的大小可大于与具有相对高的可靠性的页(例如，具有相对大的沟道孔尺寸的页)对应的奇偶校验数据的大小。
144.在一些示例实施例中，奇偶校验数据的大小可根据页对的位置而变化，这将在之后描述。
145.可将一些数据和与该一些数据对应的一些奇偶校验数据的一部分存储在具有相对低的可靠性的页中(步骤s413)。可将其他数据、与该其他数据对应的其他奇偶校验数据、以及与该一些数据对应的该一些奇偶校验数据的剩余部分存储在具有相对高的可靠性的页中(步骤s415)。换句话说，包括在具有相对高的可靠性的页中的奇偶校验区可由包括在一个页对中的两个页共享。
146.参照图12和图14，在步骤s410中，示出了对设置在沟道孔的相对中心或子沟道孔的相对中心的页对执行数据写入操作的示例。
147.例如，可接收将被存储在包括在特定的一个页对中的两个页中的数据和与该数据相关联的奇偶校验数据(步骤s421)。图14中的步骤s421可类似于图13中的步骤s411。
148.在一些示例实施例中，在步骤s421中接收的奇偶校验数据的大小可彼此基本相同。
149.可将一些数据和与该一些数据对应的一些奇偶校验数据存储在具有相对低的可靠性的页中(步骤s423)。可将其他数据和与该其他数据对应的其他奇偶校验数据存储在具有相对高的可靠性的页中(步骤s425)。换句话说，包括在设置于沟道孔或子沟道孔的相对中心的页对中的两个页可具有极小的沟道孔尺寸差异(例如，极小的可靠性差异)，因此，包括在一个页对中的两个页中包括的奇偶校验区可不由该两个页共享。
150.图15、图16、图17和图18是用于描述图13和图14的操作的示图。
151.参照图15，每个页可包括数据区610和奇偶校验区620，数据被存储在数据区610中，与数据相关联的奇偶校验数据被存储在奇偶校验区620中。例如，所有页可包括具有相同大小的数据区610和具有相同大小的奇偶校验区620。例如，存储在数据区610中的数据可以是诸如用户数据的实际数据，并且存储在奇偶校验区620中的奇偶校验数据可通过对数据执行纠错码(ecc)编码而被获得。例如，存储器控制器(例如，图22中的存储器控制器600)可通过对数据执行ecc编码来生成奇偶校验数据。
152.参照图13和图16，可对包括第一页p_1和第n+1页p_(n+1)的第一页对pp_1执行数据写入操作，并且第一页p_1和第n+1页p_(n+1)可设置在沟道孔或子沟道孔的最外部。例如，第一页p_1可以是具有最小沟道孔尺寸的页(例如，具有最低可靠性的页)，诸如图7a中的第一页p1_1，并且第n+1页p_(n+1)可以是具有最大沟道孔尺寸的页(例如，具有最高可靠性的页)，诸如图7a中的第n+1页p2_1。
153.在步骤s411中，可接收将被存储在第一页p_1中的第一数据dat_1、将被存储在第n+1页p_(n+1)中的第二数据dat_(n+1)、与第一数据dat_1相关联的第一奇偶校验数据pd_1、以及与第二数据dat_(n+1)相关联的第二奇偶校验数据pd_(n+1)。在步骤s413中，可将第一奇偶校验数据pd_1的部分pd_11和第一数据dat_1存储在第一页p_1中。在步骤s415中，可将第二数据dat_(n+1)、第二奇偶校验数据pd_(n+1)和第一奇偶校验数据pd_1的剩余部分pd_12存储在第n+1页p_(n+1)中。
154.在一些示例实施例中，包括部分pd_11和pd_12的第一奇偶校验数据pd_1的大小可大于第二奇偶校验数据pd_(n+1)的大小。
155.参照图13和图17，可对包括第x页p_x和第n+x页p_(n+x)的第x页对pp_x执行数据写入操作，其中，x是大于或等于二(2)并且小于或等于n/2的自然数，并且第x页p_x和第n+x页p_(n+x)可设置为比第一页p_1和第n+1页p_(n+1)靠近沟道孔或子沟道孔的中心。例如，第x页p_x可与第n+x页p_(n+x)相比对应于较小的沟道孔尺寸，例如，第x页p_x可与第n+x页p_(n+x)相比具有较低的可靠性。
156.在步骤s411中，可接收将被存储在第x页p_x中的第三数据dat_x、将被存储在第n+x页p_(n+x)中的第四数据dat_(n+x)、与第三数据dat_x相关联的第三奇偶校验数据pd_x、以及与第四数据dat_(n+x)相关联的第四奇偶校验数据pd_(n+x)。在步骤s413中，可将第三奇偶校验数据pd_x的部分pd_x1和第三数据dat_x存储在第x页p_x中。在步骤s415中，可将第四数据dat_(n+x)、第四奇偶校验数据pd_(n+x)和第三奇偶校验数据pd_x的剩余部分pd_x2存储在第n+x页p_(n+x)中。
157.在一些示例实施例中，包括部分pd_x1和pd_x2的第三奇偶校验数据pd_x的大小可大于第四奇偶校验数据pd_(n+x)的大小。
158.在一些示例实施例中，“图16中的第一奇偶校验数据pd_1的大小”和“图17中的第三奇偶校验数据pd_x的大小”可彼此不同，并且“图16中的第二奇偶校验数据pd_(n+1)的大小”和“图17中的第四奇偶校验数据pd_(n+x)的大小”可彼此不同。另外，“图16中的存储在第n+1页p_(n+1)中的第一奇偶校验数据pd_1的剩余部分pd_12的大小”和“图17中的存储在第n+x页p_(n+x)中的第三奇偶校验数据pd_x的剩余部分pd_x2的大小”可彼此不同。例如，第一奇偶校验数据pd_1的大小可大于第三奇偶校验数据pd_x的大小，第二奇偶校验数据pd_(n+1)的大小可小于第四奇偶校验数据pd_(n+x)的大小，并且第一奇偶校验数据pd_1的剩余部分pd_12的大小可大于第三奇偶校验数据pd_x的剩余部分pd_x2的大小。换句话说，随着页的位置越靠近沟道孔或子沟道孔的最外部，奇偶校验数据的大小可变大，因此，存储在页对的另一页中的奇偶校验数据的大小也可变大。
159.参照图14和图18，可对包括第y页p_y和第n+y页p_(n+y)的第y页对pp_y执行数据写入操作，其中，y是最接近n/2的自然数，并且第y页p_y和第n+y页p_(n+y)可设置为最靠近沟道孔或子沟道孔的中心。
160.在步骤s421中，可接收将被存储在第y页p_y中的第五数据dat_y、将被存储在第n+y页p_(n+y)中的第六数据dat_(n+y)、与第五数据dat_y相关联的第五奇偶校验数据pd_y和与第六数据dat_(n+y)相关联的第六奇偶校验数据pd_(n+y)。在步骤s423中，可将第五数据dat_y和第五奇偶校验数据pd_y存储在第y页p_y中。在步骤s425中，可将第六数据dat_(n+y)和第六奇偶校验数据pd_(n+y)存储在第n+y页p_(n+y)中。
161.在一些示例实施例中，第五奇偶校验数据pd_y的大小可与第六奇偶校验数据pd_(n+y)的大小基本相同。
162.如上所述，根据示例实施例，与一个页对应的奇偶校验数据可被划分为两个部分，并且该奇偶校验数据的一部分可被存储在另一页中。另外，划分的奇偶校验数据的大小或量可以根据每个页的位置而针对每个页(或每条字线)是不同的，并且奇偶校验数据可针对一些页不被划分。
163.图19是示出图1中的驱动第一页对至第n页对的示例的流程图。
164.参照图1和图19，在步骤s400中，可对至少一个页对执行数据读取操作(步骤s430)。例如，数据读取操作的方案可根据页对的位置或定位而变化，这将在之后描述。
165.图20和图21是示出图19中的执行数据读取操作的示例的流程图。
166.参照图19和图20，在步骤s430中，可接收对特定页的数据读取请求(步骤s431)。例如，可接收读取命令和读取地址。
167.可检查与对应于数据读取请求的将被读取的数据相关联的奇偶校验数据的至少一部分是否被存储在另一页中(步骤s433)。例如，可基于包括在读取地址中的页地址和/或页对映射表(例如，图2中的页对映射表162)来执行步骤s433。
168.当奇偶校验数据的至少一部分被存储在另一页中时(步骤s433：是)，可读取或获取存储在与数据读取请求对应的页中的数据和奇偶校验数据，并且可读取或获取存储在另一页中的奇偶校验数据(步骤s435)。例如，当将读取图16中的第一数据dat_1时，可读取存储在第一页p_1中的第一奇偶校验数据pd_1的部分pd_11和第一数据dat_1，并且可读取存储在第n+1页p_(n+1)中的第一奇偶校验数据pd_1的剩余部分pd_12。例如，可顺序地读取或基本同时读取第一页p_1和第n+1页p_(n+1)。例如，可完全读取第n+1页p_(n+1)，或者可仅读取第n+1页p_(n+1)中的奇偶校验区。
169.当奇偶校验数据的至少一部分未被存储在另一页中时(步骤s433：否)，可读取或获取存储在与数据读取请求对应的页中的数据和奇偶校验数据(步骤s437)。例如，当将读取图16中的第二数据dat_(n+1)时，可读取存储在第n+1页p_(n+1)中的第二数据dat_(n+1)和第二奇偶校验数据pd_(n+1)。
170.基于在步骤s435或步骤s437中读取的奇偶校验数据，可对读取的数据进行恢复(或重新存储)和输出(步骤s439)。例如，当执行步骤s435以读取第一数据dat_1、第一奇偶校验数据pd_1的部分pd_11和第一奇偶校验数据pd_1的剩余部分pd_12时，可基于所有的第一奇偶校验数据pd_1来恢复第一数据dat_1。例如，当执行步骤s437以读取第二数据dat_(n+1)和第二奇偶校验数据pd_(n+1)时，可基于第二奇偶校验数据pd_(n+1)来恢复第二数据dat_(n+1)。例如，存储器控制器(例如，图22中的存储器控制器600)可通过执行ecc解码来执行上述数据恢复操作。
171.参照图19和图21，在步骤s430中，可接收对特定页的数据读取请求(步骤s441)。例
如，可接收读取命令和读取地址。图21中的步骤s441可类似于图20中的步骤s431。
172.可读取或获取存储在与数据读取请求对应的页中的数据和奇偶校验数据(步骤s443)。基于在步骤s443中读取的奇偶校验数据，可对读取的数据进行恢复(或重新存储)和输出(步骤s445)。图21中的步骤s443可类似于图20中的步骤s435或步骤s437，并且图21中的步骤s445可类似于图20中的步骤s439。例如，当将读取图16中的第一数据dat_1时，可在步骤s443中读取存储在第一页p_1中的第一奇偶校验数据pd_1的部分pd_11和第一数据dat_1，并且可基于第一奇偶校验数据pd_1的部分pd_11来恢复第一数据dat_1。例如，当将读取图16中的第二数据dat_(n+1)时，图21中的步骤s443和步骤s445可分别与图20中的步骤s437和步骤s439基本相同。
173.当步骤s445中的数据恢复操作成功时(步骤s447：否)，可成功地完成数据读取操作或处理。当步骤s445中的数据恢复操作失败时(步骤s447：是)，可检查与对应于数据读取请求的将被读取的数据相关联的奇偶校验数据的至少一部分是否被存储在另一页中(步骤s451)。图21中的步骤s451可与图20中的步骤s433基本相同。
174.当奇偶校验数据的至少一部分被存储在另一页中时(步骤s451：是)，可附加地读取或获取存储在另一页中的奇偶校验数据(步骤s453)。基于在步骤s443和步骤s453中读取的奇偶校验数据，可附加地对读取的数据进行恢复和输出(步骤s455)。例如，当将读取图16中的第一数据dat_1时，可基于所有的第一奇偶校验数据pd_1来附加地恢复第一数据dat_1。
175.当步骤s445中的数据恢复操作失败时(步骤s447：是)，并且当奇偶校验数据的至少一部分未被存储在另一页中时(步骤s451：否)，可应用另一数据恢复方案(例如，ecc方案)或者可声明数据恢复失败(例如，ecc失败)(步骤s457)。
176.在一些示例实施例中，在对多个页连续地或顺序地执行数据读取操作的顺序读取操作中，可将数据连续地存储在包括在页对中的页中，并且因此可在连续地或顺序地执行数据读取操作的同时读取存储在页对的所有页中的奇偶校验数据。因此，仅需要以与随机读取操作中的方式相同的方式来检查最后页的奇偶校验完整性。
177.图22是示出根据示例实施例的存储器系统的框图。
178.参照图22，存储器系统500包括存储器控制器600和至少一个非易失性存储器装置700。
179.非易失性存储器装置700可对应于参照图1至图21描述的根据一个或多个示例实施例的非易失性存储器装置，并且可在存储器控制器600的控制下执行数据擦除操作、数据编程操作(或数据写入操作)和/或数据读取操作。非易失性存储器装置700可通过i/o线从存储器控制器600接收命令cmd和地址addr以执行这样的操作，并且可与存储器控制器600交换数据dat以执行这样的编程操作或读取操作。另外，非易失性存储器装置700可通过控制线从存储器控制器600接收控制信号ctrl。另外，非易失性存储器装置700通过电力线从存储器控制器600接收电力pwr。
180.图23是示出根据示例实施例的存储器控制器的框图。
181.参照图23，存储器控制器800包括至少一个处理器810、缓冲存储器820、主机接口(i/f)830、非易失性存储器接口(nvm i/f)840和纠错码(ecc)引擎850。
182.处理器810可响应于经由主机接口830从外部主机装置(未示出)接收的命令来控
制存储器控制器800的操作。在一些示例实施例中，处理器810可通过采用用于操作非易失性存储器装置(例如，图22的非易失性存储器装置700)的固件来控制各个组件。
183.缓冲存储器820可存储由处理器810执行和处理的指令和数据。例如，缓冲存储器820可存储地址映射表822。例如，缓冲存储器820可用易失性存储器装置(诸如，动态随机存取存储器(dram)、静态随机存取存储器(sram)、高速缓存存储器等)来实现。
184.主机接口830可提供主机装置与存储器控制器800之间的物理连接。主机接口830可提供用于主机装置与存储器控制器800之间的通信的与主机的总线格式对应的接口。在一些示例实施例中，主机装置的总线格式可以是小型计算机系统接口(scsi)或串行附接scsi(sas)接口。在其他示例实施例中，主机装置的总线格式可以是usb、外围组件互连(pci)快速(pcie)、高级技术附件(ata)、并行ata(pata)、串行ata(sata)、非易失性存储器(nvm)快速(nvme)等格式。
185.非易失性存储器接口840可与非易失性存储器装置交换数据。非易失性存储器接口840可将数据传送到非易失性存储器装置，或者可接收从非易失性存储器装置100读取的数据。在一些示例实施例中，非易失性存储器接口840可经由一个通道连接到非易失性存储器装置。在其他示例实施例中，非易失性存储器接口840可经由两个或更多个通道连接到非易失性存储器装置。
186.用于纠错的ecc引擎850可使用bose-chaudhuri-hocquenghem(bch)码、低密度奇偶校验(ldpc)码、turbo码、reed-solomon码、卷积码、递归系统码(rsc)、网格编码调制(tcm)、块编码调制(bcm)等来执行编码调制，或者可使用上述码或其他纠错码来执行ecc编码和ecc解码。
187.存储器控制器800可控制非易失性存储器装置执行根据一个或多个示例实施例的方法。例如，处理器810可基于经由主机接口830从主机装置接收的请求req来生成命令cmd和地址addr，并且可经由非易失性存储器接口840将命令cmd和地址addr提供到非易失性存储器装置。处理器810可如参照图1和图7a至图11所述那样设置和/或管理页对。当将执行数据写入操作时，ecc引擎850可生成数据dat和奇偶校验数据pd，并且可经由处理器810和非易失性存储器接口840将数据dat和奇偶校验数据pd提供到非易失性存储器装置。例如，如参照图12至图18所述，可根据页的沟道孔尺寸和可靠性来生成具有不同大小的奇偶校验数据。当将执行数据读取操作时，ecc引擎850可从非易失性存储器装置接收数据dat和奇偶校验数据pd，并且可执行数据恢复操作。例如，如参照图19至图21所述，可基于奇偶校验数据中的一些或全部来恢复数据。例如，存储在缓冲存储器820中的地址映射表(amt)822可包括页对映射表(例如，图2中的页对映射表162)，并且奇偶校验数据的大小和/或数据恢复方案可使用地址映射表822来确定。
188.图24是根据示例实施例的非易失性存储器装置的剖视图。
189.参照图24，非易失性存储器装置或存储器装置2000可具有芯片到芯片(chip-to-chip，c2c)结构。c2c结构可表示通过在第一晶片上制造包括存储器单元区或单元区cell的上芯片、在与第一晶片分开的第二晶片上制造包括外围电路区peri的下芯片、然后将上芯片和下芯片彼此键合(bonding)而形成的结构。这里，键合工艺可包括将形成于上芯片的最上面的金属层上的键合金属与形成于下芯片的最上面的金属层上的键合金属电连接的方法。例如，当键合金属可包括铜(cu)时，可使用cu到cu键合来执行键合工艺。然而，示例实施
例可不限于此。例如，键合金属还可由铝(al)或钨(w)形成。
190.存储器装置2000的外围电路区peri和单元区cell中的每个可包括外部垫键合区域pa、字线键合区域wlba和位线键合区域blba。
191.外围电路区peri可包括第一基底2210、层间绝缘层2215、形成于第一基底2210上的多个电路元件2220a、2220b和2220c、分别连接到多个电路元件2220a、2220b和2220c的第一金属层2230a、2230b和2230c、以及分别形成于第一金属层2230a、2230b和2230c上的第二金属层2240a、2240b和2240c。在一个示例实施例中，第一金属层2230a、2230b和2230c可由具有相对高的电阻率的钨形成，并且第二金属层2240a、2240b和2240c可由具有相对低的电阻率的铜形成。
192.在图24中示出的示例性实施例中，尽管仅示出和描述了第一金属层2230a、2230b和2230c以及第二金属层2240a、2240b和2240c，但是示例性实施例不限于此，并且可在第二金属层2240a、2240b和2240c上进一步形成一个或多个附加金属层。形成于第二金属层2240a、2240b和2240c上的一个或多个附加金属层的至少一部分可由具有比形成第二金属层2240a、2240b和2240c的铜的电阻率高的电阻率的铝等形成。
193.层间绝缘层2215可设置在第一基底2210上，并且覆盖多个电路元件2220a、2220b和2220c、第一金属层2230a、2230b和2230c以及第二金属层2240a、2240b和2240c。层间绝缘层2215可包括诸如氧化硅、氮化硅等的绝缘材料。
194.下键合金属2271b和2272b可形成于字线键合区域wlba中的第二金属层2240b上。在字线键合区域wlba中，外围电路区peri中的下键合金属2271b和2272b可电键合到单元区cell的上键合金属2371b和2372b。下键合金属2271a、2272a、2251、2271b和2272b以及上键合金属2371a、2371b和2372b可由铝、铜、钨等形成。此外，单元区cell中的上键合金属2371b和2372b可被称为第一金属垫，并且外围电路区peri中的下键合金属2271b和2272b可被称为第二金属垫。
195.单元区cell可包括至少一个存储器块。单元区cell可包括第二基底2310和共源极线2320。在第二基底2310上，多条字线2331、2332、2333、2334、2335、2336、2337和2338(统称为2330)可在垂直于第二基底2310的上表面的第三方向d3(例如，z轴方向)上堆叠。至少一条串选择线和至少一条地选择线可分别布置在多条字线2330上方和下方，并且多条字线2330可设置在该至少一条串选择线与该至少一条地选择线之间。
196.在位线键合区域blba中，沟道结构chs可在垂直于第二基底2310的上表面的第三方向d3(例如，z轴方向)上延伸，并且穿过多条字线2330、至少一条串选择线和至少一条地选择线。沟道结构chs可包括数据存储层、沟道层、掩埋绝缘层等，并且沟道层可电连接到第一金属层2350c和第二金属层2360c。例如，第一金属层2350c可以是位线接触件，并且第二金属层2360c可以是位线。在一个示例性实施例中，位线2360c可在平行于第二基底2310的上表面的第二方向d2(例如，y轴方向)上延伸。
197.在图24中示出的示例实施例中，其中设置有沟道结构chs、位线2360c等的区域可被定义为位线键合区域blba。在位线键合区域blba中，位线2360c可电连接到在外围电路区peri中提供页缓冲器2393的电路元件2220c。位线2360c可连接到单元区cell中的上键合金属2371c和2372c，并且上键合金属2371c和2372c可连接到与页缓冲器2393的电路元件2220c连接的下键合金属2271c和2272c。
198.在字线键合区域wlba中，多条字线2330可在平行于第二基底2310的上表面且垂直于第二方向d2的第一方向d1(例如，x轴方向)上延伸，并且可连接到多个单元接触插塞2341、2342、2343、2344、2345、2346和2347(统称为2340)。多条字线2330和多个单元接触插塞2340可在由在第一方向d1上以不同长度延伸的多条字线2330的至少一部分提供的垫中彼此连接。第一金属层2350b和第二金属层2360b可顺序地连接到与多条字线2330连接的多个单元接触插塞2340的上部。多个单元接触插塞2340可经由字线键合区域wlba中的单元区cell的上键合金属2371b和2372b以及外围电路区peri的下键合金属2271b和2272b连接到外围电路区peri。
199.多个单元接触插塞2340可电连接到外围电路区peri中的形成行解码器2394的电路元件2220b。在一个示例实施例中，形成行解码器2394的电路元件2220b的操作电压可不同于形成页缓冲器2393的电路元件2220c的操作电压。例如，形成页缓冲器2393的电路元件2220c的操作电压可大于形成行解码器2394的电路元件2220b的操作电压。
200.共源极线接触插塞2380可设置在外部垫键合区域pa中。共源极线接触插塞2380可由诸如金属、金属化合物、多晶硅等的导电材料形成，并且可电连接到共源极线2320。第一金属层2350a和第二金属层2360a可顺序堆叠在共源极线接触插塞2380的上部上。例如，其中设置有共源极线接触插塞2380、第一金属层2350a和第二金属层2360a的区域可被定义为外部垫键合区域pa。
201.输入/输出垫2205和2305可设置在外部垫键合区域pa中。覆盖第一基底2210的下表面的下绝缘膜2201可形成于第一基底2210下方，并且第一输入/输出垫2205可形成于下绝缘膜2201上。第一输入/输出垫2205可通过第一输入/输出接触插塞2203连接到设置在外围电路区peri中的多个电路元件2220a、2220b和2220c中的至少一个，并且可通过下绝缘膜2201与第一基底2210分离。另外，侧绝缘膜可设置在第一输入/输出接触插塞2203与第一基底2210之间，以将第一输入/输出接触插塞2203和第一基底2210电分离。
202.覆盖第二基底2310的上表面的上绝缘膜2301可形成于第二基底2310上，并且第二输入/输出垫2305可设置在上绝缘膜2301上。第二输入/输出垫2305可通过第二输入/输出接触插塞2303连接到设置在外围电路区peri中的多个电路元件2220a、2220b和2220c中的至少一个。在示例实施例中，第二输入/输出垫2305电连接到电路元件2220a。
203.根据实施例，第二基底2310和共源极线2320可不设置在其中设置有第二输入/输出接触插塞2303的区域中。此外，第二输入/输出垫2305可在第三方向d3(例如，z轴方向)上不与字线2330叠置。第二输入/输出接触插塞2303可在平行于第二基底310的上表面的方向上与第二基底2310分离，并且可穿过单元区cell的层间绝缘层2315以连接到第二输入/输出垫2305。
204.根据示例实施例，可选择性地形成第一输入/输出垫2205和第二输入/输出垫2305。例如，存储器装置2000可仅包括设置在第一基底2210上的第一输入/输出垫2205或设置在第二基底2310上的第二输入/输出垫2305。可选地，存储器装置2000可包括第一输入/输出垫2205和第二输入/输出垫2305两者。
205.在包括在单元区cell和外围电路区peri中的外部垫键合区域pa和位线键合区域blba中的每个中，设置在最上面的金属层上的金属图案可设置为虚设图案，或者最上面的金属层可不存在。
206.在外部垫键合区域pa中，存储器装置2000可在外围电路区peri的最上面的金属层中包括下金属图案2273a，下金属图案2273a与形成于单元区cell的最上面的金属层中的上金属图案2372a对应并且与单元区cell的上金属图案2372a具有相同的剖面形状以彼此连接。在外围电路区peri中，形成于外围电路区peri的最上面的金属层中的下金属图案2273a可不连接到接触件。类似地，在外部垫键合区域pa中，可在单元区cell的最上面的金属层中形成上金属图案2372a，上金属图案2372a与形成于外围电路区peri的最上面的金属层中的下金属图案2273a对应并且与外围电路区peri的下金属图案2273a具有相同的形状。
207.下键合金属2271b和2272b可形成于字线键合区域wlba中的第二金属层2240b上。在字线键合区域wlba中，外围电路区peri的下键合金属2271b和2272b可通过cu到cu键合电连接到单元区cell的上键合金属2371b和2372b。
208.此外，在位线键合区域blba中，可在单元区cell的最上面的金属层中形成上金属图案2392，上金属图案2392与形成于外围电路区peri的最上面的金属层中的下金属图案2252对应并且与外围电路区peri的下金属图案2252具有相同的剖面形状。可不在形成于单元区cell的最上面的金属层中的上金属图案2392上形成接触件。
209.在一个示例性实施例中，与形成于单元区cell和外围电路区peri中的一个中的最上面的金属层中的金属图案对应，可在单元区cell和外围电路区peri中的另一个中的最上面的金属层中形成与该金属图案相具有同的剖面形状的增强金属图案。可不在增强金属图案上形成接触件。
210.存储器装置2000可被实现为执行根据示例实施例的操作非易失性存储器装置的方法。
211.图25是示出根据示例实施例的包括非易失性存储器装置的电子系统的框图。
212.参照图25，电子系统3000可包括半导体装置3100和电连接到半导体装置3100的控制器3200。电子系统3000可以是包括一个或多个半导体装置3100的存储装置或包括该存储装置的电子装置。例如，电子系统3000可以是可包括一个或多个半导体装置3100的固态驱动器(ssd)装置、通用串行总线(usb)装置、计算系统、医疗装置或通信装置。
213.半导体装置3100可以是存储器装置(例如，参照图2描述的根据示例实施例的非易失性存储器装置)。半导体装置3100可包括第一结构3100f和在第一结构3100f上的第二结构3100s。第一结构3100f可以是包括解码器电路3110、页缓冲器电路3120和逻辑电路3130的外围电路结构。第二结构3100s可以是包括位线bl、共源极线csl、字线wl、第一上栅极线ul1和第二上栅极线ul2、第一下栅极线ll1和第二下栅极线ll2以及在位线bl与共源极线csl之间的存储器单元串cstr的存储器单元结构。
214.在第二结构3100s中，每个存储器单元串cstr可包括与共源极线csl邻近的下晶体管lt1和lt2、与位线bl邻近的上晶体管ut1和ut2、以及在下晶体管lt1和lt2与上晶体管ut1和ut2之间的多个存储器单元晶体管mct。
215.在第一结构3100f中，解码器电路3110、页缓冲器电路3120和逻辑电路3130可分别对应于图2中的地址解码器120、页缓冲器电路130和控制电路160。
216.共源极线csl、第一下栅极线ll1和第二下栅极线ll2、字线wl、第一上栅极线ul1和第二上栅极线ul2可通过第一结构3100f中的延伸到第二结构3100s的第一连接布线3115电连接到解码器电路3110。位线bl可通过第一结构3100f中的沿第二结构3100s延伸的第二连
接布线3125电连接到页缓冲器电路3120。输入/输出垫3101可通过第一结构3100f中的沿第二结构3100s延伸的输入/输出连接布线3135电连接到逻辑电路3130。
217.控制器3200可包括处理器3210、nand控制器3220和主机接口3230。电子系统3000可包括多个半导体装置3100，并且在这种情况下，控制器3200可控制多个半导体装置3100。处理器3210、包括在nand控制器3220中的nand接口3221和主机接口3230可分别对应于图23中的处理器810、非易失性存储器接口840和主机接口830。
218.图26是根据示例实施例的包括非易失性存储器装置的电子系统的透视图。
219.参照图26，电子系统4000可包括主基底4001、安装在主基底4001上的控制器4002、至少一个半导体封装件4003和动态随机存取存储器(dram)装置4004。半导体封装件4003和dram装置4004可通过主基底4001上的布线图案4005连接到控制器4002。
220.主基底4001可包括具有连接到外部主机的多个引脚的连接器4006。连接器4006中的多个引脚的数量和布局可根据电子系统4000与外部主机之间的通信接口而被改变。在一些示例实施例中，电子系统4000可经由通过连接器4006从外部主机提供的电源被驱动，或者可经由通过连接器4006从外部主机提供的电源进行操作。
221.控制器4002可在半导体封装件4003中写入数据或从半导体封装件4003读取数据，并且可提高电子系统4000的操作速度。
222.dram装置4004可以是用于减小用于存储数据的半导体封装件4003与外部主机之间的速度差异的缓冲存储器。包括在电子系统4000中的dram装置4004可用作高速缓存存储器，并且可在对半导体封装件4003的控制操作期间提供用于临时存储数据的空间。
223.半导体封装件4003可包括彼此间隔开的第一半导体封装件4003a和第二半导体封装件4003b。第一半导体封装件4003a和第二半导体封装件4003b可以是各自包括多个半导体芯片4200的半导体封装件。第一半导体封装件4003a和第二半导体封装件4003b中的每个可包括封装基底4100、半导体芯片4200、布置在半导体芯片4200下方的接合层4300、用于将半导体芯片4200与封装基底4100电连接的连接结构4400、以及在封装基底4100上覆盖半导体芯片4200和连接结构4400的模制层4500。
224.封装基底4100可以是包括封装上垫4130的印刷电路板(pcb)。每个半导体芯片4200可包括输入/输出垫4210。输入/输出垫4210可对应于图25中的输入/输出垫3101。每个半导体芯片4200可包括栅电极结构5210、延伸穿过栅电极结构5210的存储器沟道结构5220以及用于划分栅电极结构5210的划分结构5230。每个半导体芯片4200可包括参照图2描述的根据示例实施例的非易失性存储器装置。
225.在一些示例实施例中，连接结构4400可以是用于将输入/输出垫4210和封装上垫4130电连接的键合线。
226.可使用各种封装类型或封装构造来封装根据示例实施例的非易失性存储器装置。
227.发明构思可应用于包括非易失性存储器装置的各种电子装置和系统。例如，发明构思可应用于诸如个人计算机(pc)、服务器计算机、数据中心、工作站、移动电话、智能电话、平板计算机、膝上型计算机、个人数字助理(pda)、便携式多媒体播放器(pmp)、数字相机、便携式游戏机、音乐播放器、摄录像机、视频播放器、导航装置、可穿戴装置、物联网(iot)装置、万物互联(ioe)装置、电子书阅读器、虚拟现实(vr)装置、增强现实(ar)装置、机器人装置、无人机等的系统。
228.前述是对示例实施例的说明，并且不应被解释为对示例实施例的限制。尽管已经描述了一些示例实施例，但是本领域技术人员将容易地理解，在实质上不脱离示例实施例的新颖教导和优点的情况下，许多修改在示例实施例中是可行的。因此，所有这样的修改意在被包括在如权利要求和它们的等同物中限定的公开的范围内。因此，将理解，前述是对各种示例实施例的说明，并且将不被解释为限于公开的特定示例实施例，并且对公开的示例实施例的修改以及其他示例实施例意在被包括在所附权利要求的范围内。

技术特征：

1.一种操作一个或多个非易失性存储器装置的方法，每个非易失性存储器装置包括一个或多个存储器块，每个存储器块包括连接到多条字线且在竖直方向上布置的多个存储器单元和多个页，所述方法包括：将在沟道孔的第一方向上布置的页设置为第一页至第n页，n是大于或等于2的自然数，沟道孔在竖直方向上延伸，沟道孔的尺寸在第一方向上增大；将在沟道孔的第二方向上布置的页设置为第n+1页至第2n页，沟道孔的尺寸在第二方向上减小；设置第一页对至第n页对，使得第一页至第n页之中的第k页和第n+1页至第2n页之中的第n+k页形成一个页对，k是大于或等于1且小于或等于n的自然数；以及驱动第一页对至第n页对，使得在第一页对至第n页对中的至少一个页对中，包括在单个页对中的两个页的奇偶校验区通过包括在所述单个页对中的所述两个页共享。2.根据权利要求1所述的方法，其中，沟道孔具有分别与第一页至第n页对应的第一部分至第n部分和分别与第n+1页至第2n页对应的第n+1部分至第2n部分，沟道孔的第一部分至第n部分分别具有第一尺寸至第n尺寸，第一尺寸是第一尺寸至第n尺寸之中的最小尺寸，并且第n尺寸是第一尺寸至第n尺寸之中的最大尺寸，沟道孔的第n+1部分至第2n部分分别具有第n+1尺寸至第2n尺寸，并且第n+1尺寸是第n+1尺寸至第2n尺寸之中的最大尺寸，并且第2n尺寸是第n+1尺寸至第2n尺寸之中的最小尺寸。3.根据权利要求2所述的方法，其中，第一页至第n页被包括在第一存储器块中，第一存储器块被包括在第一非易失性存储器装置中，并且第一页至第n页沿包括在第一存储器块中的第一沟道孔顺序地布置，并且第n+1页至第2n页被包括在第二存储器块中，第二存储器块被包括在与第一非易失性存储器装置不同的第二非易失性存储器装置中，并且第n+1页至第2n页沿包括在第二存储器块中的第二沟道孔顺序地布置。4.根据权利要求2所述的方法，其中，第一页至第n页以及第n+1页至第2n页被包括在第一存储器块中，第一存储器块被包括在第一非易失性存储器装置中，并且第一页至第n页沿包括在第一存储器块中的第一沟道孔顺序地布置，第n+1页至第2n页沿包括在第一存储器块中的第一沟道孔顺序地布置，并且第一页和第n+1页两者设置在第一存储器块的边缘部分处。5.根据权利要求2所述的方法，其中，第一页至第n页以及第n+1页至第2n页被包括在第一存储器块中，第一存储器块被包括在第一非易失性存储器装置中，第一存储器块包括第一沟道孔，并且第一沟道孔包括在竖直方向上堆叠的第一子沟道孔和第二子沟道孔，并且第一页至第n页沿第一子沟道孔顺序地布置，并且第n+1页至第2n页沿第二子沟道孔顺序地布置。6.根据权利要求5所述的方法，其中，
第一存储器块还包括第2n+1页至第2n+j页，j是大于或等于2的自然数，第2n+1页至第2n+j页与第一页至第n页一起沿第一子沟道孔顺序地布置，第一子沟道孔具有分别与第2n+1页至第2n+j页对应的第2n+1部分至第2n+j部分，并且第2n+1部分至第2n+j部分分别具有第2n+1尺寸至第2n+j尺寸，并且第2n+1尺寸至第2n+j尺寸大于第n尺寸。7.根据权利要求5所述的方法，其中，第一存储器块包括第一子块和第二子块，第一页至第n页被包括在第一子块中，并且第n+1页至第2n页被包括在第二子块中，并且第一子块和第二子块被独立地编程和擦除。8.根据权利要求2所述的方法，其中，第一页至第n页以及第n+1页至第2n页被包括在第一存储器块中，第一存储器块被包括在第一非易失性存储器装置中，第一存储器块包括第一沟道孔，并且第一沟道孔包括在竖直方向上堆叠的第一子沟道孔和第二子沟道孔，第一页至第n页之中的第一页至第m页沿第一子沟道孔顺序地布置，第n+1页至第2n页之中的第n+1页至第n+m页沿第一子沟道孔顺序地布置，m是大于或等于2且小于n的自然数，并且第一页至第n页之中的第m+1页至第n页沿第二子沟道孔顺序地布置，第n+1页至第2n页之中的第n+m+1页至第2n页沿第二子沟道孔顺序地布置。9.根据权利要求2所述的方法，其中，第一页至第n页被包括在第一存储器块中，并且第n+1页至第2n页被包括在与第一存储器块不同的第二存储器块中，第一存储器块包括第一沟道孔，并且第一沟道孔包括在竖直方向上堆叠的第一子沟道孔和第二子沟道孔，第二存储器块包括第二沟道孔，并且第二沟道孔包括在竖直方向上堆叠的第三子沟道孔和第四子沟道孔，并且第一页至第n页沿第一子沟道孔顺序地布置，并且第n+1页至第2n页沿第四子沟道孔顺序地布置。10.根据权利要求1所述的方法，其中，第一页至第n页以及第n+1页至第2n页被包括在第一存储器块中，第一存储器块被包括在第一非易失性存储器装置中，并且第一页至第n页沿包括在第一存储器块中的第一沟道孔顺序地布置，第n+1页至第2n页沿包括在第一存储器块中的第一沟道孔顺序地布置，并且第一页设置在第一存储器块的边缘部分处，并且第n+1页设置在第一存储器块的中心部分处。11.根据权利要求1至权利要求10中的任一项所述的方法，其中，驱动第一页对至第n页对的步骤包括：对包括第一页和第n+1页的第一页对执行数据写入操作。12.根据权利要求11所述的方法，其中，对第一页对执行数据写入操作的步骤包括：
接收将被存储在第一页中的第一数据、将被存储在第n+1页中的第二数据、与第一数据相关联的第一奇偶校验数据以及与第二数据相关联的第二奇偶校验数据；将第一奇偶校验数据的一部分和第一数据存储在第一页中；以及将第一奇偶校验数据的剩余部分、第二数据和第二奇偶校验数据存储在第n+1页中。13.根据权利要求12所述的方法，其中，驱动第一页对至第n页对的步骤还包括：对包括第x页和第n+x页的第x页对执行数据写入操作，x是大于或等于2且小于或等于n/2的自然数。14.根据权利要求13所述的方法，其中，对第x页对执行数据写入操作的步骤包括：接收将被存储在第x页中的第三数据、将被存储在第n+x页中的第四数据、与第三数据相关联的第三奇偶校验数据以及与第四数据相关联的第四奇偶校验数据；将第三奇偶校验数据的一部分和第三数据存储在第x页中；以及将第三奇偶校验数据的剩余部分、第四数据和第四奇偶校验数据存储在第n+x页中。15.根据权利要求14所述的方法，其中，第一奇偶校验数据的大小和第三奇偶校验数据的大小彼此不同，并且第二奇偶校验数据的大小和第四奇偶校验数据的大小彼此不同。16.根据权利要求11所述的方法，其中，驱动第一页对至第n页对的步骤还包括：对第一页对执行数据读取操作。17.根据权利要求16所述的方法，其中，对第一页对执行数据读取操作的步骤包括：基于将对第一数据进行读取，获取存储在第一页中的第一奇偶校验数据的所述一部分和第一数据以及存储在第n+1页中的第一奇偶校验数据的所述剩余部分；以及基于第一奇偶校验数据的所述一部分和所述剩余部分，恢复第一数据。18.根据权利要求16所述的方法，其中，对第一页对执行数据读取操作的步骤包括：基于将对第一数据进行读取，获取存储在第一页中的第一奇偶校验数据的所述一部分和第一数据；基于第一奇偶校验数据的所述一部分，恢复第一数据；附加地获取存储在第n+1页中的第一奇偶校验数据的所述剩余部分；以及基于第一奇偶校验数据的所述一部分和所述剩余部分，附加地恢复第一数据。19.一种非易失性存储器装置，包括：一个或多个存储器块，每个存储器块包括连接到多条字线且在竖直方向上布置的多个存储器单元和多个页，每个存储器块包括在竖直方向上延伸的沟道孔；以及控制电路，被配置为：控制存储器块的操作，其中，控制电路还被配置为：将在沟道孔的第一方向上布置的页设置为第一页至第n页，n是大于或等于2的自然数，沟道孔的尺寸在第一方向上增大；将在沟道孔的第二方向上布置的页设置为第n+1页至第2n页，沟道孔的尺寸在第二方向上减小；设置第一页对至第n页对，使得第一页至第n页之中的第k页和第n+1页至第2n页之中的第n+k页形成一个页对，k是大于或等于1且小于或等于n的自然数；并且驱动第一页对至第n页对，使得在第一页对至第n页对中的至少一个页对中，包括在单
个页对中的两个页的奇偶校验区通过包括在所述单个页对中的所述两个页共享。20.一种操作一个或多个非易失性存储器装置的方法，所述一个或多个非易失性存储器装置包括一个或多个存储器块，每个存储器块包括连接到多条字线且在竖直方向上布置的多个存储器单元和多个页，所述方法包括：将在沟道孔的第一方向上布置的页设置为第一页至第n页，n是大于或等于2的自然数，沟道孔在竖直方向上延伸，沟道孔的尺寸在第一方向上增大；将在沟道孔的第二方向上布置的页设置为第n+1页至第2n页，沟道孔的尺寸在第二方向上减小；设置第一页对至第n页对，使得第一页至第n页之中的第k页和第n+1页至第2n页之中的第n+k页形成一个页对，k是大于或等于1且小于或等于n的自然数；通过接收第一数据、第二数据、与第一数据相关联的第一奇偶校验数据和与第二数据相关联的第二奇偶校验数据，通过将第一奇偶校验数据的一部分和第一数据存储在第一页中，并且通过将第一奇偶校验数据的剩余部分、第二数据和第二奇偶校验数据存储在第n+1页中，对包括第一页和第n+1页的第一页对执行数据写入操作；以及通过获取存储在第一页中的第一奇偶校验数据的所述一部分和第一数据以及存储在第n+1页中的第一奇偶校验数据的所述剩余部分，并且通过基于第一奇偶校验数据的所述一部分或者基于第一奇偶校验数据的所述一部分和所述剩余部分来恢复第一数据，对第一页对执行数据读取操作。

技术总结

公开了操作非易失性存储器装置的方法和非易失性存储器装置。在操作包括一个或多个存储器块的一个或多个非易失性存储器装置的方法中，每个存储器块包括在竖直方向上布置的多个存储器单元和多个页。将在沟道孔的第一方向上布置的页设置为第一页至第N页。沟道孔的尺寸在第一方向上增大并且在第二方向上减小。将在沟道孔的第二方向上布置的页设置为第N+1页至第2N页。设置第一页对至第N页对，使得第一页至第N页之中的第K页和第N+1页至第2N页之中的第N+K页形成一个页对。包括在至少一个页对中的两个页的奇偶校验区通过包括在所述至少一个页对中的所述两个页共享。个页对中的所述两个页共享。个页对中的所述两个页共享。